KR100291097B1 - 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치 - Google Patents

이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치 Download PDF

Info

Publication number
KR100291097B1
KR100291097B1 KR1019980025504A KR19980025504A KR100291097B1 KR 100291097 B1 KR100291097 B1 KR 100291097B1 KR 1019980025504 A KR1019980025504 A KR 1019980025504A KR 19980025504 A KR19980025504 A KR 19980025504A KR 100291097 B1 KR100291097 B1 KR 100291097B1
Authority
KR
South Korea
Prior art keywords
time clock
real time
interrupt
counter
failure
Prior art date
Application number
KR1019980025504A
Other languages
English (en)
Other versions
KR20000004103A (ko
Inventor
이재설
Original Assignee
김진찬
주식회사 머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진찬, 주식회사 머큐리 filed Critical 김진찬
Priority to KR1019980025504A priority Critical patent/KR100291097B1/ko
Publication of KR20000004103A publication Critical patent/KR20000004103A/ko
Application granted granted Critical
Publication of KR100291097B1 publication Critical patent/KR100291097B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이중화구조를 갖는 프로세서 보드에 있어서 리얼타임클럭 및/또는 리얼타임클럭 인터럽트의 장애발생여부를 신속하게 검출하여 상대측 프로세서보드로 제공할 수 있는 리얼타임클럭관련 장애검출장치를 제공하기 위한 것이다. 이를 위하여 본 발명에 따른 장치는, 발생되는 리얼타임클럭 인터럽트에 의해 클리어되고, 리얼타임클럭보다 빠른 주기를 갖는 클럭신호를 카운트하면서 리얼타임클럭 인터럽트에 대한 장애발생여부를 감시하는 제 1 카운터, 발생되는 리얼타임클럭에 의해 클리어되고 리얼타임클럭보다 빠른 주기를 갖는 클럭신호를 카운트하면서 리얼타임클럭에 대한 장애발생여부를 감시하는 제 2 카운터, 제 1 및 제 2 카운터의 카운트값이 소정치에 도달하면 리얼타임클럭관련 장애가 발생된 것을 알리는 신호를 발생하는 장애신호 발생부, 장애신호 발생부로부터 장애발생을 알리는 신호가 인가되면 상대측 프로세서보드로 리얼타임클럭 에러신호를 송출하는 이중화 에러발생부를 포함하도록 구성된다. 따라서 기존의 워치도그타임 인터럽트를 이용한 경우에 비해 신속하게 상대측 프로세서보드로 리얼타임클럭관련 장애를 통보할 수 있어 보다 안정된 이중화 구조를 구현할 수 있다.

Description

이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련 장애검출장치
본 발명은 교환기에 구비되는 이중화구조를 갖는 프로세서보드의 장애(Fault)검출에 관한 것으로서, 특히, 리얼타임클럭(Real Time Clock, 이하 RTC라고 약함)에 관련된 장애를 하드웨어적으로 보다 빠르고 정확하게 검출할 수 있는 장애검출장치에 관한 것이다.
교환기에 구비되는 프로세서보드들의 구조는 대부분 안정성을 확보하기 위하여 이중화구조를 이루도록 구현되어 있다. 따라서 이중화구조를 이루는 프로세서보드간에는 무엇보다도 장애발생에 따른 내용을 상대측 보드로 신속하게 전송하는 것이 중요하다. 이는 처리의 연속성을 기하여 데이터 유실과 같은 현상이 발생되는 것을 최대한 방지함으로써, 상술한 바와 같이 시스템의 안정성을 확보하기 위해서이다.
일반적으로 교환기에 구비되는 이중화구조를 갖는 프로세서보드들은 도 1에 도시된 바와 같이 파워 고장(Power Fail), 리셋 고장(Reset Fail) 및 보드 내부의 기능 고장(Function Fail) 등의 원인으로 절체가 이루어진다. 그중 기능 고장은 프로세서 보드(100 또는 120) 내부에서 장애발생으로 체크될 수 있는 여러 가지 요인들에 의해 발생된다. RTC인터럽트는 그들중 하나이다. 이 RTC인터럽트는 프로세서에 로딩되어 운영되는 소프트웨어의 시간 스케쥴링(Time Scheduling)을 가능하게 하는 것이다. 따라서 RTC인터럽트가 정상적으로 발생되지 않으면, 소프트웨어의 시간 스케쥴링이 정상적으로 이루어지지 않아 프로세서의 정상적인 동작을 기대할 수 없게 된다. 그러므로 RTC인터럽트에 대한 장애가 발생되면, 상대측 프로세서보드로 상술한 기능 고장신호를 송출하여 사용되는 프로세서보드가 절체되도록 한다.
이를 위하여 기존의 프로세서보드(100 또는 120)는 도 2에 도시된 바와 같이 구성되어 RTC인터럽트에 대한 장애를 검출하였다. 즉, 인가되는 RTC에 대하여 RTC 인터럽트 발생부(211)로부터 정상적으로 RTC 인터럽트가 발생되는 경우에는 NMI(Non-Mask) 인터럽트인 WDT(Watch Dog Time, 이하 WDT라고 약함) 인터럽트가 발생되지 못하도록 RTC인터럽트에 의해 클리어시킨다. 이에 따라 프로세서(200)로는 RTC인터럽트만 제공되어 프로세서(200)는 정상적인 시간 스케쥴링을 하게 된다. 그러나 RTC인터럽트 발생부(211)로부터 정상적으로 RTC인터럽트가 발생되지 않으면, WDT인터럽트 발생부(212)는 RTC에 동기된 WDT인터럽트를 프로세서(200)로 발생하게 된다. 이에 따라 프로세서(200)는 RTC인터럽트에 장애가 발생된 것으로 감지하게 되고, RTC인터럽트 장애를 알리는 신호를 이중화 에러 발생부(200)로 전송한다. 이중화 에러 발생부(200)는 RTC인터럽트 장애를 알리는 신호가 인가되면, 상대측 프로세서보드로 기능 고장신호를 송출하게 된다.
도 3은 상술한 바와 같은 상황에 대한 동작 타이밍도로서, 첫 번째 RTC에 대해서는 정상적인 RTC 인터럽트가 발생되어 WDT 인터럽트가 발생되지 않으나 두 번째 RTC에 대해서는 RTC 인터럽트가 발생되지 않아 세 번째 RTC클럭의 폴링에지에 동기되어 WDT인터럽트가 발생되는 경우를 예시한 것이다.
이와 같이 기존에는 RTC 인터럽트에 대한 장애발생을 WDT인터럽트에 의해 프로세서(200)로 통보하도록 구현됨으로 인하여, 도 3에 도시된 WDT인터럽트의 타이밍도에서 알 수 있는 바와 같이 RTC인터럽트 장애상태를 프로세서(200)가 인식하는데 다소의 시간이 걸려 신속하게 상대측 프로세서보드로 통보할 수 없을 뿐아니라 WDT 인터럽트 발생부(212) 자체에 장애가 발생된 경우에는 하드웨어적으로 아무런 대처도 할 수 없게 된다.
본 발명은 상술한 문제들을 해결하기 위하여 안출한 것으로서, 이중화 구조를 갖는 프로세서 보드에 있어서 RTC관련 장애를 신속하게 검출할 수 있는 장애검출장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 RTC관련 장애를 이중으로 검출하여 좀더 정확하게 장애를 검출할 수 있는 장애검출장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 장애검출장치는, 리얼타임클럭에 대응되는 리얼타임클럭 인터럽트에 의해 소프트웨어의 시간 스케줄이 이루어지는 프로세스를 구비한 이중화구조의 프로세서보드에 있어서, 리얼타임클럭에 대응되는 리얼타임클럭 인터럽트 및 리얼타임클럭 인터럽트가 정상적으로 발생되지 않을 때 워치도그 타임(WDT) 인터럽트를 발생하는 인터럽트 발생부;리얼타임클럭보다 빠른 주파수를 갖는 소정의 클럭신호에 동기되어 리얼타임클럭 및/또는 리얼타임클럭 인터럽트에 대한 장애(fault)를 검출하기 위한 리얼타임클럭관련 장애검출수단; 리얼타임클럭관련 장애검출수단으로부터 장애 검출에 따라 장애신호가 전송되면, 이중화구조를 이룬 상대측 프로세서보드로 리얼타임클럭 에러신호를 발생하는 이중화 에러 발생부를 포함하도록 구성되는 것을 특징으로 한다.
도 1은 이중화 구조를 갖는 교환기내의 소정의 프로세서 보드간에 전송될 수 있는 고장(Fail)신호에 대한 예시도이고,
도 2는 기존의 리얼타임클럭관련 장애검출장치를 구비한 프로세서보드의 개략적인 블록도이고,
도 3은 도 2에 도시된 리얼타임클럭관련 장애검출장치에 의한 장애검출시 동작타이밍도이고,
도 4는 본 발명에 따른 리얼타임클럭관련 장애검출장치를 구비한 프로세서보드의 개략적인 블럭도이고,
도 5은 도 4에 도시된 리얼타임클럭관련 장애검출장치에 의한 장애검출시 동작타이밍도이다.
<도면의 주요부분에 대한 부호의 설명>
200:프로세서 210:RTC/WDT 인터럽트 발생부
220:이중화 에러 발생부 410:RTC관련 장애검출수단
411:제 1 카운터 412:제 2 카운터
413:장애신호 발생부
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명하기로 한다.
도 4는 본 발명에 따른 RTC관련 장애검출장치를 구비한 프로세서 보드의 개략적인 블록도로서, 도 2에서와 동일한 프로세서(200), 도 2에 도시된 RTC 인터럽트 발생부(211)와 WDT인터럽트 발생부(212)로 구성된 RTC/WDT 인터럽트 발생부(210), 소정 클럭신호에 동기되어 RTC와 RTC인터럽트에 대한 장애발생여부를 검출하기 위한 RTC관련 장애검출수단(410), RTC관련 장애검출수단(410) 또는 프로세서(200)로부터 장애신호(Fault Signal)가 인가되면 상대측 프로세서보드로 기능고장(Function Fail)신호를 송출하는 이중화 에러 발생부(220)로 구성된다.
특히, RTC관련 장애검출수단(410)은 RTC인터럽트에 의해 클리어되고 소정의 클럭신호(CLK)를 카운트하는 제 1 카운터(411), RTC에 의해 클리어되고 소정의 클럭신호(CLK)를 카운트하는 제 2 카운터(412), 제 1 카운터(411) 및 제 2 카운터(412)의 카운트값에 의해 RTC 및/또는 RTC인터럽트에 대한 장애가 발생된 것으로 인정되면 이를 알리기 위한 장애신호를 발생하는 장애신호 발생부(413)로 구성된다.
도 5는 도 4에 도시된 RTC관련 장애검출장치에 대한 동작을 설명하기 위한 동작 타이밍도로서, RTC관련 장애검출수단(410)으로 인가되는 클럭신호의 주기가 상이한 2가지 경우에 대하여 도시하였다.
그러면 도 5을 참조하여 도 4에 도시된 장치의 동작을 설명하기로 한다.
우선, RTC/WDT 인터럽트 발생부(210)는 인가되는 RTC에 따라 도 2에 도시된 RTC인터럽트 발생부(211)와 WDT인터럽트 발생부(212)와 같이 RTC인터럽트를 발생하고, 정상적으로 RTC인터럽트가 발생되지 않으면 WDT인터럽트를 발생하여 프로세서(200)로 하여금 RTC인터럽트에 대한 장애발생을 알린다. 이에 따라 프로세서(200)는 종전과 같이 이중화 에러 발생부(220)로 RTC인터럽트 장애신호를 전송하게 된다.
RTC관련 장애검출수단(410)은 상술한 RTC/WDT인터럽트 발생부(210)로 인가되는 RTC와 RTC/WDT 인터럽트 발생부(210)로부터 출력되는 RTC인터럽트의 발생상태를 감시하여 장애발생여부를 검출한다. 즉, 도 5에 도시된 CLK1과 같은 주기를 갖는 클럭신호가 인가되면, 제 1 카운터(411) 및 제 2 카운터(412)의 클럭단자로 각각 전송한다. 이에 따라 제 1 카운터(411) 및 제 2 카운터(412)는 카운트를 수행한다. 이 때, 제 1 카운터(411)는 RTC인터럽트에 의해 카운트값이 클리어되고, 제 2 카운터(412)는 RTC에 의해 카운트값이 클리어된다. 따라서 도 5에 도시된 CLK1의 첫 번째 주기(t1)의 폴링에지에서 제 1 카운터(411) 및 제 2 카운터(412)의 카운트값은 '0'이 된다. 그리고 두 번째 주기(t2)의 폴링에지에서 제 1 카운터(411) 및 제 2 카운터(412)의 카운트값은 '1'이 된다. 그리고 세 번째 주기(t3)의 폴링에지에서 정상적으로 발생되는 RTC와 RTC인터럽트에 의해 제 1 카운터(411) 및 제 2 카운터(412)의 카운트값은 클리어되어야 한다. 그러나 도 5에 도시된 예와 같이 RTC는 정상적으로 발생되나 그에 따른 RTC인터럽트가 정상적으로 발생되지 않아 제 1 카운터(411)의 카운트값은 CLK1의 폴링에지에서 '2'가 되고, 제 2 카운터(412)는 '0'이 된다.
이러한 제 1 카운터(411) 및 제 2 카운터(412)의 값은 장애신호 발생부(413)에서 계속 감시된다. 장애신호 발생부(413)는 상술한 바와 같이 제 1 카운터(411) 및 제 2 카운터(412)가 동작되는 조건에 따라 사전에 설정된 기준치를 이용하여 감시한다. 즉, 상술한 바와 같이 정상적으로 RTC 및 RTC 인터럽트가 발생되는 경우에 제 1 카운터(411)와 제 2 카운터(412)의 각각의 최대 카운트값은 '1'이 된다. 따라서 장애신호 발생부(413)는 각 카운터(411, 412)에 대한 카운트값이 1을 초과하는 지를 체크하는 방식으로 운영된다. 그리고 2 카운터(411, 412)중 어느 하나의 카운터(411 또는 412)의 카운트값이 '1'을 초과하는 경우에는 장애신호(Fault Signal)를 발생하게 된다. 따라서 상술한 도 5의 예에서와 같이 제 1 카운터(411)의 카운트값이 '2'가 되면, 장애신호 발생부(413)는 장애신호를 발생하게 된다. 발생되는 장애신호는 도 5에 도시된 바와 같이 초과된 카운트값이 감지된 후, 별다른 지연시간없이 바로 발생된다. 따라서 도 3에 도시된 WDT 인터럽트가 발생되는 것보다 신속하게 장애발생상태를 알릴 수 있다. 그리고 장애발생상태를 프로세서(200)를 경유하지 않고 이중화 에러발생부(220)로 바로 전송하도록 구성되어 프로세서(200)를 경유함으로 인해 발생되는 지연을 막을 수도 있다.
또한, 도 5에 도시된 CLK2와 같이 CLK1보다 빠른 주기를 갖는 클럭신호가 제 1 카운터(411) 및 제 2 카운터(412)로 인가되는 경우에, 제 1 카운터(411) 및 제 2 카운터(412)에 대한 상술한 최대 카운트값은 더 높게 설정된다. 즉, 도 5에 도시된 바와 같이 최대 카운트값은 '3'으로 설정된다. 따라서 장애신호 발생부(413)는 제 1 카운터(411) 및/또는 제 2 카운터(412)의 카운트값이 '3'을 초과하는 경우에 장애신호를 발생하게 된다. 이와 같이 사용되는 클럭신호의 주기를 빠르게 설정할 경우에 장애검출은 좀더 빠르게 이루어질 수 있다.
발생된 장애신호는 이중화 에러 발생부(220)로 전송된다. 이중화 에러 발생부(220)는 RTC관련 장애검출수단(410)으로부터 장애신호가 전송되면, 상대측 프로세서보드로 기능 고장신호를 송출하여 빠른 절체가 이루어지도록 한다.
상술한 바와 같이, 본 발명은 이중화구조를 갖는 프로세서보드간에 RTC관련 장애를 신속하고 정확하게 검출할 수 있는 장애검출장치를 제공함으로써, WDT인터럽트를 이용한 장애검출시보다 빠르게 장애발생상태를 상대측 프로세서로 통보할 수 있어 빠른 절체가 이루어지도록하여 연속성을 최대한 보장할 수 있고, RTC장애발생을 이중으로 검출하여 좀더 정확하게 장애발생상태를 검출할 수 있도록하여 이중화구조의 성능을 보다 향상시키는 효과가 있다.

Claims (2)

  1. 리얼타임클럭에 대응되는 리얼타임클럭 인터럽트에 의해 소프트웨어의 시간 스케줄이 이루어지는 프로세스를 구비한 이중화구조의 프로세서보드에 있어서,
    상기 리얼타임클럭에 대응되는 리얼타임클럭 인터럽트 및 상기 리얼타임클럭 인터럽트가 정상적으로 발생되지 않을 때 워치도그 타임(WDT) 인터럽트를 발생하는 인터럽트 발생부;
    상기 리얼타임클럭보다 빠른 주파수를 갖는 소정의 클럭신호에 동기되어 상기 리얼타임클럭 및/또는 리얼타임클럭 인터럽트에 대한 장애(fault)를 검출하기 위한 리얼타임클럭관련 장애검출수단;
    상기 리얼타임클럭관련 장애검출수단으로부터 상기 장애 검출에 따라 장애신호가 전송되면, 상기 이중화구조를 이룬 상대측 프로세서보드로 리얼타임클럭 에러신호를 발생하는 이중화 에러 발생부를 포함하도록 구성되는 것을 특징으로 하는 리얼타임클럭관련 장애검출장치.
  2. 제 1 항에 있어서, 상기 리얼타임클럭관련 장애검출수단은 상기 리얼타임클럭인터럽트에 의하여 클리어되고 상기 소정의 클럭신호를 카운트하면서 상기 리얼타임클럭 인터럽트의 장애발생여부를 감시하는 제 1 카운터, 상기 리얼타임클럭에 의해 클리어되고 상기 소정의 클럭신호를 카운트하면서 상기 리얼타임클럭의 장애발생여부를 감시하는 제 2 카운터, 상기 제 1 카운터 또는/및 상기 제 2 카운터의 카운트값이 장애로 판단되는 값에 도달하면 리얼타임클럭관련 장애가 발생되었음을 알리는 장애신호를 발생하는 장애신호 발생부를 포함하도록 구성되는 것을 특징으로 하는 리얼타임클럭관련 장애검출장치.
KR1019980025504A 1998-06-30 1998-06-30 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치 KR100291097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025504A KR100291097B1 (ko) 1998-06-30 1998-06-30 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025504A KR100291097B1 (ko) 1998-06-30 1998-06-30 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치

Publications (2)

Publication Number Publication Date
KR20000004103A KR20000004103A (ko) 2000-01-25
KR100291097B1 true KR100291097B1 (ko) 2001-07-12

Family

ID=19541914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025504A KR100291097B1 (ko) 1998-06-30 1998-06-30 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치

Country Status (1)

Country Link
KR (1) KR100291097B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218010A (zh) * 2013-03-15 2013-07-24 卡斯柯信号有限公司 用于轨道交通信号安全产品的安全时钟及其实现方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240798B1 (ko) * 2010-12-24 2013-03-11 삼성전기주식회사 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218010A (zh) * 2013-03-15 2013-07-24 卡斯柯信号有限公司 用于轨道交通信号安全产品的安全时钟及其实现方法
CN103218010B (zh) * 2013-03-15 2015-10-14 卡斯柯信号有限公司 用于轨道交通信号安全产品的安全时钟及其实现方法

Also Published As

Publication number Publication date
KR20000004103A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US6311296B1 (en) Bus management card for use in a system for bus monitoring
CN101119192B (zh) 一种时钟同步方法和系统
JP2002517819A (ja) 耐障害性演算用の冗長コンピュータ・ベース・システムを管理するための方法及び装置
US5404363A (en) Two-fail-operational fault-tolerant multiple clock system
EP1237282B1 (en) Circuit for the detection of clock signal period abnormalities
KR100291097B1 (ko) 이중화 구조를 갖는 프로세서보드에 있어서 리얼타임클럭관련장애검출장치
CN110795289B (zh) 一种多时钟自动切换方法
JPH05207637A (ja) ディジタルリレー
JPS63280537A (ja) 障害状況報告方式
JP4126849B2 (ja) マルチｃｐｕシステムの監視方式
JP3652910B2 (ja) 装置内状態監視方式
JP2004326405A (ja) ウオッチドッグタイマ回路の状態監視方式
KR0144824B1 (ko) 다수의 노드 장치들에 대한 장애발생 및 장애복구 감지회로
JP2692338B2 (ja) 通信装置の障害検出装置
JP2834062B2 (ja) 情報処理システム
US20190173772A1 (en) Method of monitoring, information processing apparatus, and communication apparatus
JP5625949B2 (ja) システム監視装置及びシステム監視方法
JPS5829542B2 (ja) システム障害検出制御方式
KR100352848B1 (ko) 전송시스템에서 멀티프레임 지시 바이트의 오류 진단장치
JPH02281368A (ja) 制御装置の故障検出機構
JP2970690B2 (ja) 同期制御回路
KR960020561A (ko) 전전자 교환기에서 프로세서 초기화시 공통 버스 상태 보고 방법
JPS60262252A (ja) マイクロプロセツサ暴走監視方式
JPH1198163A (ja) 装置内監視情報の収集装置及び収集方法
JPH0481936A (ja) 複数ｃｐｕ間の同期制御方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee