KR100289401B1 - 정전방전보호용반도체소자 - Google Patents

정전방전보호용반도체소자 Download PDF

Info

Publication number
KR100289401B1
KR100289401B1 KR1019980015554A KR19980015554A KR100289401B1 KR 100289401 B1 KR100289401 B1 KR 100289401B1 KR 1019980015554 A KR1019980015554 A KR 1019980015554A KR 19980015554 A KR19980015554 A KR 19980015554A KR 100289401 B1 KR100289401 B1 KR 100289401B1
Authority
KR
South Korea
Prior art keywords
region
type region
oxide film
field oxide
high density
Prior art date
Application number
KR1019980015554A
Other languages
English (en)
Other versions
KR19990081539A (ko
Inventor
성양수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980015554A priority Critical patent/KR100289401B1/ko
Publication of KR19990081539A publication Critical patent/KR19990081539A/ko
Application granted granted Critical
Publication of KR100289401B1 publication Critical patent/KR100289401B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전방전보호용 반도체소자에 관한 것으로, 종래에는 접합항복을 통해 기생 트랜지스터를 턴온시키는 전압의 레벨이 높으므로, 방전패스의 형성이 늦어져 정전기 방전의 신뢰성이 저하되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 반도체기판 상에 형성된 절연산화막과; 상기 절연산화막 상에 소정거리 이격되어 형성된 제1,제2,제3필드산화막과; 상기 제1,제2필드산화막의 이격된 영역의 절연산화막 상에 수평방향의 피엔피엔 접합으로 형성되어 패드에 접속된 고농도의 제1피형 영역, 고농도의 제1엔형 영역, 고농도의 제2피형 영역 및 접지된 고농도의 제2엔형 영역과; 상기 제2,제3필드산화막과 소정거리씩 이격되어 절연산화막 상에 형성된 제3피형 영역과; 상기 제3피형 영역의 상부에 형성되어 접지된 게이트전극과; 상기 제3피형 영역과 제2,제3필드산화막의 이격된 영역의 절연산화막 상에 형성되어 액티브저항을 통해 패드에 접속됨과 아울러 폴리저항을 통해 입력버퍼에 접속된 고농도의 제3엔형 영역 및 접지된 고농도의 제4엔형 영역으로 구성되는 정전방전보호용 반도체소자를 통해 에스오아이 상에 턴온타임이 빠른 피엔피엔 접합 다이오드를 형성하여 정전기의 인가시 방전패스를 빠르게 형성할 수 있어 정전기 방전의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

정전방전보호용 반도체소자{SEMICONDUCTOR DEVICE FOR PROTECTING ELECTROSTATIC DISCHARGE}
본 발명은 정전방전보호용 반도체소자에 관한 것으로, 특히 에스오아이(silicon on insulator : SOI) 상에 턴온타임이 빠른 피엔피엔 접합 다이오드를 형성하여 정전기의 인가시 방전패스가 빠르게 형성되도록 한 정전방전보호용 반도체소자에 관한 것이다.
종래 정전방전보호용 반도체소자를 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 정전방전보호용 반도체소자의 구조를 보인 단면도로서, 이에 도시한 바와같이 피형 웰(1)상에 소정거리씩 이격되어 형성된 필드산화막(FOX1∼FOX5)과; 그 필드산화막(FOX1∼FOX4)의 이격된 영역의 피형 웰(1)상에 형성되어 접지된 고농도의 엔형 영역(N+1,N+3) 및 패드(10)에 접속된 고농도의 엔형 영역(N+2)과; 상기 필드산화막(FOX4,FOX5)의 이격된 영역의 피형 웰(1) 상부에 그 필드산화막(FOX4,FOX5)과 이격되도록 형성되어 접지된 게이트전극(2)과; 그 게이트전극(2)과 필드산화막(FOX4,FOX5)의 이격된 영역 사이의 피형 웰(1)상에 형성되어 액티브저항(R1)을 통해 패드(10)에 접속됨과 아울러 폴리저항(R2)을 통해 입력버퍼(20)에 접속된 고농도의 엔형 영역(N+4) 및 접지된 고농도의 엔형 영역(N+5)으로 이루어지며, 도2는 상기한 바와같은 종래 정전방전보호용 반도체소자의 레이아웃도이다. 미설명부호 'C'는 콘택이고, 'VC'는 비아(via)콘택이다.
그리고, 도3은 종래 정전방전보호용 반도체소자의 등가회로도로서, 이에 도시한 바와같이 패드(10)와 입력버퍼(20) 사이에 직렬접속된 액티브저항(R1) 및 폴리저항(R2)과; 일측이 패드(10)와 액티브저항(R1) 사이에 접속되고, 타측이 접지된 기생 트랜지스터(Q1)와; 드레인이 액티브저항(R1)과 폴리저항(R2) 사이에 접속되고, 게이트와 소스가 접지된 엔모스트랜지스터(Q2)로 구성된다.
상기한 바와같이 구성되는 정전방전보호용 반도체소자의 패드(10)에 정전기가 인가되면, 그 정전기가 입력버퍼(20)에 인가되지 않도록 패드(10)로부터 접지로 방전패스가 형성되며, 이때 저항(R1,R2)은 내부 커패시터(미도시)와 더불어 입력버퍼(20)에 도달하는 정전기를 알씨(RC) 지연시켜 정전기가 방전패스를 통해 모두 방전되도록 한다. 그러나, 저항(R1,R2)의 저항값을 너무 크게하면 정상적인 동작에서 소자의 동작속도가 저하되므로, 적절한 고려가 필요하다.
상술한 방전패스는 2개의 경로로 형성되는데, 첫 번째 경로는 기생 트랜지스터(Q1)가 턴온되어 전자가 패드(10)로부터 접지로 빠져나가는 것이고, 두 번째 경로는 엔모스트랜지스터(Q2)가 펀치쓰루(punch through)로 턴온되어 드레인으로부터 접지로 빠져나가는 것이다.
이와같은 방전패스는 첫 번째 경로인 기생 트랜지스터(Q1)가 접합항복(junction breakdown)을 통해 턴온되어 대부분의 정전기를 방전시키게 되지만, 그 기생 트랜지스터(Q1)의 접합항복이 발생하기 전에는 저항값이 매우 높은 상태이므로, 정전기의 일부가 액티브저항(R1)을 지나 주입될수 있으며, 이는 두 번째 경로인 엔모스트랜지스터(Q2)가 펀치쓰루로 턴온되어 방전시키게 된다.
이때, 방전패스는 최대한 빠르게 형성되어 많은 양의 전류를 방전시킬 수 있어야 하며, 많은 양의 전류로 발생되는 열에너지에 파괴되지 않도록 설계되어야 한다.
그러나, 상기한 바와같은 종래의 정전방전보호용 반도체소자는 접합항복을 통해 기생 트랜지스터를 턴온시키는 전압의 레벨이 높으므로, 방전패스의 형성이 늦어져 정전기 방전의 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 에스오아이(SOI) 상에 턴온타임이 빠른 피엔피엔 접합 다이오드를 형성하여 정전기의 인가시 방전패스를 빠르게 형성할 수 있는 정전방전보호용 반도체소자를 제공하는데 있다.
도1은 종래 정전방전보호용 반도체소자의 구조를 보인 단면도.
도2는 도1의 레이아웃도.
도3은 도1의 등가회로도.
도4는 본 발명의 일 실시예를 보인 단면도.
도5는 도4의 레이아웃도.
도6은 도4의 등가회로도.
***도면의 주요 부분에 대한 부호의 설명***
10:패드 20:입력버퍼
11:반도체기판 12:절연산화막
13:게이트전극 FOX11∼FOX13:필드산화막
P+11,P+12,P13:피형 영역 N+11∼N+14:엔형 영역
R11,R12:액티브저항,폴리저항
상기한 바와같은 본 발명의 목적은 반도체기판 상에 형성된 절연산화막과; 상기 절연산화막 상에 소정거리씩 이격되어 형성된 제1,제2,제3필드산화막과; 상기 제1,제2필드산화막의 이격된 영역의 절연산화막 상에 수평방향의 피엔피엔 접합으로 형성되어 패드에 접속된 고농도의 제1피형 영역, 고농도의 제1엔형 영역, 고농도의 제2피형 영역 및 접지된 고농도의 제2엔형 영역과; 상기 제2,제3필드산화막과 일정한 거리로 이격되어 절연산화막 상에 형성된 제3피형 영역과; 상기 제3피형 영역의 상부에 형성되어 접지된 게이트전극과; 상기 제3피형 영역과 제2,제3필드산화막의 이격된 영역의 절연산화막 상에 각각 형성되어 액티브저항을 통해 패드에 접속됨과 아울러 폴리저항을 통해 입력버퍼에 접속된 고농도의 제3엔형 영역 및 접지된 고농도의 제4엔형 영역으로 구성함으로써 달성되는 것으로, 본 발명에 의한 정전방전보호용 반도체소자를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 본 발명의 일 실시예를 보인 단면도로서, 이에 도시한 바와같이 반도체기판(11) 상에 형성된 절연산화막(12)과; 그 절연산화막(12) 상에 소정거리 이격되어 형성된 필드산화막(FOX11∼FOX13)과; 그 필드산화막(FOX11,FOX12)의 이격된 영역의 절연산화막(12) 상에 수평방향의 피엔피엔 접합으로 형성되어 패드(10)에 접속된 고농도의 피형 영역(P+11), 고농도의 엔형 영역(N+11), 고농도의 피형 영역(P+12) 및 접지된 고농도의 엔형 영역(N+12)과; 상기 필드산화막(FOX12,FOX13)과 소정거리씩 이격되어 절연산화막(12) 상에 형성된 피형 영역(P13)과; 그 피형 영역(P13)의 상부에 형성되어 접지된 게이트전극(13)과; 상기 피형 영역(P13)과 필드산화막(FOX12,FOX13)의 이격된 영역의 절연산화막(12) 상에 형성되어 액티브저항(R11)을 통해 패드(10)에 접속됨과 아울러 폴리저항(R12)을 통해 입력버퍼(20)에 접속된 고농도의 엔형 영역(N+13) 및 접지된 고농도의 엔형 영역(N+14)으로 구성되며, 도5는 상기한 바와같은 본 발명에 의한 일 실시예의 레이아웃도이다.
그리고, 도6은 본 발명에 의한 일 실시예의 등가회로도로서, 이에 도시한 바와같이 패드(10)와 입력버퍼(20) 사이에 직렬접속된 액티브저항(R11) 및 폴리저항(R12)과; 일측이 패드(10)와 액티브저항(R11) 사이에 접속되고, 타측이 접지된 피엔피엔 다이오드(PNPN-D11)와; 드레인이 액티브저항(R11)과 폴리저항(R12) 사이에 접속되고, 게이트와 소스가 접지된 엔모스트랜지스터(Q11)로 구성된다.
상기한 바와같은 본 발명에 의한 정전방전보호용 반도체소자는 종래의 기생 트랜지스터(Q1) 대신에 피엔피엔 다이오드(PNPN-D11)를 접속하여, 기생 트랜지스터(Q1)보다 낮은 전압레벨에서 피엔피엔 다이오드(PNPN-D11)를 턴온시킬수 있으므로, 방전패스가 보다 빨리 형성될 수 있다.
한편, 패드(10)와 접지 사이에 피엔피엔 다이오드(PNPN-D11)를 역방향으로 추가하면, 패드(10)에 음(-)의 전압이 인가될 때에 접지로부터 패드(10)로 전자가 빠져나가는 경로가 형성된다.
이와같은 경로는 상기 도4의 도면에 도시하지는 않았지만, 절연산화막(12) 상에 필드산화막(FOX11)과 소정거리 이격되는 제4필드산화막을 형성하고, 그 필드산화막(FOX11)과 제4필드산화막 사이의 절연산화막(12) 상에 수평방향의 엔피엔피 접합으로 형성되어 패드(10)에 접속된 고농도의 제5엔형 영역, 고농도의 제4피형 영역, 고농도의 제6엔형 영역 및 접지된 고농도의 제5피형 영역을 추가하여 형성한다.
상기한 바와같은 본 발명에 의한 정전방전보호용 반도체소자는 SOI 상에 턴온타임이 빠른 PNPN 접합 다이오드의 제1방전패스를 형성함에 따라 정전기의 인가시 방전패스를 빠르게 형성함과 아울러 제2방전패스인 엔모스 트랜지스터를 통해 제1방전패스에서 미쳐 방전되지 못한 정전기의 일부를 완전히 방전시킬 수 있게 되어 정전기 방전의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체기판 상에 형성된 절연산화막과; 상기 절연산화막 상에 소정거리씩 이격되어 형성된 제1,제2,제3필드산화막과; 상기 제1,제2필드산화막의 이격된 영역의 절연산화막 상에 수평방향의 피엔피엔 접합으로 형성되어 패드에 접속된 고농도의 제1피형 영역, 고농도의 제1엔형 영역, 고농도의 제2피형 영역 및 접지된 고농도의 제2엔형 영역과; 상기 제2,제3필드산화막과 일정한 거리로 이격되어 절연산화막 상에 형성된 제3피형 영역과; 상기 제3피형 영역의 상부에 형성되어 접지된 게이트전극과; 상기 제3피형 영역과 제2,제3필드산화막의 이격된 영역의 절연산화막 상에 각각 형성되어 액티브저항을 통해 패드에 접속됨과 아울러 폴리저항을 통해 입력버퍼에 접속된 고농도의 제3엔형 영역 및 접지된 고농도의 제4엔형 영역을 구비하여 구성된 것을 특징으로 하는 정전방전보호용 반도체소자.
  2. 제 1항에 있어서, 상기 절연산화막 상에 제1필드산화막과 소정거리 이격되어 형성된 제4필드산화막과; 상기 제1,제4필드산화막 사이의 절연산화막 상에 수평방향의 엔피엔피 접합으로 형성되어 패드에 접속된 고농도의 제5엔형 영역, 고농도의 제4피형 영역, 고농도의 제6엔형 영역 및 접지된 고농도의 제5피형 영역을 더 포함하여 구성되는 것을 특징으로 하는 정전방전보호용 반도체소자.
KR1019980015554A 1998-04-30 1998-04-30 정전방전보호용반도체소자 KR100289401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980015554A KR100289401B1 (ko) 1998-04-30 1998-04-30 정전방전보호용반도체소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980015554A KR100289401B1 (ko) 1998-04-30 1998-04-30 정전방전보호용반도체소자

Publications (2)

Publication Number Publication Date
KR19990081539A KR19990081539A (ko) 1999-11-15
KR100289401B1 true KR100289401B1 (ko) 2001-06-01

Family

ID=37517699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015554A KR100289401B1 (ko) 1998-04-30 1998-04-30 정전방전보호용반도체소자

Country Status (1)

Country Link
KR (1) KR100289401B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331540B1 (ko) * 2000-06-23 2002-04-06 김덕중 게이트와 에미터 사이의 정전기 방지를 위한 다이오드를포함하는 모스형 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263633A (ja) * 1994-03-18 1995-10-13 Kawasaki Steel Corp 半導体装置の対静電気放電保護装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263633A (ja) * 1994-03-18 1995-10-13 Kawasaki Steel Corp 半導体装置の対静電気放電保護装置

Also Published As

Publication number Publication date
KR19990081539A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US7285458B2 (en) Method for forming an ESD protection circuit
KR100203054B1 (ko) 개선된 정전기 방전 능력을 갖는 집적 회로
US5903420A (en) Electrostatic discharge protecting circuit having a plurality of current paths in both directions
KR100431066B1 (ko) 정전 방전 보호 기능을 가진 반도체 장치
JP3851001B2 (ja) 静電気保護回路
US6618233B1 (en) Double triggering mechanism for achieving faster turn-on
KR20050011681A (ko) 반도체 집적회로
KR100335527B1 (ko) 정전보호회로로서형성되는반도체소자
US4990984A (en) Semiconductor device having protective element
KR100276495B1 (ko) 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치
JPH07193195A (ja) Ｃｍｏｓ集積回路装置
US6855964B2 (en) Triggering of an ESD NMOS through the use of an N-type buried layer
US6320229B1 (en) Semiconductor device
KR100289401B1 (ko) 정전방전보호용반도체소자
US6707653B2 (en) Semiconductor controlled rectifier for use in electrostatic discharge protection circuit
KR100220384B1 (ko) 정전기 보호 소자
KR100770451B1 (ko) 마이크로 칩의 정전 방전 구조
US6597021B2 (en) Protection circuit and semiconductor device
US6512663B1 (en) Electrostatic protection device and electrostatic protection circuit
KR19990074584A (ko) 정전방전 보호 회로를 갖는 반도체 소자
EP0451904B1 (en) A semiconductor device
JP2003179226A (ja) 半導体集積回路装置
KR20010029964A (ko) 반도체 집적회로용 입출력 보호 장치
KR100612948B1 (ko) 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터
JP3442331B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee