KR100285031B1

KR100285031B1 - 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로배열

Info

Publication number: KR100285031B1
Application number: KR1019930016744A
Authority: KR
Inventors: 디이터 좀머; 도미니끄 사비냑; 디이터 글라이스
Original assignee: 칼 하인쯔 호르닝어; 지멘스 악티엔게젤샤프트
Priority date: 1992-08-27
Filing date: 1993-08-27
Publication date: 2001-03-15
Also published as: EP0584390A1; KR940004942A; JPH07312548A; TW228625B; ATE168214T1; EP0584390B1; DE59209408D1

Abstract

공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로배열은, 낮은 공급 전압과 낮은 공급전압에 의한 데이타를 입력하기 위하여 MOS 기술로 구성된 제1 플립플롭을 포함한다. 제1 플립플롭은 출력단자를 가진다. 제2 플립플롭은 높은 공급전압을 입력하기 위하여 MOS 기술로 구성된다. 제2 플립플롭은 로드 세그멘트 및 출력단자를 가진다. 적어도 하나의 추가 MOS 트랜지스터가 로드세그멘트 및 접지간에서 제2 플립플롭의 출력단자의 각각과 직렬로 접속된다. 적어도 하나의 추가 MOS 트랜지스터가 제1 플립플롭의 출력단자의 각각 하나와 접속된 게이트 단자를 각각 가진다. 제1 및 제2 플립플롭을 동작하기 위한 장치는 제1 플립플롭을 동작하며 시간지연 후에 제2 플립플롭을 동작하게 하는 데이타를 증폭 및 유지하기 위하여 트리거한다.

Description

공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로배열

제1도는 본 발명에 따른 회로배열의 개략 다이어그램.

제2도는 회로 작동의 실시예를 도시한 블럭 다이어그램.

* 도면의 주요부분에 대한 부호의 설명

7,8,17,18 : 제1 플립플롭 9,10,15,16 : 제2 플립플롭

3,6,79 : 제1 및 제2 플립플롭을 동작시키기 위한 수단

A,B,C,D : 노드 포인트 21 : 논리회로

23 : 지연장치

본 발명은 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치에 관한 것이다.

상기 회로는 대부분 쌍안정 트리거 회로로 구성되며 오래전부터 공지되어 왔다. 예컨대, 이러한 것은 Tietze와 Schenk의 저서인 1986년 8판 “반도체 회로”의 166쪽에서부터 기재되어 있다.

집적 메모리의 반도체 메모리 증가 밀도는 더 작아진 트랜지스터와 메모리 셀의 더욱 증가된 팩킹밀도를 요구한다. 확실한 이유때문에 트랜지스터의 최소 공급전압은 감소되어야만 한다. 그러나, 사용자는 5볼트의 공급전압으로 동작하기를 희망한다. 따라서, 반도체 메모리에서 공급전압을 감소하는 것이 필요하게 된다. 결국, 메모리 회로는 외부의 높은 공급전압으로 동작하며 회로는 내부의 감소된 공급전압으로 동작한다.

반도체 메모리는 매트릭스 배열로 구성된다. 각각의 개별 메모리 셀은 워드라인(WL)과 비트라인쌍(BL)을 경유해 어드레스를 선정할 수 있다. 이러한 유형의 메모리 셀 접속은, 반도체 메모리에서 메모리 셀과 접속하는 어드레스를 삽입하고 열 어드레스 스트로브(RAS)와 행 어드레스 스트로브(CAS)를 삽입하는 것이 효과적이다. 일반적으로 메모리 셀의 열 또는 워드어드레스는 열 어드레스 스트로브(RAS) 신호에서 선택된다. 그후 행 어드레스는 스트로브(CAS) 신호에서 확인되어 메모리 셀에 고정된다.

워드라인을 경유해 번지지정된 메모리셀은 독출되어 증폭된다. 행 어드레스를 경유해 선택된 비트라인쌍은 추가 라인쌍과 접속된다. 이들은 일반적으로 외부 비트라인으로 고려된다. 독출과정의 고속화를 위해 이들 라인의 신호는 증폭되고, 그후 데이타 출력과 접속된다. 칩 표면을 감소하기 위해 셀의 부분은 최소의 트랜지스터와 구조를 포함한다. 전압은 상술한 바와같은 셀 부분에서 감소된다. 따라서, 데이타 출력의 메모리셀로부터의 데이타 경로에서 데이타의 전압레벨을 적합하게 할 필요가 있다.

본 발명의 목적은 이러한 유형의 공지된 장치들의 단점을 개선하며 낮은 공급전압에 의해 데이타를 평가하며 더 높은 공급전압으로 그들을 증폭하게 하는 공급전압차에 의해 데이타를 증폭 및 유지하는 회로장치를 제공하기 위한 것이다.

전술한 목적과 또다른 목적을 해결하기 위해서는, 본 발명에 따르면, 낮은 공급전압과 낮은 공급전압에 의한 데이타를 수신하기 위하여 MOS 기술로 구성되며 출력단자를 가지는 제1 플립플롭을 포함하고; 높은 공급전압을 수신하기 위하여 MOS 기술로 구성되며 출력단자 및 적어도 한쌍의 MOS 트랜지스터 쌍을 가지는 제2 플립플롭을 포함하며, MOS 트랜지스터쌍은 접지와 상기 2 플립플롭의 출력단자의 각각에 접속된 로드 세그멘트를 가지며, MOS 트랜지스터 쌍은 제1 플립플롭의 출력단자의 각각에 접속된 게이트 단자를 가지며; 제1 및 제2 플립플롭을 동작시키기 위한 수단을 포함하며, 상기 동작수단은 상기 제1 플립플롭을 동작시키고 시간 지연후에 상기 제2 플립플롭을 동작시키기 위해 상기 데이타를 증폭 및 유지하도록 트리거되는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치를 제공한다.

본 발명의 또다른 특징에 의하면, 제1 플립플롭은 두개의 P채널 FET와 두 개의 n채널 FET를 가지며; P채널 FET는 낮은 공급전압과 접속된 로드 세그멘트들을 가지며, n채널 FET는 각각 p채널 FET의 로드 세그멘트중 하나와 접지 사이의 직렬회로에 접속된 로드 세그엔트들을 가지며; 직렬회로는 노드 포인트를 포함하며, 직렬회로중 하나에서 FET의 각각은 다른 직렬회로의 노드 포인트와 접속된 게이트 단자를 가지며; 노드 포인트는 각각 입력 및 출력회로를 형성한다.

본 발명의 추가 특징에 의하면, p채널 FET는 낮은 공급전압과 접속된 벌크단자를 가진다.

본 발명의 추가된 특징에 의하면, 제2 플립플롭은 두 개의 P채널 FET와 두 개의 n채널 FET를 포함하며; 제2 플립플롭의 P채널 FET는 공급전압에 연결된 로드 세그멘트들을 가지며, 제2 플립플롭의 n채널 FET는 p채널 FET(9,10)의 로드 세그멘트들의 각각과 접지 사이의 직렬회로에 접속된 로드 세그멘트들을 가지며; 직렬회로는 노드 포인트를 가지며, 직렬회로중 하나에서 제2 플립플롭의 P채널 FET의 각각은 직렬회로중 다른 하나의 노드 포인트와 접속된 게이트 단자를 가지며; 제2 플립플롭의 n채널 FET는 제1 플립플롭의 입력 및 출력회로에 각각 접속된 게이트 단자를 가진다.

본 발명의 추가 특징에 따르면, 상기 작동 수단은 제1 및 제2 플립플롭을 작동하며 제1 플립플롭에 대한 제2 플립플롭의 시간지연 작동을 하게 하는 논리회로를 포함하는 작동 트랜지스터를 포함한다.

본 발명의 수반하는 특징에 의하면, 논리회로는 인버터단의 형태로 지연부재를 포함한다.

본 발명의 필수적인 특징은, 전체 배열에서 외부 및 내부 플립플롭을 가지는 방식으로 두개의 플립플롭을 상호 접속한다는 점이다. 내부 플립플롭은 이러한 경우에 감소된 동작전압으로 동작한다. 외부 플립플롭은 5볼트와 같은 높은 공급전압으로 동작한다. 내부 및 외부 플립플롭은 외부 플립플롭의 게이트 단자만을 경유하여 접속된다. 본 구조의 장점은 두 개의 공급전압차가 서로에 영향을 절대적으로 미치지 않는다는 점이다.

본질적으로, 본 발명의 회로장치는 먼저 내부 플립플롭이 작동한 후 외부 플립플롭이 작동하는 식으로 기능한다. 이러한 것은 각 플립플롭 회로를 동작시키는 하나는 지연되며, 다른 하나는 지연되지 않는 신호를 가지는 지연요소에 의한 동작신호로부터 두 개의 동작신호를 발생시키는 간단한 논리회로에 의해 영향을 미칠 수 있다.

본 발명의 특징으로서 고려되는 다른 특징은 첨부된 청구범위에서 설명되고 있다.

본 발명이 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치에서 구현되는 것과 같이 기재되었다 할지라도 본 발명의 기술적 요지를 벗어나지 않고 청구범위와 같은 범위에서 다양한 변경 및 구조변화를 가능하게 하기 때문에 상세한 설명의 기재내용에 의해 제한되지는 않는다.

그러나, 본 발명의 추가 목적 및 구조와 함께 본 발명의 동작 구조 및 방법은 첨부도면과 관련하여 판독할 때 특정 실시예의 상세한 설명으로 부터 잘 이해할 수 있을 것이다.

상세하게 도면, 특히 제1도를 참조하면, 5볼트로 특징화하는 더 높은 공급전압을 위한 공급전압단자(1)가 도시되어 있다. 단자(1)는 p채널 작동 트랜지스터(3)의 로드 세그멘트를 경유해 두개의 p채널 FET(9,10)의 드레인 단자와 접속된다. 작동 트랜지스터(3)의 게이트 단자는, 한편으로는 접속단자(2)에 접속되며, 다른 한편 인버터(28)의 입력과 접속된다. p채널FET(9)의 소오스 단자는 n채널 FET(16)의 로드 세그멘트를 경유하여 접지에 접속된다. 마찬가지로, p채널 FET(10)의 소오스 단자는 n채널 FET(15)의 로드 세그멘트를 경유하여 접지와 접속된다. FET(9)의 게이트 단자는 FET(10,16)의 로드 세그멘트의 직렬회로에 대한 노드 포인트(B)에 접속되고, FET(10)의 게이트 단자는 FET(9,15)의 로드 세그멘트의 직렬회로에 대한 노드 포인트(A)에 접속된다. 입력단자(4)가 도시되는데, 3.3볼트와 같은 낮은 공급전압이 공급된다. 이러한 입력단자(4)는 P채널 동작 트랜지스터(6)의 로드 세그멘트를 경유해 두개의 P채널 FET(7,8)의 드레인 단자에 접속된다. FET(7,8)의 드레인 단자에 접속된다. FET(6,7,8)의 벌크 단자는 공급 전압단자(4)에 접속된다. FET(6)의 게이트 단자는 접속단자(5)와 접속된다. FET(7)의 소오스 단자는 n채널 FET(17)의 로드 세그멘트를 경유해 n채널 작동 FET(19)의 드레인 단자와 접속된다. FET(8)의 소오스 단자는 n채널 FET(18)의 로드 세그멘트를 경유해 FET(19)의 드레인 단자에 접속된다. n채널 FET(19)의 소오스 단자는 접지되며, FET(19)의 게이트 단자는 접속단자(20)와 접속된다. FET(8,18)의 게이트 단자는 FET(7,17)의 로드 세그멘트의 직렬회로의 노드포인트(C)에 접속된다. 뿐만 아니라 FET(7,17)의 게이트단자는 FET(8,18)의 로드 세그멘트의 직렬회로의 노드 포인트(D)와 접속된다.

도면번호 11a, 11b로 도시된 외부 비트라인은 p채널 FET(24)의 로드 세그멘트에 의해 차단되며, 도면번호 12a,12b로 도시된 외부 비트라인은 p채널 FET(25)의 로드 세그멘트에 의해 차단되므로 그들은 플립플롭으로부터 외부 비트라인(11a,12a)를 분리할 수 있다. FET(24,25)의 게이트 단자는 인버터(28)의 출력과 접속된다. FET(24,25)의 벌크단자는 공급전압 단자와 접속된다. 프리차지 과정동안 외부 비트라인부(11b,12b)의 전위 균등화를 보장하기 위하여, 추가 p채널 FET(26)가 제공되며, 외부 비트라인부(11b,12b)간에 접속된 로드 세그멘트를 가진다. FET(20)의 게이트 단자는 접속단자(27)와 접속되며, 그 벌크단자는 차례로 공급전압단자(4)와 접속된다. 상기 과정에서, 외부 비트라인(11b)은 FET(8,18)의 로드 세그멘트의 직렬회로의 노드 포인트(D)와 접속되며, 외부 비트라인(12b)은 FET(7,17)의 로드 세그멘트의 직렬회로의 노드 포인트(C)와 접속된다.

더욱이, FET(7,17)의 로드 세그멘트에 대한 직렬회로의 노드 포인트(C)는 FET(15)의 게이트 단자와 접속되며, FET(8,18)의 로드 세그멘트간의 직렬회로의 노드 포인트(D)는 FET(16)의 게이트 단자와 접속된다. 마지막으로, 노드 포인트(A)는 출력단자(13)와 접속되며, 노드 포인트(B)는 출력단자(14)와 접속된다. 높은 공급전압을 가지는 데이타 신호는 두 개의 출력단자(13,14)에서 픽업될 수 있다.

제2도는 외부, 내부 플립플롭을 작동하기 위한 동작회로의 블럭 다이어그램이다. 도면번호 22로 도시된 접속단자는 평가회로에 대한 작동신호를 공급할 수 있다. 이러한 신호는 논리배열(21)에 교대로 공급된다. 이러한 논리배열(21)은 FET(24,25,26) 뿐만 아니라 메모리 배열의 도시되지 않은 다양한 제어 및 평가장치를 작동 및 비작동하게 이용되는 도시하지 않은 출력신호를 발생할 수 있다. 따라서, 다른 것들간에서 논리장치(21)는 p채널 FET(6)를 작동하게 하기 위한 신호를 발생한다. 이는 내부 플립플롭에 대한 실제 작동과정이 작동 FET(19)에 의해 영향을 받기 때문이며, 외부 플립플롭에 대한 작동과정은 작동 FET(3)에 의해 영향을 받기 때문이다.

회로배열은 작동하게 하기 위하여 논리장치에 의해 발생되는 작동신호는 출력단자(20)로 공급되는 바, 제1도에서 도면번호 20으로 도시된 단자와 동일하다. 더욱이, 상기 신호는 지연장치(23)를 경유하여 접속단자(2)와 접속된다. 접속단자(2)는 제1도에 도시된 단자와 동일하다. 간략화를 위하여 지연장치(23)는 인버터단이다. 논리배열(21)에 의해 발생된 신호가 내부 플립플롭이 외부 플립플롭 작동전에 작동되도록 이러한 경우에 충분한 한 게이트 런닝시간 또는 동작구간을 가지는 한정된 시간구간에 의해 반전되며 지연된다는 점이 필수적인 사항이다.

메모리셀이 CAS에 의해 고정되며 데이타 출력이 늦추어질 때까지, 행 어드레스는 입력단자(22)에 공급된 신호로 판독과정을 제어한다. 다수의 신호로 이러한 신호로부터 분리되는 바, 그중에는 접속단자(2,20)에 공급되는 것도 있다.

도시되지 않은 내부 비트라인과 외부 비트라인(11a,11b,12,12b)는 입력단자(22)에서 신호의 상승구간에서 프리차지되며 평가기는 리셋된다. 비트라인을 프리차지하기 위해 이용된 배열은 제1도 및 제2도에 상세히 도시하지는 않았으나 간단한 방법으로 구성될 수 있다. 그 상승구간에서 접속단자(22)의 신호는 접속단자(20,21)의 하강 구간에 대한 신호의 발생에 영향을 미친다. 이와 같은 것은 FET(7,8,17,18)를 포함하고 내부 플립플롭과 FET(9,10,15,16)를 포함하고 외부 플립플롭을 작동하지 않게 한다는 것이다. 그후 외부 비트라인(11,12)는 낮은 공급전압에서 프리차지되며 출력(13,14)에서의 외부 데이타 라인은 높은 공급전압에서 프리차지된다. 어드레스 메모리셀의 실제 독출과정은 외부 비트라인(11a,11b,12a,12b)에서의 신호차이에 영향을 미친다. 비트라인 요소(11b,12b)는 그후 FET(24,25)에 의한 외부 비트라인부(11a,12a)로부터 분리된다.

이제, 실제 평가과정은 입력단자(22)에서 신호의 하강 구간에 대한 회로배열에 의해 수행된다. 먼저, 내부 플립플롭(7,8,17,18)은 작동하며 하끼이트 런닝시간에 의해 외부 플립플롭(9,10)을 교체한다. 상술한 바와 같이 추가 게이트 런닝시간 후에 FET(24,25)는 외부 비트라인부를 두개의 플립플롭으로부터 분리하는 식으로 동작한다. 교체작동의 이용에도 불구하고 먼저 감소된 전압에 의해 동작된 내부 플립플롭을 교체한다. 그후 트랜지스터(15,16)의 게이트 단자가 내부 플립플롭의 신호와 동일하게 셋팅됨에도 불구하고 외부 플립플롭은 높은 전압에 의해 동작하며 단지 작동만한다.

다른 것내에 하나를 구성하는 이러한 플립플롭의 장점은 낮은 공급전압으로 동작하고 회로와 높은 공급전압으로 동작하는 회로로 분리된다는 점이다. 내부 플립플롭은 n채널 트랜지스터에 의해 고정되며 낮은 전압의 소오스와 접속된 p채널 트랜지스터의 경로는 그와 접속될 수 있다. 이와 같은 것은 공급전압이 증가할 때 회로의 동작을 개선하게 한다.

Claims

공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치에 있어서, 낮은 공급전압과 낮은 공급전압에 의한 데이타를 수신하기 위하여 MOS 기술로 구성되며 출력단자를 가지는 제1 플립플롭; 높은 공급전압을 수신하기 위하여 MOS 기술로 구성되며 출력단자 및 적어도 한쌍의 MOS 트랜지스터 쌍을 가지는 제2 플립플롭을 포함하는데, 상기 MOS 트랜지스터 쌍은 접지와 상기 2 플립플롭의 출력단자의 각각에 접속된 로드 세그멘트를 가지며, 상기 MOS 트랜지스터 쌍은 상기 제1 플립플롭의 출력단자의 각각에 접속된 게이트 단자를 가지며; 및 상기 제1 및 제2 플립플롭을 동작시키기 위한 수단을 포함하며, 상기 동작수단은 상기 제1 플립플롭을 동작시키고 시간 지연후에 상기 제2 플립플롭을 동작시키기 위해 상기 데이타를 증폭 및 유지하도록 트리거되는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.
제1항에 있어서, 상기 제1 플립플롭은 두개의 p채널 FET(7,8)와 두 개의 n채널 FET(17,18)를 가지며; 상기 p채널 FET(7,8)는 낮은 공급전압과 접속된 로드 세그멘트들을 가지며, n채널 FET(17,18)는 각각 상기 p채널 FET(7,8)의 로드 세그멘트 중 하나와 접지 사이의 직렬회로에 접속된 로드 세그멘트들을 가지며; 상기 직렬회로는 노드 포인트(C,D)를 포함하며, 상기 직렬회로중 하나에서 상기 FET의 각각은 다른 직렬회로의 노드 포인트와 접속된 게이트단자를 가지며; 상기 노드 포인트(C,D)는 각각 입력 및 출력회로를 형성하는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.
제2항에 있어서, 상기 p채널 FET(7,8)는 낮은 공급전압과 접속된 벌크단자를 구비하는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.
제1항에 있어서, 상기 제2 플립플롭은 두 개의 p채널 FET(9,10)와 두 개의 n채널 FET(15,16)를 포함하며; 상기 제2 플립플롭의 p채널 FET(9,10)는 공급 전압에 연결된 로드 세그멘트들을 가지며, 상기 제2 플립플롭의 n채널 FET(15,16)는 상기 p채널 FET(9,10)의 로드 세그멘트들의 각각과 접지 사이의 직렬회로에 접속된 로드 세그멘트들을 가지며; 상기 직렬회로는 노드 포인트(A,B)를 가지며, 상기 직렬회로중 하나에서 상기 제2 플립플롭의 p채널 FET(9,10)의 각각은 상기 직렬회로중 다른 하나의 노드 포인트(B)와 접속된 게이트 단자를 가지며; 상기 제2 플립플롭의 n채널 FET(15,16)는 상기 제1 플립플롭의 입력 및 출력회로에 각각 접속된 게이트 단자를 가지는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.
제2항에 있어서, 상기 제2 플립플롭은 두 개의 p채널 FET(9,10)와 두 개의 n채널 FET(15,16)를 포함하며; 상기 제2 플립플롭의 p채널 FET(9,10)는 공급 전압에 연결된 로 드세그멘트들을 가지며, 상기 제2 플립플롭의 n채널 FET(15,16)는 상기 p채널 FET(9,10)의 로드 세그멘트들의 각각과 접지 사이의 직렬회로에 접속된 로드 세그멘트들을 가지며; 상기 직렬회로는 노드 포인트(A,B)를 가지며, 상기 직렬회로중 하나에서 상기 제2 플립플롭의 p채널 FET(9,10)의 각각은 상기 직렬회로중 다른 하나의 노드 포인트(B)와 접속된 게이트 단자를 가지며; 상기 제2 플립플롭의 n채널 FET(15,16)는 상기 제1 플립플롭의 입력 및 출력회로에 각각 접속된 게이트 단자를 가지는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.
제1항에 있어서, 상기 동작 수단은 제1 및 제2 플립플롭을 동작시키며, 제1 플립플롭에 대한 제2 플립플롭의 시간지연 작동을 하게 하는 논리회로(21,23)로 이루어진 동작 트랜지스터(3,6,19)를 포함하는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.
제6항에 있어서, 상기 논리회로(21)는 인버터간의 형태로 지연부재(23)를 포함하는 것을 특징으로 하는 공급전압차에 의해 데이타를 증폭 및 유지하기 위한 회로장치.