KR100282065B1 - 인쇄회로용 동박 및 그 제조방법 - Google Patents

인쇄회로용 동박 및 그 제조방법 Download PDF

Info

Publication number
KR100282065B1
KR100282065B1 KR1019980053937A KR19980053937A KR100282065B1 KR 100282065 B1 KR100282065 B1 KR 100282065B1 KR 1019980053937 A KR1019980053937 A KR 1019980053937A KR 19980053937 A KR19980053937 A KR 19980053937A KR 100282065 B1 KR100282065 B1 KR 100282065B1
Authority
KR
South Korea
Prior art keywords
copper foil
printed circuit
copper
formula
isocyanurate
Prior art date
Application number
KR1019980053937A
Other languages
English (en)
Other versions
KR20000038812A (ko
Inventor
김병희
송진수
이윤형
김윤근
양점식
Original Assignee
최규복
일진소재산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최규복, 일진소재산업주식회사 filed Critical 최규복
Priority to KR1019980053937A priority Critical patent/KR100282065B1/ko
Publication of KR20000038812A publication Critical patent/KR20000038812A/ko
Application granted granted Critical
Publication of KR100282065B1 publication Critical patent/KR100282065B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/63—Additives non-macromolecular organic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Abstract

본 발명은 인쇄회로용 동박 및 그 제조방법을 제공한다. 상기 인쇄회로용 동박은 동박의 비광택면에 돌기상 처리 없이 구리 이온 확산 방지막이 형성되어 있으며, 구리 이온 확산 방지막이 형성된 동박의 양면에 방청막이 형성되어 있으며, 이 방청막이 형성된 동박의 단면 또는 양면에 화학식 1의 이소시아누레이트 화합물을 포함하는 표면처리막이 형성되어 있는 것을 특징으로 한다.
상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다. 본 발명에 따른 인쇄회로용 동박은 절연기판과의 접착면에 돌기상(nodule) 처리공정을 실시하지 않고서도 절연기판과의 접착력이 우수하다. 그리고 이러한 동박을 제조하는 과정은 종래의 경우에 비하여 단순화되어 생산성이 향상된다. 또한, 상술한 동박을 이용하여 인쇄회로 기판을 제조하면 에칭 잔류물로 인하여 절연기판의 절연특성이 저하되는 것을 막을 수 있을 뿐만 아니라 에칭속도를 향상시킬 수 있게 된다. 그 결과, 인쇄회로 기판의 생산성을 향상시키는 동시에 인쇄회로 기판의 불량률을 현저하게 줄일 수 있다.

Description

인쇄회로용 동박 및 그 제조방법
본 발명은 인쇄회로용 동박 및 그 제조방법에 관한 것으로서, 보다 상세하기로는, 인쇄회로 기판에 이용되는 동박으로서, 돌기상 처리 공정을 실시하지 않고서도 동박과 절연기판과의 접착력을 양호하게 유지하면서 인쇄회로의 특성을 갖춘 인쇄회로용 동박 및 그 제조방법에 관한 것이다.
인쇄회로는 텔레비젼, 라디오, 컴퓨터, 전화교환기, 무선송수신기 등과 같은 각종 전기 및 전자 통신기기의 정밀제어회로로서 널리 이용되고 있다.
인쇄회로용 동장적층판(銅張積層板)은, 동박을 유리-에폭시 수지 함침 기재 등과 같은 절연기판에 가열, 가압하여서 적층하고, 이를 에칭하여 회로망을 형성한 다음, 여기에 반도체장치 등의 소자를 탑재함으로써 만들어진다.
상술한 인쇄회로용 동박의 통상적인 제조과정을 살펴보면, 먼저, 전기분해방법으로 구리 이온을 금속으로 환원시키는 과정을 거쳐 동박을 얻은 다음, 이를 수세 및 건조한다. 그리고 나서, 동박의 절연기판과의 접촉면 즉, 비광택면(Matte면, 이하 M면이라고 함)상에 돌기상 처리공정을 실시한다. 여기에서 돌기상 처리공정은 산화구리 분말을 이용하여 동박의 표면상에 돌기상을 형성하여 동박과 절연기판과의 표면적을 증대시킴으로써 동박과 절연기판의 접착력을 향상시키는 과정이다.
그 후, 거침처리공정을 거친 동박상에 금속 장벽층을 형성하여 구리 이온의 확산을 방지한 다음, 방청처리를 실시한다.
마지막으로, 동박과 절연기판과의 접착력을 향상시키기 위하여 화학결합제를 이용한 화학적 접착력 향상 처리를 실시한다(일본 특개소 제63-183178호 및 일본 특개평 제2-26097호) 여기에서 화학결합제로는 비닐트리에톡시실란, 비닐트리스(메톡시)실란, 3-메타크릴옥시프로필트리메톡시실란, 3-글리시독시프로필트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, 3-아미노프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란, 3-클로로프로필트리메톡시실란 등이 알려져 있다.
한편, 최근에는 인쇄회로 기판의 고품질화에 따라 기판의 회로가 점차 미세화, 고집적화 및 소형화되고 있다. 따라서 동박의 낮은 조도가 요구되고, 절연기판의 절연특성이 더욱 강조되고 있는 추세이다. 그리고 동박에 회로를 구성하기 위해서는 불필요한 부분을 에칭하는 과정을 거치게 되는데, 이러한 에칭과정에서는 가능한 회로의 손실을 최소화시켜야 한다.
그런데, 동박의 제조공정중 돌기상 처리공정에서 사용된 산화구리 분말이 동박과 절연기판과의 접착과정 이후에도 잔류물로 계속 존재하게 된다. 이 잔류물은 금속성이라서 특히 절연기판이 얇은 경우 회로층 사이의 절연특성을 저하시키는 문제점이 있다. 또한 다층 인쇄회로 기판을 형성하는 경우, 적층 과정이 고온에서 이루어지는데 이 적층과정중 잔류물로 존재하는 산화구리와 절연기판의 구성성분이 반응하여 절연기판안에 얼룩을 형성시키는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하기 위하여 동박의 돌기상 처리공정을 실시하지 않아서 돌기상 처리공정에서 비롯된 에칭 잔류물로 인하여 절연기판의 절연특성 저하를 막을 수 있을 뿐만 아니라, 동박과 절연기판과의 접착력을 향상시킬 수 있는 인쇄회로용 동박 및 그 제조방법을 제공하는 것이다.
도 1 및 3은 비교예 2에 따라 제조된 인쇄회로용 동박의 표면 및 단면에 대한 전자주사현미경 사진들이고,
도 2 및 4는 실시예 1 내지 2에 따라 제조된 인쇄회로용 동박의 표면 및 단면에 대한 전자주사현미경 사진들이다.
상기 기술적 과제를 이루기 위하여 본 발명에서는, 동박의 비광택면에 돌기상 처리 없이 구리 이온 확산 방지막이 형성되어 있으며, 구리 이온 확산 방지막이 형성된 동박의 양 면에 방청막이 형성되어 있으며, 이 방청막이 형성된 동박의 단면 또는 양면에 화학식 1의 이소시아누레이트 화합물을 포함하는 표면처리막이 형성되어 있는 것을 특징으로 하는 인쇄회로용 동박을 제공한다.
〈화학식 1〉
상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다.
상기 표면처리막에는 화학식 2의 비스트리알콕시실릴알칸이 더 포함되기도 한다.
(R'O)3Si(B)CSi(OR')3
상기식중, c는 1 내지 8이고, R'은 탄소수 1 내지 8의 알킬기이고, B는 2가의 유기기를 나타낸다.
본 발명의 다른 기술적 과제는 (a) 동박의 비광택면 상부에 돌기상 처리 없이 구리 이온 확산 방지막을 형성하는 단계;
(b) 구리 이온 확산 방지처리막이 형성된 동박을 수세 및 건조한 다음, 동박의 양면에 방청막을 형성하는 단계; 및
(c) 방청막이 형성된 동박을 수세 및 건조한 다음, 이 동박의 단면 또는 양면에 화학식 1의 이소시아누레이트를 포함하는 조성물을 코팅하여 표면처리막을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로용 동박의 제조방법에 의하여 이루어진다.
〈화학식 1〉
상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다.
인쇄회로용 동박은 제조시 후에 절연기판과 접촉되는 면(M면)에 돌기상 처리공정을 실시하는 것이 통상적이다. 이러한 돌기상 처리공정을 생략하면 동박의 기계적 접착특성이 현저하게 낮아져 후에 회로 박리 등의 심각한 문제가 발생되게 된다. 본 발명에서는 이러한 문제를 해결하기 위하여 동박과 절연기판과의 접착력을 향상시키기 위하여 동박의 광택면(Shiny면, 이하 S면이라고 함)과 비광택면(M면)중 M면에 화학식 1의 표면처리제를 코팅처리한 데 그 특징이 있다.
〈화학식 1〉
상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다.
바람직하게는 상기 표면처리제는 트리스-[3-(트리메톡시실릴)프로필]이소시아누레이트, 트리스-[3-(트리에톡시실릴)프로필]이소시아누레이트, 트리스-[3-(디메톡시실릴)프로필]이소시아누레이트 또는 트리스[-3-(메틸디메에톡시실릴)프로필]이소시아누레이트이다. 이러한 트리알콕시실릴이소시아누레이트는 여러 가지 반응 경로에 따라 합성가능하다. 예를 들어 염기성 촉매하에서 아미노실란과 유기 카보네이트의 정량 반응에 의하여 합성가능한데, 이에 대한 내용은 미국 특허 제5,218,133호에 개시되어 있다.
이하, 본 발명에 따른 인쇄회로용 동박의 제조방법에 대하여 살펴보기로 한다.
먼저, 피도금소재에 구리 도금을 실시하여 동박을 제조한다. 여기에서 구리 도금은 산성 도금액 또는 알칼리성 도금액을 사용할 수 있는데, 산성 도금액으로는 황산구리, 붕불화구리 또는 술파민산 구리 도금액이 있고, 알칼리성 도금액으로는 시안화구리 또는 피로인산구리 도금액이 있다.
본 발명에서는 상술한 도금액중 산성 황산구리 도금액을 사용한다. 황산구리도금액의 기본 조성은 황산구리 200∼450g/l, 바람직하게는 250∼400g/l, 황산 80∼200g/l, 바람직하게는 90∼120g/l이다. 여기에서 황산구리 농도가 200g/l 미만이면 전착된 동박의 표면이 거칠고 표면상에 분말이 형성될 뿐만 아니라 생산성이 낮고, 450g/l를 초과하는 경우에는 도금액이 결정화되어 작업성이 불량해지므로 바람직하지 못하다. 그리고 황산농도가 80g/l 미만이면 전해 전압이 상승하여 제조비용이 상승되고, 도금액의 온도가 상승하여 동박의 기계적 강도가 저하되고, 황산 농도가 200g/l를 초과하는 경우에는 전해전압은 낮아지지만, 도금액의 부식성이 강해져서 동박을 전해하는 전극의 부식이 빨라지는 문제점이 야기된다.
그리고 바람직한 도금조건에 대하여 살펴보면, 도금액의 온도는 50∼80℃, 음극 전류밀도는 75∼100A/dm2, 바람직하게는 75∼85A/dm2, 염소 이온은 20∼50ppm으로 유지하도록 한다.
그 후, 동박의 비광택면(M면) 상부에 아연, 니켈, 철, 코발트, 몰리브덴, 텅스텐, 주석, 인듐 및 스테인레스스틸중에서 선택된 금속, 또는 이들의 2종 내지 3종 합금을 이용하여 금속 장벽층을 형성함으로써 구리 이온 확산을 방지한다.
이어서, 구리 이온 확산 방지막이 형성된 동박을 수세 및 건조한다. 그리고 나서, 이를 방청 처리 용액에 침적하여 방청막을 형성한다. 여기에서 방청 처리 용액은 특별히 한정되지는 않으나, 크롬산, 중크롬산나트륨, 중크롬산칼륨, 무수크롬산 등을 이용한다.
방청막이 형성된 동박을 수세 및 건조한 다음, 이 동박의 양 면 즉, M면과 S면에 화학식 1의 이소시아누레이트 화합물을 포함하는 조성물을 코팅하여 표면처리막을 형성한다. 이 때 화학식 1의 이소시아누레이트는 그 자체를 직접 동박에 코팅할 수도 있고, 이를 알콜 용매 또는 물에 용해한 상태로 코팅하는 것도 가능하다. 이소시아누레이트 화합물을 용매에 희석하는 경우, 이소시아누레이트 화합물의 농도는 0.001-5중량%, 바람직하게는 0.01-1중량%인 것이 바람직하다. 여기에서 이소시아누레이트의 농도가 5중량%를 초과하는 경우에는 동박의 제조비용이 상승되어 비경제적이고, 0.001중량% 미만인 경우에는 동박과 절연기판과의 접착력이 충분치 않아서 바람직하지 못하다.
〈화학식 1〉
상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다.
화학식 1의 이소시아누레이트 화합물로는 특히 트리스-[3-(트리메톡시실릴)프로필]이소시아누레이트, 트리스-[3-(트리에톡시실릴)프로필]이소시아누레이트, 트리스-[3-(디메톡시실릴)프로필]이소시아누레이트, 트리스[-3-(메틸디메에톡시실릴)프로필]이소시아누레이트가 바람직하다.
상술한 표면처리막에는 이소시아누레이트 이외에 화학식 2의 비스트리알콕시실릴알칸 화합물을 더 부가하기도 한다. 이와 같이 비스트리알콕시실릴알칸 화합물을 이소시아누레이트와 병용하면, 방청효과가 향상됨은 물론이고 동박과 절연기판과의 접착력이 한층 더 개선된다.
〈화학식 2〉
(R'O)3Si(B)CSi(OR')3
상기식중, c는 1 내지 8의 정수이다. 그리고, B는 2가의 유기기(organic group)를 나타내는데, 구체적인 예로서 탄소수 1 내지 8의 알킬렌기, 페닐렌기과 같은 2가의 방향족기, 실록산 결합을 함유하고 있는 2가의 지방족기 또는 2가의 방향족 에스테르잔기가 있다. 그리고 R'은 탄소수 1 내지 8의 알킬기인데, 그중에서도 R'은 1 내지 4의 알킬기인 것이 바람직하다. 그 이유는 용해도와 가수분해면에서 이러한 화합물들이 유리하기 때문이다.
상기 화학식 2의 비스트리알콕시실릴알칸의 구체적인 예로서 비스트리메톡시실릴에탄 (CH3O)Si(CH2)2Si(OCH3)3, 비스트리메톡시실릴프로판 (CH3O)Si(CH2)3Si(OCH3)3, 비스트리메톡시실릴부탄 (CH3O)Si(CH2)4Si(OCH3)3, 비스트리메톡시실릴헥산 (CH3O)Si(CH2)6Si(OCH3)3, 비스트리메톡시실릴벤젠 (CH3O)SiPhSi(OCH3)3이 있다.
이러한 비스트리알콕시실릴알칸은 그 화합물 자체를 동박에 직접 코팅하여도 좋으나, 물, 에탄올, 메탄올, 메틸에틸케톤, 벤젠 등의 용매에 용해한 조성물을 코팅하는 것도 가능하다. 이 때 비스트리알콕시실릴알칸의 농도는 0.001 내지 5중량%, 특히 0.1 내지 1중량%인 것이 바람직하다. 여기에서 비스트리알콕시실릴알칸의 농도가 0.001중량% 미만인 경우에는 동박과 절연기판간의 접착력이 충분치 않고, 5중량%를 초과하는 경우에는 동박의 제조비용을 상승시켜 비경제적이므로 바람직하지 못하다.
이소시아누레이트 함유 및/또는 비스트리알콕시실릴알칸 함유 조성물의 코팅방법은 동박을 이소시아누레이트 및/또는 비스트리알콕시실릴알칸 함유 조성물에 침적시키는 방법, 이소시아누레이트 및/또는 비스트리알콕시실릴알칸 함유 조성물을 동박 표면에 스프레이하는 방법, 전기화학적인 도포방법 등이 가능한데, 스프레이 방법이 보다 간편한 방법이다.
상술한 방법에 따라 얻어진 동박은 고온, 고압 조건하에서 절연기판과 접착시키면 인쇄회로용 동장적층판이 완성된다. 여기에서 상기 동박은 그 두께가 9 내지 70㎛이 바람직하다. 여기에서 동박의 두께가 9㎛ 미만이면, 동박 자체 하중으로 인하여 주름이 발생함으로써 사용상의 문제점이 발생하고, 70㎛를 초과하는 경우에는 생산성이 저하되는 문제점이 있다.
이하, 본 발명을 하기 실시예를 들어 상세히 설명하기로 하되, 본 발명이 하기 실시예로만 한정되는 것은 아니다.
실시예 1
65℃로 조절되어 있는 황산구리(400g/l), 황산(100g/l)을 포함하는 도금욕을 이용하여 동박을 만들었다. 이 때 전류밀도는 100A/dm2으로, 그리고 염소 이온은 20ppm으로 유지하도록 조절하였다.
이렇게 얻어진 동박(두께: 35㎛)을 시안화나트륨(110g/l), 수산화나트륨(60g/l), 청화동 90g/l, 황화아연 5.3g/l을 포함하고 있는 확산 방지 처리 용액에 침적하여 동박 상부에 구리 이온 확산 방지막을 형성하였다. 이 때 확산 방지 처리 용액의 온도는 50℃, pH는 11.0-11.5. 전류밀도는 5A/dm2으로 유지하였다.
이어서, 구리 이온 확산 방지막이 형성된 동박을 수세 및 건조한 다음, 이 동박을 중크롬산나트륨 10g/l을 포함하고 있는 방청 처리 용액에 침적하여 방청막을 형성하였다. 여기에서 방청 처리 용액의 온도는 25℃, pH는 4.5. 전류밀도는 0.5A/dm2으로 유지하면서 방청처리를 2초동안 실시하였다.
이와 별도로, 트리스트리메톡시실릴프로필이소시아누레이트(위트코오스에스아이제, 상품명: Y11597)를 메탄올과 물의 혼합용매(60:40 중량비)에 0.2% 농도로 희석하여 결합 촉진 처리 용액을 제조하였다.
방청막이 형성된 동박을 수세 및 건조한 다음, 이 동박을 결합 촉진 처리 용액에 30초동안 침적한 다음, 110℃에서 5분동안 건조하였다.
이어서, 결합 촉진 처리된 동박을 에폭시 수지 함침 유리섬유 기재(ANSI grade CEM-1)에 175℃, 50kgf/㎠로 2시간동안 성형하여 인쇄회로용 동박을 완성하였다.
실시예 2
결합 촉진 용액이 트리스트리메톡시실릴프로필이소시아누레이트 0.1%와 비스트리메톡시실릴에탄(Aldrich사) 0.2%를 메탄올과 물의 혼합용매(60:40 중량비)에 용해하여 제조한 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 인쇄회로용 동박을 완성하였다.
비교예 1
방청막이 형성된 동박 상부에 결합 촉진 용액을 코팅하지 않은 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 인쇄회로용 동박을 완성하였다.
비교예 2
동박의 비광택면에 구리 이온 확산 방지막을 형성하기 이전에, 산화구리를 이용한 돌기상 처리공정을 실시한 후, 실시예 1과 동일한 방법에 따라 구리 이온 확산방지막과 방청막을 형성하였다.
이와 별도로, 3-글리시독시프로필트리메톡시실란(위트코오스에스아이제, 상품명: A187)를 물에 0.2% 농도로 희석하여 결합 촉진 처리 용액을 제조하였다.
이어서, 방청막이 형성된 동박을 수세 및 건조한 다음, 이 동박을 결합 촉진 처리 용액에 30초동안 침적한 다음, 110℃에서 5분동안 건조하였다.
그 후, 결합 촉진 처리된 동박을 에폭시 수지 함침 유리섬유 기재(ANSI grade CEM-1)에 175℃, 50kgf/㎠로 2시간동안 성형하여 인쇄회로용 동박을 완성하였다.
상기 실시예 1-2 및 비교예 1-2에 따라 제조된 인쇄회로용 동박의 성능을 다음과 같이 평가하였다.
1) 박리강도(kgf/㎠)
폭 1mm의 동박을 JIS C-6481에 준하여 측정한다.
2) 내염산성(염산처리후의 열화율)(%)
6N 염산 용액(25℃)에 1시간동안 침적한 다음, 침적 초기상태와 말기 상태의 박리강도 변화를 측정한다.
열화율(%)=(초기 상태의 박리강도-말기 상태의 박리강도)/(초기 상태의 박리강도)×100
3) 가열처리후의 박리강도(kgf/㎠)
열풍순환식 건조기에서 225℃, 80분동안 유지한 후의 박리강도를 측정한다.
4) 에칭성(에칭후 잔류물) 시험
염화구리 6.6g/l, 염산 69.4g/l 및 과산화수소 5g/l 수용액을 혼합하여 에칭액을 제조한다. 얻어진 에칭액의 온도를 30℃로 조절한 다음, 여기에 동박-에폭시 수지 함침 유리 섬유 기재 적층판을 4분동안 침적한다. 이어서, 상기 결과물을 수세하여 기재 표면의 구리 잔류물 유무를 관찰한다.
상기 실시예 1-2 및 비교예 1-2에 따라 제조된 인쇄회로용 동박의 박리강도, 염산처리후 열화율, 가열처리후 박리강도 및 에칭후 잔류물 유무를 측정하여 하기 표 1에 나타내었다.
구분 박리강도(kgf/㎠) 염산처리후 열화율(%) 가열처리후 박리강도(kgf/㎠) 에칭후 잔류물유무
실시예 1 1.80 5.2 1.24 없음
실시예 2 1.92 5.5 1.42 없음
비교예 1 0.78 25.0 0.66 없음
비교예 2 1.89 6.3 1.40 있음
상기 표 1로부터, 실시예 1 및 2에 따라 제조된 동장적층판은 비교예 1의 경우에 비하여 초기상태, 염산처리후 그리고 가열처리후 동박과 에폭시 수지 함침 유리섬유 기재와의 접착력이 매우 향상됨을 알 수 있었으며, 비교예 2에 따라 제조된 동박보다 에칭성이 향상됨을 확인할 수 있었다.
한편, 상기 실시예 및 비교예에 따라 제조된 인쇄회로용 동박을 전자현미경을 이용하여 그 표면 상태를 조사하였으며, 그 결과는 도 1 내지 4에 도시된 바와 같다.
도 1과 3은 비교예 2에 따라 제조된 동박의 표면과 단면에 대한 전자주사현미경 사진들이고, 도 2 및 4는 실시예 1 내지 3에 대한 것이다.
도 1을 참조하면, 동박 표면에 돌기상이 형성되어 있어서, 후에 절연기판과의 접착성이 양호하게 유지됨을 알 수 있었다.
반면, 실시예 1 내지 2에 따라 제조된 동박은 이러한 돌기상이 형성되어 있지 않음에도 불구하고, 절연기판과의 접착력이 상기 표 1에서 알 수 있는 바와 같이 비교예 1 및 2의 경우에 비하여 오히려 우수하였다. 또한, 비교예 2와 같이 돌기상에서 비롯된 잔류물로 인하여 인쇄회로용 기판의 절연특성이 저하되는 것도 효과적으로 방지할 수 있었다.
본 발명에 따른 인쇄회로용 동박은 절연기판과의 접착면에 돌기상 처리공정을 실시하지 않고서도 절연기판과의 접착력이 우수하다. 그리고 이러한 동박을 제조하는 과정은 종래의 경우에 비하여 단순화되어 생산성이 향상된다.
또한, 상술한 동박을 이용하여 인쇄회로 기판을 제조하면 에칭후 잔류물로 인하여 절연기판의 절연특성이 저하되는 것을 막을 수 있을 뿐만 아니라 에칭속도를 향상시킬 수 있게 된다. 그 결과, 인쇄회로 기판의 생산성을 향상시키는 동시에 인쇄회로 기판의 불량률을 현저하게 줄일 수 있다.

Claims (7)

  1. 동박의 비광택면에 돌기상 처리 없이 구리 이온 확산 방지막이 형성되어 있으며, 구리 이온 확산 방지막이 형성된 동박의 양면에 방청막이 형성되어 있으며, 이 방청막이 형성된 동박의 단면 또는 양면에 화학식 1의 이소시아누레이트 화합물을 포함하는 표면처리막이 형성되어 있는 것을 특징으로 하는 인쇄회로용 동박.
    〈화학식 1〉
    상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다.
  2. 제1항에 있어서, 상기 화학식 1의 이소시아누레이트 화합물이 트리스-[3-(트리메톡시실릴)프로필]이소시아누레이트, 트리스-[3-(트리에톡시실릴)프로필]이소시아누레이트, 트리스-[3-(디메톡시실릴)프로필]이소시아누레이트 또는 트리스[-3-(메틸디메에톡시실릴)프로필]이소시아누레이트인 것을 특징으로 하는 인쇄회로용 동박.
  3. 제1항에 있어서, 상기 표면처리막에 화학식 2의 비스트리알콕시실릴알칸이 더 포함되어 있는 것을 특징으로 하는 인쇄회로용 동박.
    〈화학식 2〉
    (R'O)3Si(B)CSi(OR')3
    상기식중, c는 1 내지 8이고, R'은 탄소수 1 내지 8의 알킬기이고, B는 2가의 유기기를 나타낸다.
  4. 제3항에 있어서, 상기 B는 탄소수 1 내지 8의 알킬렌기, 2가의 방향족기, 실록산결합을 함유하고 있는 2가의 지방족기 또는 2가의 방향족 에스테르잔기인 것을 특징으로 하는 인쇄회로용 동박.
  5. 제3항에 있어서, 상기 화학식 2의 비스트리알콕시실릴알칸이 비스트리메톡시실릴에탄, 비스트리메톡시실릴프로판, 비스트리메톡시실릴부탄, 비스트리메톡실릴헥산 또는 비스트리메톡시실릴벤젠인 것을 특징으로 하는 인쇄회로용 동박.
  6. (a) 동박의 비광택면 상부에 돌기상 처리 없이 구리 이온 확산 방지막을 형성하는 단계;
    (b) 구리 이온 확산 방지처리막이 형성된 동박을 수세 및 건조한 다음, 동박의 양면에 방청막을 형성하는 단계; 및
    (c) 방청막이 형성된 동박을 수세 및 건조한 다음, 이 동박의 단면 또는 양면에 화학식 1의 이소시아누레이트를 포함하는 조성물을 코팅하여 표면처리막을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로용 동박의 제조방법.
    〈화학식 1〉
    상기식중, A는 -(CH2)aSi(R)b(OR)3-b으로 표시되고, a는 1 내지 8이고, b는 0 내지 3이고, R은 탄소수 1 내지 8의 알킬기이다.
  7. 제6항에 있어서, 상기 (c) 단계의 이소시아누레이트 함유 조성물에 화학식 2의 비스트리알콕시실릴알칸이 더 부가되는 것을 특징으로 하는 인쇄회로용 동박의 제조방법.
    〈화학식 2〉
    (R'O)3Si(B)CSi(OR')3
    상기식중, c는 1 내지 8이고, R'은 탄소수 1 내지 8의 알킬기이고, B는 2가의 유기기를 나타낸다.
KR1019980053937A 1998-12-09 1998-12-09 인쇄회로용 동박 및 그 제조방법 KR100282065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980053937A KR100282065B1 (ko) 1998-12-09 1998-12-09 인쇄회로용 동박 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053937A KR100282065B1 (ko) 1998-12-09 1998-12-09 인쇄회로용 동박 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000038812A KR20000038812A (ko) 2000-07-05
KR100282065B1 true KR100282065B1 (ko) 2001-03-02

Family

ID=19562025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053937A KR100282065B1 (ko) 1998-12-09 1998-12-09 인쇄회로용 동박 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100282065B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101915283B1 (ko) 2012-08-02 2018-11-05 동우 화인켐 주식회사 방오성 코팅제 및 이를 이용한 방오성 피막
KR102519127B1 (ko) 2021-10-13 2023-04-10 테라신소재 주식회사 기판 접착용 표면처리제 조성물 및 이를 이용하여　다층 구조의 적층판을 제조하는 방법
KR20230052472A (ko) 2021-10-13 2023-04-20 테라신소재 주식회사 다층 구조의 동박 적층판의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117070945B (zh) * 2023-10-16 2024-02-06 瑞浦兰钧能源股份有限公司 一种铜箔及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101915283B1 (ko) 2012-08-02 2018-11-05 동우 화인켐 주식회사 방오성 코팅제 및 이를 이용한 방오성 피막
KR102519127B1 (ko) 2021-10-13 2023-04-10 테라신소재 주식회사 기판 접착용 표면처리제 조성물 및 이를 이용하여　다층 구조의 적층판을 제조하는 방법
KR20230052472A (ko) 2021-10-13 2023-04-20 테라신소재 주식회사 다층 구조의 동박 적층판의 제조방법

Also Published As

Publication number Publication date
KR20000038812A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US6248401B1 (en) Process for treating a metallic body with vapor-deposited treatment layer(s) and adhesion-promoting layer
JP5046927B2 (ja) 表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔
US4387006A (en) Method of treating the surface of the copper foil used in printed wire boards
US4810333A (en) Electroplating process
JP5024930B2 (ja) 表面処理銅箔、極薄プライマ樹脂層付表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔の製造方法
KR100389061B1 (ko) 전해 동박 제조용 전해액 및 이를 이용한 전해 동박 제조방법
US5071520A (en) Method of treating metal foil to improve peel strength
JP5663739B2 (ja) 銅の表面調整組成物および表面処理方法
KR100458259B1 (ko) 비시안화물황동도금욕및비시안화물황동도금욕을이용한황동층을갖는금속박의제조방법
US5098796A (en) Chromium-zinc anti-tarnish coating on copper foil
EP0903426B1 (en) Electrolytic process for applying a zinc-chromium stabilization layer
US5230932A (en) Chromium-zinc anti-tarnish coating for copper foil
KR19990013818A (ko) 동 및 동합금의 표면처리 방법
KR100282065B1 (ko) 인쇄회로용 동박 및 그 제조방법
KR100654737B1 (ko) 미세회로기판용 표면처리동박의 제조방법 및 그 동박
JP2004060052A (ja) Ｓｉ含有化成皮膜を有する錫系めっき鋼板の製造方法
KR930006103B1 (ko) 인쇄회로용 전해동박 및 그 제조방법
JP3564460B2 (ja) プリント配線板用銅箔及びその製造方法
JP3370316B2 (ja) プリント配線板用銅箔及びその表面処理方法
KR101102605B1 (ko) 표면처리 조성물 및 이를 이용한 전기주석도금강판의 표면 코팅방법
KR100336108B1 (ko) 다층 인쇄 회로용 내층 회로 기판 및 이의 표면처리 방법
KR930001934B1 (ko) 인쇄회로용 전해동박 및 그 제조방법
JPH05275817A (ja) 銅箔の製造方法
JP7366436B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
KR930010847B1 (ko) 인쇄회로용 전해동박

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee