KR100280534B1 - MOS transistor manufacturing method - Google Patents
MOS transistor manufacturing method Download PDFInfo
- Publication number
- KR100280534B1 KR100280534B1 KR1019980056921A KR19980056921A KR100280534B1 KR 100280534 B1 KR100280534 B1 KR 100280534B1 KR 1019980056921 A KR1019980056921 A KR 1019980056921A KR 19980056921 A KR19980056921 A KR 19980056921A KR 100280534 B1 KR100280534 B1 KR 100280534B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- high concentration
- mos transistor
- forming
- concentration source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 230000002265 prevention Effects 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- -1 nitrogen ions Chemical class 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000007796 conventional method Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 콘택홀 형성에 의해 손상된 고농도 소스 및 드레인에 불순물 이온을 주입하여 누설전류의 발생을 방지하는 과정에서 주입된 불순물 이온이 기판의 하부와 채널영역으로 확산되어, 숏채널효과 등이 발생하여 모스 트랜지스터의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트를 형성하고, 그 게이트측면에 측벽 형성과 이온주입공정을 통해 저농도 및 고농도 소스/드레인을 형성하는 단계와; 상기 모스 트랜지스터 구조가 형성된 기판의 상부전면에 산화막을 증착하고, 그 산화막에 콘택홀을 형성하여 상기 고농도 소스 및 드레인을 노출시킨 후, 상기 고농도 소스 및 드레인과 동일한 도전형의 불순물 이온을 이온주입하는 단계와; 상기 산화막에 형성한 콘택홀을 통해 상기 고농도 소스 및 드레인 각각에 연결되는 금속배선을 형성하는 단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 누설전류 방지를 목적으로 하는 불순물 이온을 주입한 후, 상기 노출된 고농도 소스 및 드레인의 하부영역에 비도전성 불순물 이온을 이온주입하여 확산방지층을 형성하는 단계를 더 포함하여 상기 누설전류 방지를 목적으로 주입된 이온이 열처리에 의해 기판의 하부 및 채널영역으로 확산되는 것을 방지함으로써, 모스 트랜지스터의 특성이 열화되는 것을 방지하는 효과가 있다.The present invention relates to a method of manufacturing a MOS transistor, in the conventional method of manufacturing a MOS transistor is impurity ions implanted in the process of preventing the generation of leakage current by implanting impurity ions into the high concentration source and drain damaged by contact hole formation of the lower portion of the substrate And the diffusion into the channel region, the short channel effect occurs, the characteristics of the MOS transistor deteriorated. In view of the above problems, the present invention includes forming a gate on the top of the substrate, and forming a low concentration and a high concentration source / drain through a sidewall formation and an ion implantation process on the gate side thereof; Depositing an oxide film on the upper surface of the substrate on which the MOS transistor structure is formed, forming a contact hole in the oxide film to expose the high concentration source and drain, and ion implanting impurity ions having the same conductivity type as the high concentration source and drain. Steps; In the MOS transistor manufacturing method comprising the step of forming a metal wiring connected to each of the high concentration source and drain through the contact hole formed in the oxide film, after implanting impurity ions for the purpose of preventing the leakage current, Implanting non-conductive impurity ions into the exposed lower concentration regions of the source and drain to form a diffusion barrier layer, wherein the implanted ions diffuse into the lower and channel regions of the substrate by heat treatment to prevent leakage current. This prevents the deterioration of the characteristics of the MOS transistor.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 금속배선 형성을 위한 콘택홀을 형성하여 모스 트랜지스터의 소스 및 드레인을 노출시킨 후, 그 소스 및 드레인의 하부영역에 질소이온을 이온주입하여 소스 및 드레인의 접합 누설전류를 방지하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a MOS transistor. In particular, a contact hole for forming a metal wiring is formed to expose a source and a drain of a MOS transistor, and ion ion implantation of nitrogen ions into a lower region of the source and drain causes a source and a drain. The present invention relates to a MOS transistor manufacturing method suitable for preventing a junction leakage current.
일반적으로, 모스 트랜지스터를 제조한 후, 금속배선 형성을 위해 그 모스 트랜지스터의 전면에 절연막을 증착하고, 그 절연막에 콘택홀을 형성하여 소스 및 드레인을 노출시키는 과정에서, 상기 소스 및 드레인에 손상을 주게 되며, 이에 따라 그 손상된 면에서 접합 누설전류(junction leakage current)가 발생하며, 이를 방지하기 위해 종래에는 상기 소스 및 드레인과 동일한 도전형의 불순물 이온을 다시 주입하였으며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Generally, after fabricating a MOS transistor, in order to expose the source and the drain by depositing an insulating film on the entire surface of the MOS transistor to form a metal wiring, forming a contact hole in the insulating film, damage to the source and drain As a result, a junction leakage current occurs at the damaged surface, and in order to prevent this, conventionally, impurity ions of the same conductivity type as the source and drain are re-injected. When described in detail with reference to the accompanying drawings as follows.
도1a 내지 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여, 소자형성영역을 정의하고, 그 기판(1)의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착하고, 패터닝하여 게이트(3)를 형성한 후, 불순물 이온을 주입하여 상기 게이트(3)의 측면 기판(1) 하부에 저농도 소스 및 드레인(4)을 형성하는 단계(도1a)와; 상기 게이트(3)와 저농도 소스 및 드레인(4)이 형성된 기판(1)의 상부에 질화막을 증착하고, 건식식각하여 게이트(3)의 측면에 측벽(5)을 형성한 후, 불순물 이온주입을 통해 상기 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성하는 단계(도1b)와; 상기 고농도 소스 및 드레인(6), 게이트(3) 및 측벽(5)의 상부전면에 산화막(7)을 증착하고, 사진식각공정을 통해 상기 산화막(7)에 콘택홀을 형성하여 상기 고농도 소스 및 드레인(6)을 노출시킨 다음, 상기 콘택홀이 형성된 산화막(7)을 이온주입마스크로 하는 이온주입공정으로 상기 고농도 소스 및 드레인과 동일한 도전형의 불순물 이온을 이온주입하는 단계(도1c)와; 상기 콘택홀이 형성된 산화막(7)의 상부에 금속을 증착하고 패터닝하여 금속배선(8)을 형성하는 단계(도1d)로 구성된다.1A to 1D are cross-sectional views of a manufacturing process of a conventional MOS transistor. As shown therein, a field oxide film 2 is formed on a substrate 1 to define an element formation region, and an upper portion of the substrate 1 is formed. After depositing and patterning a gate oxide film and polycrystalline silicon in sequence, and forming a gate 3, implanting impurity ions to form a low concentration source and drain 4 under the side substrate 1 of the gate 3. Step (Fig. 1A); After depositing a nitride film on the substrate 1 on which the gate 3 and the low concentration source and drain 4 are formed, and dry etching, the sidewall 5 is formed on the side of the gate 3, and then impurity ion implantation is performed. Forming a high concentration source and drain (6) under the side substrate (1) of the sidewall (5) through (Fig. 1B); Depositing an oxide film 7 on the upper surfaces of the high concentration source and drain 6, the gate 3, and the sidewalls 5, and forming a contact hole in the oxide layer 7 through a photolithography process. Exposing the drain 6 and then implanting impurity ions of the same conductivity type as the high concentration source and the drain by an ion implantation process using the oxide film 7 having the contact hole as an ion implantation mask (FIG. 1C); ; And depositing and patterning a metal on the oxide film 7 having the contact hole formed thereon to form a metal wiring 8 (FIG. 1D).
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing the conventional MOS transistor as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)에 사진식각공정을 통해 트랜치구조를 형성하고, 그 트랜치구조가 형성된 기판(1)의 상부전면에 산화막을 증착하고, 평탄화하여 상기 트랜치내에 위치하는 필드산화막(2)을 형성한다.First, as shown in FIG. 1A, a trench structure is formed on the substrate 1 through a photolithography process, an oxide film is deposited on the upper surface of the substrate 1 on which the trench structure is formed, and planarized to be positioned in the trench. The field oxide film 2 is formed.
그 다음, 상기 필드산화막(2)이 형성된 기판(1)의 상부전면에 게이트산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 상기 기판(1)의 중앙상부에 위치하는 게이트(3)를 형성한다.Next, a gate oxide film and polysilicon are sequentially deposited on the upper surface of the substrate 1 on which the field oxide film 2 is formed, and patterned by a photolithography process to form a gate positioned on the center of the substrate 1. 3) form.
그 다음, 상기 게이트(3)를 이온주입 마스크로 사용하는 불순물 이온주입공정으로 상기 게이트(3)의 측면 기판(1) 하부에 불순물 이온을 이온주입하여 저농도 소스 및 드레인(4)을 형성한다.Next, in the impurity ion implantation process using the gate 3 as an ion implantation mask, impurity ions are implanted under the side substrate 1 of the gate 3 to form a low concentration source and drain 4.
그 다음, 도1b에 도시한 바와 같이 상기 저농도 소스 및 드레인(4)과 게이트(3)가 형성된 기판(1)의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트(3)의 측면에 측벽(5)을 형성한다.Next, as illustrated in FIG. 1B, a nitride film is deposited on the upper surface of the substrate 1 on which the low concentration source and drain 4 and the gate 3 are formed, and the nitride film is dry-etched to dry the nitride film. The side wall 5 is formed on the side.
그 다음, 불순물 이온주입공정을 통해 상기 측벽(5)의 측면 기판(1) 하부에 불순물 이온을 고농도로 주입하여 고농도 소스 및 드레인(6)을 형성한다.Then, a high concentration source and drain 6 are formed by implanting high concentration of impurity ions into the lower portion of the side substrate 1 of the sidewall 5 through an impurity ion implantation process.
그 다음, 도1c에 도시한 바와 같이 상기의 구조 상부전면에 산화막(7)을 증착하고, 그 산화막(7)의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 산화막(7)의 일부를 노출시키는 패턴을 형성하고, 그 노출된 산화막(7)을 식각하여 그 하부의 고농도 소스 및 드레인(6)을 노출시키는 콘택홀을 형성한다. 이때, 상기 콘택홀의 형성과정에서, 상기 노출되는 고농도 소스 및 드레인(6)의 상부일부영역에 손상을 주게 되어, 금속배선을 형성할 때 그 금속배선과 고농도 소스 및 드레인(6)의 계면에서 접합 누설전류가 발행하게 된다.Then, as shown in Fig. 1C, an oxide film 7 is deposited on the entire upper surface of the structure, a photoresist is applied on the oxide film 7, exposed and developed to expose a portion of the oxide film 7. A pattern for exposing is formed, and the exposed oxide film 7 is etched to form contact holes for exposing the high concentration source and drain 6 thereunder. At this time, in the process of forming the contact hole, damage to the upper part of the exposed high concentration source and drain (6), when the metal wiring is formed at the interface between the metal wiring and the high concentration source and drain (6) Leakage current will be issued.
그 다음, 상기 누설전류의 발생을 방지하기 위해 상기 콘택홀을 통해 노출된 고농도 소스 및 드레인(6)에, 상기 고농도 소스 및 드레인(6)의 도전형과 동일한 불순물 이온을 이온주입한다.Then, in order to prevent generation of the leakage current, ion implanted with the same impurity ions of the high concentration source and drain 6 into the high concentration source and drain 6 exposed through the contact hole.
이와 같이 불순물 이온을 이온주입한 후, 주입된 이온을 활성화시키기 위해 열처리 공정을 거치며, 이때 주입된 이온들이 기판(1)의 하부 및 측면으로 확산되어, 모스 트랜지스터의 채널길이가 짧아져 숏채널효과(short channel effect)가 발생하게 된다.After implanting the impurity ions as described above, a heat treatment process is performed to activate the implanted ions. At this time, the implanted ions diffuse to the lower and side surfaces of the substrate 1, so that the channel length of the MOS transistor is shortened. (short channel effect) will occur.
그 다음, 도1d에 도시한 바와 같이 상기 콘택홀이 형성된 산화막(7)의 상부전면에 금속을 증착하고, 사진식각공정을 통해 패터닝하여 상기 고농도 소스 및 드레인(6)에 각각 접속되는 금속배선(8)을 형성하게 된다.Next, as shown in FIG. 1D, metal is deposited on the upper surface of the oxide film 7 in which the contact hole is formed, and is patterned through a photolithography process to be connected to the high concentration source and drain 6, respectively. 8).
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 금속배선의 형성을 위한 콘택홀 형성시 고농도 소스 및 드레인의 상부에 손상을 주어 접합누설전류가 발생하는 것을 방지하기 위해, 상기 고농도 소스 및 드레인에 그 고농도 소스 및 드레인과 동일한 도전형의 불순물 이온을 주입하였으나, 이온주입후 열처리하는 과정에서 주입된 이온들이 기판의 하부측과 채널영역측으로 확산되어 모스 트랜지스터의 특성이 열화되는 문제점이 있었다.As described above, the conventional method of manufacturing a MOS transistor has a high concentration source in the high concentration source and the drain to prevent the junction leakage current from occurring by damaging the high concentration source and the drain at the time of forming the contact hole for forming the metal wiring. And impurity ions of the same conductivity type as the drain, but the implanted ions are diffused to the lower side and the channel region of the substrate during the heat treatment after ion implantation, thereby degrading the characteristics of the MOS transistor.
이와 같은 문제점을 감안한 본 발명은 접합누설전류의 발생을 방지하기 위해 불순물 이온을 주입한 후, 열처리하여도 그 주입된 이온이 확산되는 것을 방지할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a MOS transistor manufacturing method capable of preventing diffusion of the implanted ions even after heat treatment after implanting impurity ions to prevent the generation of junction leakage current. .
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도.1A to 1D are cross-sectional views of a conventional MOS transistor manufacturing process.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도.2A to 2D are cross-sectional views of a MOS transistor manufacturing process of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:필드산화막1: Substrate 2: Field Oxide
3:게이트 4:저농도 소스 및 드레인3: gate 4: low concentration source and drain
5:측벽 6:고농도 소스 및 드레인5: sidewall 6: high concentration source and drain
7:산화막 8:금속배선7: oxide film 8: metal wiring
9:확산방지층9: Diffusion prevention layer
상기와 같은 목적은 기판의 상부에 게이트를 형성하고, 그 게이트측면에 측벽 형성과 이온주입공정을 통해 저농도 및 고농도 소스/드레인을 형성하는 모스 트랜지스터 구조형성단계와; 상기 모스 트랜지스터 구조가 형성된 기판의 상부전면에 산화막을 증착하고, 그 산화막에 콘택홀을 형성하여 상기 고농도 소스 및 드레인을 노출시킨 후, 상기 고농도 소스 및 드레인과 동일한 도전형의 불순물 이온을 이온주입하는 누설전류 방지단계와; 상기 산화막에 형성한 콘택홀을 통해 상기 고농도 소스 및 드레인 각각에 연결되는 금속배선을 형성하는 금속배선 형성단계를 포함하는 모스 트랜지스터 제조방법에 있어서, 상기 누설전류 방지단계에서 불순물 이온을 주입한 후, 상기 노출된 고농도 소스 및 드레인의 하부영역에 비도전성 불순물 이온을 이온주입하여 확산방지층을 형성하는 확산방지층 형성단계를 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to form a MOS transistor structure to form a gate on the upper portion of the substrate, and to form a low concentration and high concentration source / drain through the sidewall formation and ion implantation process on the gate side; Depositing an oxide film on the upper surface of the substrate on which the MOS transistor structure is formed, forming a contact hole in the oxide film to expose the high concentration source and drain, and ion implanting impurity ions having the same conductivity type as the high concentration source and drain. Leakage current prevention step; In the manufacturing method of the MOS transistor comprising a metal wiring forming step of forming a metal wiring connected to each of the high concentration source and drain through the contact hole formed in the oxide film, after implanting impurity ions in the leakage current prevention step, A diffusion barrier layer forming step of forming a diffusion barrier layer by implanting non-conductive impurity ions into the exposed regions of the high concentration source and drain is achieved by further comprising a method of manufacturing a MOS transistor according to the present invention. When described in detail with reference to as follows.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 필드산화막(2)으로 소자형성영역이 정의된 기판(1)의 상부중앙에 게이트(3)를 형성하고, 불순물 이온주입을 통해 상기 게이트(3) 측면 기판(1) 하부에 저농도 소스 및 드레인(4)을 형성하고, 상기 기판(1)의 측면에 측벽(5)을 형성한 후, 불순물 이온주입을 통해 상기 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성하는 단계(도2a)와; 상기의 구조 상부전면에 산화막(7)을 증착하고, 사진식각공정을 통해 상기 산화막(7)에 콘택홀을 형성하여, 상기 고농도 소스 및 드레인(6)의 상부일부를 노출시킨 후, 그 노출된 고농도 소스 및 드레인(6)에 고농도 소스 및 드레인(6)과 동일한 도전형의 불순물이온을 이온주입하는 단계(도2b)와; 상기 산화막(7)을 이온주입마스크로 하는 이온주입공정으로 상기 고농도 소스 및 드레인(6)의 하부영역에 질소이온을 이온주입하여 확산방지층(9)을 형성하는 단계(도2c)와; 상기의 구조를 열처리 하여 상기 주입된 고농도 소스 및 드레인(6)과 동일한 도전형의 불순물 이온을 활성화하고, 상기 산화막(7)의 상부전면에 금속을 증착하고, 패턴을 형성하여 상기 고농도 소스 및 드레인(6) 각각에 연결되는 금속배선(8)을 형성하는 단계(도2d)로 구성된다.2A to 2D are cross-sectional views of a MOS transistor fabrication process of the present invention, in which a gate 3 is formed in an upper center of a substrate 1 in which an element formation region is defined as a field oxide film 2, and impurities are formed. A low concentration source and a drain 4 are formed below the substrate 1 on the side of the gate 3 through ion implantation, and a sidewall 5 is formed on the side of the substrate 1. Forming a high concentration source and drain 6 under the side substrate 1 of the side wall 5 (FIG. 2A); The oxide film 7 is deposited on the upper surface of the structure, and a contact hole is formed in the oxide film 7 through a photolithography process to expose a portion of the high concentration source and drain 6, and then the exposed portion. Ion implanting impurity ions of the same conductivity type as the high concentration source and drain 6 into the high concentration source and drain 6 (FIG. 2B); Forming a diffusion barrier layer 9 by ion implanting nitrogen ions into the lower region of the high concentration source and drain 6 in an ion implantation process using the oxide film 7 as an ion implantation mask (FIG. 2C); Heat-treating the structure to activate impurity ions of the same conductivity type as the implanted high concentration source and drain 6, depositing metal on the upper surface of the oxide film 7, and forming a pattern to form the high concentration source and drain (6) forming a metal wiring 8 connected to each (Fig. 2D).
이하, 상기와 같이 구성된 본 발명을 좀 더 상세히 설명한다.Hereinafter, the present invention configured as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 사진식각공정을 통해 기판(1)에 트랜치구조를 형성하고, 그 트랜치구조가 형성된 기판(1)의 상부전면에 산화막을 증착하고 평탄화하여 상기 트랜치구조 내에 위치하는 필드산화막(2)을 형성한다.First, as shown in FIG. 2A, a trench structure is formed on the substrate 1 through a photolithography process, an oxide film is deposited on the upper surface of the substrate 1 on which the trench structure is formed, and planarized to be positioned in the trench structure. The field oxide film 2 is formed.
그 다음, 상기 필드산화막(2)이 형성된 기판(1)의 상부전면에 게이트산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 상기 기판(1)의 중앙상부에 위치하는 게이트(3)를 형성하고, 그 게이트(3)의 측면 기판(1)에 불순물 이온을 주입하여 저농도 소스 및 드레인(4)을 형성한다.Next, a gate oxide film and polysilicon are sequentially deposited on the upper surface of the substrate 1 on which the field oxide film 2 is formed, and patterned by a photolithography process to form a gate positioned on the center of the substrate 1. 3) and impurity ions are implanted into the side substrate 1 of the gate 3 to form the low concentration source and drain 4.
그 다음, 상기 저농도 소스 및 드레인(4)과 게이트(3)가 형성된 기판(1)의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트(3)의 측면에 측벽(5)을 형성하고 불순물 이온주입을 통해 상기 측벽(5)의 측면 기판(1) 하부에 고농도 소스 및 드레인(6)을 형성한다.Next, a nitride film is deposited on the upper surface of the substrate 1 on which the low concentration source and drain 4 and the gate 3 are formed, and the nitride film is dry-etched to form sidewalls 5 on the side surfaces of the gate 3. And a high concentration source and drain 6 are formed below the side substrate 1 of the sidewall 5 through impurity ion implantation.
그 다음, 도2b에 도시한 바와 같이 상기의 구조 상부전면에 산화막(7)을 증착한 후, 그 산화막(7)의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 산화막(7)의 일부를 노출시키는 패턴을 형성하고, 그 노출된 산화막(7)을 식각하여 그 하부의 고농도 소스 및 드레인(6)을 노출시키는 콘택홀을 형성한다. 이때 역시 종래와 동일하게 고농도 소스 및 드레인(6)의 상부일부영역에 손상을 주게 되어, 금속배선을 형성할 때 그 금속배선과 고농도 소스 및 드레인(6)의 계면에서 접합 누설전류가 발행하게 되며, 이를 방지하기 위해 고농도 소스 및 드레인(6)과 동일한 도전형의 불순물 이온을 이온주입한다.Then, as shown in Fig. 2B, an oxide film 7 is deposited on the entire upper surface of the structure, and then a photoresist is applied on the oxide film 7, and exposed and developed to a part of the oxide film 7. The exposed oxide film 7 is etched to form a contact hole that exposes the high concentration source and drain 6 under the exposed oxide film 7. At this time, too, as in the prior art, damage to the upper portion of the high concentration source and drain 6, when forming a metal wiring junction leakage current is generated at the interface between the metal wiring and the high concentration source and drain (6). In order to prevent this, ion implantation of impurity ions of the same conductivity type as the high concentration source and drain 6 is carried out.
그 다음, 도2c에 도시한 바와 같이 상기 콘택홀이 형성된 산화막(7)을 이온주입 마스크로 하는 이온주입공정으로, 상기 노출된 고농도 소스 및 드레인(6)의 하부영역에 질소이온을 이온주입하여, 이후의 열처리공정으로 상기 접합 누설전류를 방지하기 위해 주입된 이온을 활성화하는 과정에서 그 이온이 기판(1)의 하부측과 게이트(3)의 하부측인 채널영역으로 확산되는 것을 방지하는 확산방지층(9)을 형성한다.Next, as shown in FIG. 2C, in the ion implantation process using the oxide film 7 having the contact hole as an ion implantation mask, nitrogen ions are implanted into the exposed region of the high concentration source and drain 6. And diffusion to prevent diffusion of ions into the channel region, which is the lower side of the substrate 1 and the lower side of the gate 3, in the process of activating the implanted ions to prevent the junction leakage current by a subsequent heat treatment process. The prevention layer 9 is formed.
그 다음, 도2d에 도시한 바와 같이 산화막(7)의 상부전면에 금속을 증착하고, 그 금속의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 패턴을 형성한 후, 노출된 금속을 식각하여 상기 콘택홀을 통해 각각 고농도 소스와 고농도 드레인(6)에 접속되는 금속배선(8)을 형성하게 된다.Next, as shown in FIG. 2D, a metal is deposited on the upper surface of the oxide film 7, a photoresist is applied on the metal, exposed and developed to form a pattern, and the exposed metal is etched. Metal contacts 8 connected to the high concentration source and the high concentration drain 6 are formed through the contact holes, respectively.
상기한 바와 같이 본 발명은 금속배선 형성을 위한 콘택홀 형성과정에서 소스 및 드레인의 상부에 손상을 주게 되고, 이에 따라 접합 누설전류가 발생하는 것을 방지하는 이온주입공정 후에, 상기 주입된 이온이 열처리에 의해 기판의 하부 및 채널영역으로 확산되는 것을 방지함으로써, 모스 트랜지스터의 특성이 열화되는 것을 방지하는 효과가 있다.As described above, the present invention damages the upper portions of the source and the drain in the process of forming the contact hole for forming the metal wiring, and thus the implanted ions are heat treated after the ion implantation process to prevent the junction leakage current from occurring. By preventing diffusion into the lower portion and the channel region of the substrate, there is an effect of preventing the deterioration of the characteristics of the MOS transistor.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056921A KR100280534B1 (en) | 1998-12-21 | 1998-12-21 | MOS transistor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056921A KR100280534B1 (en) | 1998-12-21 | 1998-12-21 | MOS transistor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041138A KR20000041138A (en) | 2000-07-15 |
| KR100280534B1 true KR100280534B1 (en) | 2001-02-01 |
Family
ID=19564374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056921A KR100280534B1 (en) | 1998-12-21 | 1998-12-21 | MOS transistor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280534B1 (en) |
-
1998
- 1998-12-21 KR KR1019980056921A patent/KR100280534B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041138A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592705B1 (en) | Method for fabricating self-alinged bipolar transistor | |
| KR19980077523A (en) | Manufacturing method of semiconductor device | |
| KR100280534B1 (en) | MOS transistor manufacturing method | |
| KR100273296B1 (en) | Method for fabricating mos transistor | |
| KR100873356B1 (en) | Method for forming the high voltage transistor | |
| KR100198676B1 (en) | Transistor of semiconductor device and method of manufacturing the same | |
| KR100273297B1 (en) | Method for fabricating mos transistor | |
| KR100929422B1 (en) | Manufacturing method of semiconductor device | |
| KR100319601B1 (en) | Electrostatic discharge prevention transistor and its manufacturing method | |
| KR100215871B1 (en) | Method for fabricating semiconductor device | |
| KR100273321B1 (en) | Semiconductor device manufacturing method | |
| KR20010045138A (en) | Manufacturing method for semiconductor device | |
| KR100307538B1 (en) | Manufacturing method for mos transistor | |
| KR100567047B1 (en) | Menufacturing method for mos transistor | |
| KR100313513B1 (en) | Manufacturing method for contact hole in semiconductor device | |
| KR100327659B1 (en) | Transistor Formation Method of Semiconductor Device | |
| KR100273299B1 (en) | Method for fabricating mos transistor | |
| KR100364794B1 (en) | Method for fabricating of semiconductor device | |
| KR100215836B1 (en) | Fabrication process of semiconductor device | |
| KR20000040143A (en) | Method for manufacturing mos transistor | |
| KR20010038754A (en) | Manufacturing method for mos transistor | |
| KR20000051805A (en) | Manufacturing method for semiconductor memory | |
| KR19990010370A (en) | Method for forming via contact hole in semiconductor device | |
| KR19990024787A (en) | Structure and Manufacturing Method of Semiconductor Device | |
| KR19980046271A (en) | Manufacturing method of transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |