KR100273296B1 - Method for fabricating mos transistor - Google Patents
Method for fabricating mos transistor Download PDFInfo
- Publication number
- KR100273296B1 KR100273296B1 KR1019980037004A KR19980037004A KR100273296B1 KR 100273296 B1 KR100273296 B1 KR 100273296B1 KR 1019980037004 A KR1019980037004 A KR 1019980037004A KR 19980037004 A KR19980037004 A KR 19980037004A KR 100273296 B1 KR100273296 B1 KR 100273296B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- well
- trench structure
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 20
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- -1 boron ions Chemical class 0.000 claims 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- UYDPQDSKEDUNKV-UHFFFAOYSA-N phosphanylidynetungsten Chemical compound [W]#P UYDPQDSKEDUNKV-UHFFFAOYSA-N 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 소자의 미세화에 따라 단채널효과가 발생하여 집적도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 액티브영역이 정의된 기판에 불순물 이온주입을 통해 특정형의 웰을 형성하는 웰형성단계와; 상기 웰의 상부중앙부에 트랜치구조를 형성하고, 그 트랜치구조의 내측면 및 저면에 게이트산화막을 증착하고, 그 트랜치구조 측면에 형성된 게이트산화막의 측면에 산화막측벽을 형성하는 게이트산화막 형성단계와; 상기 게이트산화막의 상부에 게이트전극패턴을 형성하는 게이트형성단계와; 상기 게이트전극패턴의 측면 웰에 저농도 불순물 이온주입과 고농도 불순물 이온주입을 통해 표면으로부터 그 하부측으로 소정깊이로 고농도 소스 및 드레인과 그 고농도 소스 및 드레인의 저면으로부터 상기 트랜치구조의 저면의 깊이까지 위치하는 저농도 소스 및 드레인을 형성하는 엘디디구조 형성단계를 포함하여 저농도 소스 및 드레인의 확산을 방지하여 채널영역의 감소를 방지함으로써, 단채널효과의 발생을 막을 수 있으며 이로인해 집적도가 향상되는 효과가 있다.The present invention relates to a MOS transistor manufacturing method, the conventional MOS transistor manufacturing method has a problem that the integration degree is reduced due to the short channel effect occurs according to the miniaturization of the device. In view of the above problems, the present invention includes a well forming step of forming a well of a specific type by implanting impurity ions into a substrate in which an active region is defined; Forming a trench structure in an upper center portion of the well, depositing a gate oxide film on an inner side surface and a bottom surface of the trench structure, and forming an oxide film side wall on a side surface of the gate oxide film formed on the side of the trench structure; A gate forming step of forming a gate electrode pattern on the gate oxide film; A high concentration source and drain and a bottom surface of the high concentration source and drain from the bottom of the trench structure to a predetermined depth from the surface through the low concentration impurity ion implantation and high concentration impurity ion implantation into the side well of the gate electrode pattern Including an LED structure forming step of forming a low concentration source and drain to prevent the diffusion of the low concentration source and drain to prevent the reduction of the channel region, it is possible to prevent the occurrence of a short channel effect, thereby improving the degree of integration .
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 공정단계를 단순화 하고, 0.25
일반적으로, 모스 트랜지스터는 게이트, 고농도 및 저농도 소스/드레인을 포함하여 구성되며, 그 저농도 소스 및 드레인의 확산에 의한 단채널효과로 인해 0.3
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 소자가 형성될 액티브영역을 정의하고, 그 액티브영역의 상부에 버퍼산화막(3)을 증착한 후, 불순물 이온주입을 통해 특정 형의 웰(4)을 형성하는 단계(도1a)와; 상기 버퍼산화막(3)을 제거하고, 상기 웰(4)과 필드산화막(2)의 상부전면에 게이트산화막(5), 다결정실리콘(6), 텅스텐실리사이드(7), 질화막(8)을 순차적으로 증착하는 단계(도1b)와; 사진식각공정을 통해 상기 증착된 질화막(8), 텅스텐실리사이드(7) 및 다결정실리콘(6)을 패터닝하여 상기 웰(4)의 중앙상부에 위치하는 게이트전극, 접속층, 절연층을 형성한 후, 그 사진식각공정으로 노출된 게이트산화막(5)을 이온주입 버퍼로 사용하는 저농도 이온주입공정으로, 상기 웰(4)에 불순물 이온을 이온주입하여 저농도 소스 및 드레인(9)을 형성하는 단계(도1c)와; 상기 잔존하는 다결정실리콘(6), 텅스텐실리사이드(7), 질화막(8)의 측면에 질화막측벽(10)을 형성하고, 그 질화막측벽(10)과 상기 질화막(8)을 이온주입 마스크로 사용하는 이온주입공정으로 상기 웰(4)에 고농도 소스 및 드레인(11)을 형성하는 단계(도1d)를 포함하여 구성된다.1A to 1D are cross-sectional views of a conventional MOS transistor fabrication process. As shown in the drawing, a field oxide film 2 is formed on a substrate 1 to define an active region in which an element is to be formed, and an upper portion of the active region. Depositing a buffer oxide film 3 on the substrate, and forming a well 4 of a specific type through impurity ion implantation (FIG. 1A); The buffer oxide film 3 is removed, and the gate oxide film 5, the polycrystalline silicon 6, the tungsten silicide 7, and the nitride film 8 are sequentially formed on the upper surfaces of the wells 4 and the field oxide films 2. Depositing (FIG. 1B); After patterning the deposited nitride film 8, tungsten silicide (7) and polycrystalline silicon (6) through a photolithography process to form a gate electrode, a connection layer, an insulating layer located on the center of the well (4) In the low concentration ion implantation process using the gate oxide film 5 exposed by the photolithography process as an ion implantation buffer, implanting impurity ions into the well 4 to form a low concentration source and drain 9 ( 1c); A nitride film side wall 10 is formed on side surfaces of the remaining polysilicon 6, tungsten silicide 7, and nitride film 8, and the nitride film side wall 10 and the nitride film 8 are used as an ion implantation mask. And forming a highly concentrated source and drain 11 in the well 4 by an ion implantation process (FIG. 1D).
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, the conventional MOS transistor manufacturing method configured as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 피형 실리콘 기판(1)의 상부 일부에 필드산화막(2)을 증착하여 모스 트랜지스터가 제조될 액티브영역을 정의하고, 그 모스 트랜지스터를 전기적으로 분리시킨다.First, as shown in FIG. 1A, a field oxide film 2 is deposited on an upper portion of the silicon substrate 1 to define an active region in which a MOS transistor is to be manufactured, and the MOS transistor is electrically separated.
그 다음, 상기 피형 실리콘 기판(1)의 상부에 버퍼산화막(3)을 약 100
그 다음, 도1b에 도시한 바와 같이 상기 버퍼산화막(3)을 제거하여, 그 하부의 피형 웰(4)을 노출시킨 다음, 그 피형 웰(4)과 필드산화막(2)의 상부전면에 게이트산화막(5)을 70
또한, 계속해서 상기 텅스텐실리사이드(7)의 상부에 질화막(8)을 증착한다. 이때, 질화막(8)과 텅스텐실리사이드(7)의 구조적인 차이에 의해 그 텅스텐실리사이드(7)에 손상이 발생하지 않도록 고온저압산화막(7')을 증착한 후, 그 질화막(8)을 1500
그 다음, 도1c에 도시한 바와 같이 상기 증착된 질화막(8)의 상부에 포토레지스트(도면미도시)를 도포, 노광 및 현상하여 패턴을 형성하고, 그 패턴이 형성된 포토레지스트를 식각마스크로 하는 식각공정으로, 상기 증착된 질화막(8), 고온저압산화막(7'), 텅스텐실리사이드(7), 다결정실리콘(6)을 순차적으로 식각하여 상기 웰(4)의 상부중앙에 위치하는 패턴을 형성한다.Then, as shown in FIG. 1C, a photoresist (not shown) is applied, exposed, and developed on the deposited nitride film 8 to form a pattern, and the photoresist on which the pattern is formed is used as an etching mask. In the etching process, the deposited nitride film 8, the high temperature low pressure oxide film 7 ', the tungsten silicide 7, and the polysilicon 6 are sequentially etched to form a pattern located at the upper center of the well 4 do.
그 다음, 상기 질화막(8)을 이온주입 마스크, 상기 게이트산화막(5)을 이온주입버퍼로 사용하는 이온주입공정으로 불순물 이온을 상기 웰(4)에 주입하여 저농도 소스 및 드레인(9)을 형성한다. 이때 이온주입공정은 상기 웰(4)의 성분인 붕소(B)와는 다른 형인 인(P)을 20KeV의 에너지로, 5.0E13/cm2의 양만큼 주입한다.Then, an ion implantation process using the nitride film 8 as an ion implantation mask and the gate oxide film 5 as an ion implantation buffer to implant impurity ions into the well 4 to form a low concentration source and drain 9. do. In this case, the ion implantation process injects phosphorus (P), which is a different form from boron (B), as a component of the well 4 at an energy of 20 KeV, by 5.0E13 / cm 2 .
그 다음, 도1d에 도시한 바와 같이 상기 저농도 소스 및 드레인(9)과 다결정실리콘(6), 텅스텐실리사이드(7), 질화막(8) 적층구조가 형성된 웰(4)의 상부전면에 질화막을 증착하고 건식식각하여 상기 다결정실리콘(6), 텅스텐실리사이드(7), 고온저압산화막(7'), 질화막(8) 적층구조의 측면에 질화막 측벽(10)을 형성한다.Next, as shown in FIG. 1D, a nitride film is deposited on the upper surface of the well 4 on which the low concentration source and drain 9, the polycrystalline silicon 6, the tungsten silicide 7, and the nitride film 8 are laminated. Dry etching is performed to form nitride film sidewalls 10 on the side surfaces of the polycrystalline silicon 6, tungsten silicide 7, high temperature low pressure oxide film 7 ', and nitride film 8 stacked structure.
그 다음, 상기 질화막(8)과 질화막 측벽(10)을 이온주입마스크로, 상기 게이트산화막(5)을 이온주입버퍼로 사용하는 이온주입공정으로 고농도 엔형 불순물 이온을 이온주입하여 고농도 소스 및 드레인(11)을 형성한다. 이때 주입되는 이온은 비소(As)이며, 이온주입에너지는 50KeV, 주입되는 양은 2.0E15/cm2개로 한다.Next, an ion implantation process using the nitride film 8 and the nitride film sidewall 10 as an ion implantation mask and the gate oxide film 5 as an ion implantation buffer is performed to ion implant a high concentration of en-type impurity ions to form a high concentration source and drain ( 11) form. At this time, the implanted ion is arsenic (As), the ion implantation energy is 50KeV, the amount of implantation is 2.0E15 / cm 2 pieces.
이후의 공정에서는 평탄화막의 증착과, 그 평탄화막에 콘택홀을 형성하고, 그 콘택홀을 통해 상기 고농도 소스 및 드레인(11)에 접속되는 배선을 형성하게 된다.In the subsequent steps, the planarization film is deposited, and contact holes are formed in the planarization film, and wirings connected to the high concentration source and drain 11 are formed through the contact holes.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 반도체 소자가 미세화됨에 따라 그 게이트의 크기가 줄어들게 되면, 알려진 바와 같이 단채널효과(short channel effect)의 발생으로 소자의 특성이 열화되는 문제점과 아울러 두 번의 선택적 이온주입을 통해 엘디디(lightly doped drain) 구조를 형성하기 위해 게이트의 측면에 질화막 측벽을 형성하는 과정이 필요하여 제조비용이 증가하는 문제점이 있었다.As described above, in the conventional method of manufacturing a MOS transistor, when the size of the gate is reduced as the semiconductor device is miniaturized, it is known that the characteristics of the device deteriorate due to the occurrence of a short channel effect, as well as two selective methods. In order to form a lightly doped drain structure through ion implantation, a process of forming a nitride film sidewall on the side of the gate is required, thereby increasing manufacturing costs.
이와 같은 문제점을 감안한 본 발명은 채널영역을 입체적으로 형성하여 소자의 미세화에도 일정값 이상의 채널길이를 유지하며, 공정단계를 줄일 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a MOS transistor manufacturing method capable of forming a channel region in three dimensions to maintain a channel length of a predetermined value or more even in miniaturization of a device and to reduce process steps.
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도.1A to 1D are cross-sectional views of a conventional MOS transistor manufacturing process.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도.2A to 2D are cross-sectional views of a MOS transistor manufacturing process of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
21:기판 22:필드산화막21: substrate 22: field oxide film
23:버퍼산화막 24:웰23: buffer oxide film 24: well
25:질화막 26:게이트산화막25: nitride film 26: gate oxide film
27:산화막측벽 28:다결정실리콘27: oxide film side wall 28: polycrystalline silicon
29:텅스텐실리사이드 30:고온저압산화막29: tungsten silicide 30: high temperature low pressure oxide film
31:고농도 소스 및 드레인 32:저농도 소스 및 드레인31: high concentration source and drain 32: low concentration source and drain
상기와 같은 목적은 액티브영역이 정의된 기판에 불순물 이온주입을 통해 특정형의 웰을 형성하는 웰형성단계와; 상기 웰의 상부중앙부에 트랜치구조를 형성하고, 그 트랜치구조의 내측면 및 저면에 게이트산화막을 증착하고, 그 트랜치구조 측면에 형성된 게이트산화막의 측면에 산화막측벽을 형성하는 게이트산화막 형성단계와; 상기 게이트산화막의 상부에 게이트전극패턴을 형성하는 게이트형성단계와; 상기 게이트전극패턴의 측면 웰에 저농도 불순물 이온주입과 고농도 불순물 이온주입을 통해 표면으로부터 그 하부측으로 소정깊이로 고농도 소스 및 드레인과 그 고농도 소스 및 드레인의 저면으로부터 상기 트랜치구조의 저면의 깊이까지 위치하는 저농도 소스 및 드레인을 형성하는 엘디디구조 형성단계를 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a well-forming step of forming a well of a specific type through the implantation of impurity ions on a substrate having an active region defined; Forming a trench structure in an upper center portion of the well, depositing a gate oxide film on an inner side surface and a bottom surface of the trench structure, and forming an oxide film side wall on a side surface of the gate oxide film formed on the side of the trench structure; A gate forming step of forming a gate electrode pattern on the gate oxide film; A high concentration source and drain and a bottom surface of the high concentration source and drain from the bottom of the trench structure to a predetermined depth from the surface through the low concentration impurity ion implantation and high concentration impurity ion implantation into the side well of the gate electrode pattern It is achieved by including an LED structure forming step of forming a low concentration source and drain, described in detail with reference to the accompanying drawings, the present invention as follows.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(21)의 상부에 필드산화막(22)을 형성하여 소자가 형성될 액티브영역을 정의하고, 그 액티브영역의 상부에 버퍼산화막(23)을 증착한 후, 불순물 이온주입을 통해 특정 형의 웰(24)을 형성하는 단계(도2a)와; 상기 웰(24)의 상부에 질화막(25)을 증착하고, 패터닝하여 상기 웰(24)의 중앙상부를 노출시킨 후, 그 노출된 웰(24)을 트랜치식각하고, 그 트랜치구조의 측면 및 저면에 게이트산화막(26)을 증착한 다음, 그 측면에 형성된 게이트산화막(26)의 측면에 산화막측벽(27)을 형성하는 단계(도2b)와; 상기 질화막(25)을 제거하고, 상기 버퍼산화막(23), 게이트산화막(26) 및 산화막측벽(27)의 상부전면에 다결정실리콘(28), 텅스텐실리사이드(29) 및 고온저압산화막(30)을 순차적으로 증착하는 단계(도2c)와; 사진식각공정을 통해 상기 웰(24)에 형성한 트랜치구조의 상부에만 그 패턴이 잔존하도록, 상기 고온저압산화막(30), 텅스텐실리사이드(29) 및 다결정실리콘(28)을 식각하고, 상기 고온저압산화막(30)을 이온주입마스크, 상기 버퍼산화막(23)을 이온주입버퍼로 사용하는 저농도 및 고농도 불순물 이온을 순차적으로 주입하여 웰(24)의 표면부근에 위치하는 고농도 소스 및 드레인(31)과 그 하부에 위치하는 저농도 소스 및 드레인(32)을 형성하는 단계(도2d)를 포함하여 구성된다.2A to 2D are cross-sectional views of a manufacturing process of the MOS transistor according to the present invention. As shown in this figure, the field oxide film 22 is formed on the substrate 21 to define an active region in which an element is to be formed. Depositing a buffer oxide film 23 on top of the substrate, and forming a well 24 of a specific type through impurity ion implantation (FIG. 2A); The nitride film 25 is deposited on the well 24, and patterned to expose the upper portion of the center of the well 24. The exposed well 24 is then etched, and the side and bottom surfaces of the trench structure are formed. Depositing a gate oxide film 26 thereon, and then forming an oxide film side wall 27 on the side of the gate oxide film 26 formed on its side (FIG. 2B); The nitride film 25 is removed, and the polysilicon 28, the tungsten silicide 29, and the high temperature low pressure oxide film 30 are disposed on the upper surfaces of the buffer oxide film 23, the gate oxide film 26, and the oxide film side wall 27. Depositing sequentially (FIG. 2C); The high temperature low pressure oxide film 30, the tungsten silicide 29 and the polysilicon 28 are etched so that the pattern remains only on the trench structure formed in the well 24 through a photolithography process, and the high temperature low pressure A high concentration source and drain 31 positioned near the surface of the well 24 by sequentially implanting low concentration and high concentration impurity ions using the oxide film 30 as an ion implantation mask and the buffer oxide film 23 as an ion implantation buffer; And forming a low concentration source and drain 32 located below it (FIG. 2D).
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, the MOS transistor manufacturing method of the present invention configured as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 피형 기판(21)의 상부에 필드산화막(22)을 형성하여 소자가 형성될 액티브영역을 정의하고, 그 액티브영역에 형성되는 모스 트랜지스터를 전기적으로 분리시킨다.First, as shown in FIG. 2A, the field oxide film 22 is formed on the top of the substrate 21 to define an active region in which the device is to be formed, and the MOS transistors formed in the active region are electrically separated.
그 다음, 상기 액티브영역의 상부에 버퍼산화막(23)을 100
그 다음, 도2b에 도시한 바와 같이 상기 웰(24)의 상부에 질화막(25)을 500
그 다음, 상기와 같은 식각공정으로 노출된 웰(24)의 일부영역을 트랜치식각하여 트랜치구조를 형성한다. 이때 트랜치구조의 깊이는 1500
그 다음, 상기 형성한 트랜치구조의 내부에 그 두께가 100
그 다음, 도2c에 도시한 바와 같이 상기 질화막(25)을 제거하고, 상기 버퍼산화막(23), 게이트산화막(26) 및 산화막측벽(27)의 상부전면에 다결정실리콘(28)을 500
그 다음, 도2d에 도시한 바와 같이 사진식각공정을 통해 상기 웰(24)에 형성한 트랜치구조의 상부에만 그 패턴이 잔존하도록, 상기 고온저압산화막(30), 텅스텐실리사이드(29) 및 다결정실리콘(28)을 식각한다.Next, as shown in FIG. 2D, the high temperature low pressure oxide film 30, tungsten silicide 29 and polycrystalline silicon are formed so that the pattern remains only on the upper portion of the trench structure formed in the well 24 through a photolithography process. Etch (28).
그 다음, 상기 고온저압산화막(30)을 이온주입마스크, 상기 버퍼산화막(23)을 이온주입버퍼로 사용하는 저농도 엔형 불순물 이온을 상기 웰(24)의 표면으로부터 소정거리 이격된 부분으로부터 그 하부로 특정거리에 이르도록 주입하고, 열처리하여 저농도 소스 및 드레인(32)를 형성하고, 고농도 불순물 이온을 상기 웰(24)의 표면으로부터 상기 저농도 소스 및 드레인(32)의 상부측에 이르는 영역에 주입하여 고농도 소스 및 드레인(31)을 형성한다.Subsequently, the low concentration en-type impurity ions using the high temperature low pressure oxide film 30 as the ion implantation mask and the buffer oxide film 23 as the ion implantation buffer are separated from the surface spaced apart from the surface of the well 24 by a predetermined distance. Implanted to a specific distance and heat treated to form a low concentration source and drain 32, and high concentration impurity ions are implanted into a region from the surface of the well 24 to the upper side of the low concentration source and drain 32 High concentration source and drain 31 are formed.
이때 상기 저농도 엔형 불순물 이온주입공정은 그 이온주입에너지가 비교적 큰 120KeV로 5.0E13/cm2개의 인(P)이온을 이온주입하고, 상기 고농도 엔형 불순물 이온주입공정은 비소(As)이온을 50KeV의 에너지로 2.0E15/cm2의 개수로 이온주입한다.At this time, the low concentration en-type impurity ion implantation process implants 5.0E13 / cm 2 phosphorus (P) ions at 120KeV having a relatively large ion implantation energy, and the high concentration en-type impurity ion implantation process has arsenic (As) ion of 50KeV. Ion implantation in the number of 2.0E15 / cm 2 as energy.
상기한 바와 같이 본 발명은 웰에 트랜치구조를 형성하여 그 트랜치구조에 게이트를 형성하고, 그 게이트의 측면상부에 고농도 불순물 이온, 측면하부에 저농도 불순물 이온을 이온주입하여 그 주입된 이온의 활성화를 위해 어닐링하는 과정에서 상기 저농도 불순물이 상기 트랜치구조의 저면하부로 확산되는 것을 최대한 줄여 채널의 길이를 확보하여 단채널효과를 방지함으로써, 모스 트랜지스터의 크기를 줄일수 있는 효과가 있으며, 엘디디구조 형성을 위한 2회의 불순물 이온을 동일한 영역에 실시하여, 게이트측면에 측벽을 형성하는 과정을 거치지 않아 공정단계 감소와 그에 따른 제조비용을 절감하는 효과가 있다.As described above, the present invention forms a trench structure in the well to form a gate in the trench structure, and implants high concentration impurity ions on the upper side of the gate and low concentration impurity ions on the lower side of the gate to activate the implanted ions. In order to minimize the diffusion of the low concentration impurities into the bottom of the trench structure during the annealing process, the channel length is prevented to prevent the short channel effect, thereby reducing the size of the MOS transistor and forming the LED structure. By performing two impurity ions in the same region, the process does not go through the process of forming sidewalls on the gate side, thereby reducing the process steps and the manufacturing cost.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037004A KR100273296B1 (en) | 1998-09-08 | 1998-09-08 | Method for fabricating mos transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037004A KR100273296B1 (en) | 1998-09-08 | 1998-09-08 | Method for fabricating mos transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019080A KR20000019080A (en) | 2000-04-06 |
| KR100273296B1 true KR100273296B1 (en) | 2000-12-15 |
Family
ID=19549950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037004A KR100273296B1 (en) | 1998-09-08 | 1998-09-08 | Method for fabricating mos transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100273296B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905174B1 (en) | 2002-12-30 | 2009-06-29 | 주식회사 하이닉스반도체 | Forming method for semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424414B1 (en) * | 2002-06-25 | 2004-03-25 | 동부전자 주식회사 | Method for forming high voltage transistor |
| KR100457222B1 (en) * | 2002-06-25 | 2004-11-16 | 동부전자 주식회사 | Method of manufacturing high voltage device |
| KR100521369B1 (en) | 2002-12-18 | 2005-10-12 | 삼성전자주식회사 | High speed and low power consumption semiconductor device and method for fabricating the same |
| KR100876883B1 (en) | 2007-05-22 | 2008-12-31 | 주식회사 하이닉스반도체 | Semiconductor device, manufacturing method thereof and gate forming method of semiconductor device |
-
1998
- 1998-09-08 KR KR1019980037004A patent/KR100273296B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905174B1 (en) | 2002-12-30 | 2009-06-29 | 주식회사 하이닉스반도체 | Forming method for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019080A (en) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612240A (en) | Method for making electrical connections to self-aligned contacts that extends beyond the photo-lithographic resolution limit | |
| JP2003179227A (en) | Semiconductor device and manufacturing method thereof | |
| US5652152A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| KR100273296B1 (en) | Method for fabricating mos transistor | |
| KR100292939B1 (en) | Semiconductor device and method for fabricating the same | |
| KR20010066327A (en) | A method for fabricating dual gate electrode | |
| KR100323718B1 (en) | Method for manufacturing of semiconductor device | |
| KR100320436B1 (en) | Method for manufacturing mosfet | |
| KR0170436B1 (en) | Method of manufacturing mosfet | |
| KR100347149B1 (en) | Manufacturing method for semiconductor device | |
| KR100273299B1 (en) | Method for fabricating mos transistor | |
| KR100625392B1 (en) | Manufacturing method for semiconductor device | |
| US7259070B2 (en) | Semiconductor devices and methods for fabricating the same | |
| KR100274979B1 (en) | Method for forming contact of semiconductor device | |
| KR100609584B1 (en) | method for manufacturing of semiconductor device | |
| KR100253340B1 (en) | Manufacturing method for mos transistor | |
| KR101012438B1 (en) | Method of manufacturing semiconductor device | |
| KR100280530B1 (en) | Method for forming internal connection layer of semiconductor device | |
| KR100313505B1 (en) | Manufacturing method for semiconductor memory | |
| KR100309645B1 (en) | Semiconductor device and fabricating method thereof | |
| KR100226496B1 (en) | Method of manufacturing semiconductor device | |
| JPH09321287A (en) | Fabrication of semiconductor device | |
| KR100305205B1 (en) | Method for manufacturing semiconductor device | |
| KR100273685B1 (en) | Method for forming semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |