KR100275128B1 - 플래쉬메모리장치및그의셀프로그램방법 - Google Patents

플래쉬메모리장치및그의셀프로그램방법 Download PDF

Info

Publication number
KR100275128B1
KR100275128B1 KR1019970065274A KR19970065274A KR100275128B1 KR 100275128 B1 KR100275128 B1 KR 100275128B1 KR 1019970065274 A KR1019970065274 A KR 1019970065274A KR 19970065274 A KR19970065274 A KR 19970065274A KR 100275128 B1 KR100275128 B1 KR 100275128B1
Authority
KR
South Korea
Prior art keywords
memory cell
potential
source
flash memory
drain
Prior art date
Application number
KR1019970065274A
Other languages
English (en)
Other versions
KR19990047053A (ko
Inventor
김명섭
이풍엽
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970065274A priority Critical patent/KR100275128B1/ko
Publication of KR19990047053A publication Critical patent/KR19990047053A/ko
Application granted granted Critical
Publication of KR100275128B1 publication Critical patent/KR100275128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Abstract

본 발명은 종래의 스플릿 게이트 형의 메모리 셀의 구조를 변경하지 않고 종래의 메모리 셀에 비해 셀 크기를 감소시키며, 저전위 및 저전력 소자를 구현할 수 있는 플래쉬 메모리 장치 및 그 셀 프로그램 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 소오스, 드레인, 플로팅 게이트 및 콘트롤 게이트를 구비하는 메모리 셀을 포함하는 플래쉬 메모리 장치의 셀 프로그램 방법에 있어서, 어드레스를 이용하여 데이터를 프로그램하기 위한 특정의 메모리 셀을 지정하는 단계; 상기 지정된 메모리 셀의 드레인에 전원 전위를 가하고 소오스에 접지 전위를 가한 상태에서, 콘트롤 게이트의 전위를 상기 전원 전위보다 높은 고전위로 상승시키는 단계; 및 상기 콘트롤 게이트의 전위가 상기 고전위에 도달하는 것에 응답하여 상기 소오스를 플로팅시키는 단계를 포함한다.

Description

플래쉬 메모리 장치 및 그의 셀 프로그램 방법{FLASH MEMORY DEVICE AND METHOD FOR PROGRAMING A FLASH MEMORY CELL}
본 발명은 플래쉬 메모리 장치의 프로그램 방법에 관한 것으로, 특히 고집적화에 유리하며 저 전원전위하에서도 효율적으로 메모리 셀을 프로그램하기 위한 플래쉬 메모리 장치의 프로그램 방법에 관한 것이다.
일반적으로 플래쉬 메모리 장치는, 저장된 데이터를 전기적으로 소거할 수 있는 소거(Erase) 기능 및 새로운 정보를 전기적으로 저장할 수 있는 프로그램(Program) 기능을 갖는다. 이러한 기능을 구현하기 위하여 플래쉬 메모리 장치는 도 1에 도시된 바와 같이, 반도체 기판(100) 위에 플로팅 게이트(102)와 컨트롤 게이트(104)를 적층시킨 구조의 메모리 셀(10)을 포함한다.
상기한 바와 같은 구조의 메모리 셀(10)에 데이터를 저장하기 위한 프로그램 동작은, 상기 메모리 셀(10)의 플로팅 게이트(102)에 전하를 저장시켜 상기 메모리 셀 트랜지스터의 문턱 전압을 변화시킴으로써 이루어진다. 또한, 저장된 데이터를 삭제하기 위한 소거 동작은, 상기 프로그램 동작에 의하여 플로팅 게이트(102)에 저장된 전하를 방출시켜 상기 메모리 셀 트랜지스터의 문턱 전압을 본래의 상태로 환원시킴으로써 이루어진다.
상기 플래쉬 메모리 장치에 포함되는 메모리 셀은 그 구조에 따라 스택 게이트 형(Stack-Gate Type)과 스플릿 게이트 형(Split-Gate Type)으로 구분되며, 그에 따라 상기의 프로그램과 소거 방식에도 차이를 보인다. 그러나, 상기 스택 게이트 형 플래쉬 메모리 장치는, 절연막의 제조 공정상의 변화 등의 요인에 의해 일부 셀의 플로팅 게이트가 전기적 평형 상태로 회복되지 않는 과잉 소거 현상이 유발되기 쉽다. 이러한 일부 셀의 과소거 상태가 발생되면 정상적인 동작이 불가능하게 된다.
스택 게이트 형 플래쉬 메모리 장치의 상기와 같은 단점을 보완하기 위하여, 도 1에 도시된 바와 같이, 상기 스택 게이트 구조에 직렬로 추가의 트랜지스터(106)(이하 "선택 트랜지스터(Select Transistor)"라 함.)를 삽입한 구조의 스플릿 게이트 형 메모리 셀이 사용되고 있다. 상기 스플릿 게이트 형 메모리 셀(10)은 저장된 정보를 독출하기 위해 상기 선택 트랜지스터(106)가 먼저 턴-온(Turn-On) 상태가 되어야 하므로 과잉 소거에 의한 오동작의 문제가 해결된다.
상기 스플릿 게이트 형 메모리 셀(10)에 데이터를 저장하기 위한 프로그램 동작은, 상기 메모리 셀(10)의 드레인(110)과 소오스(112) 사이에 채널을 형성시키고 컨트롤 게이트(104)에 고전위를 가하여 채널 열전자 주입 메커니즘을 이용하는 것이 일반적이며, 데이터의 소거시에는 F-N 터널링 메커니즘을 이용하는 것이 일반적이다.
그러나, 이러한 스플릿 게이트 형 메모리 셀(10)은 상기한 스택 게이트 형 메모리 셀에서의 과잉 소거 문제는 해결되지만, 상기 선택 트랜지스터(106)의 채널에서 발생할 수 있는 누설 전류를 방지하기 위하여 상기 선택 트랜지스터(106)의 채널 길이가 일정한 값 이상으로 유지되어야 하므로, 메모리 셀의 크기가 커져 고집적화에 문제가 생긴다.
또한, 3.3V 또는 2.5V 등의 저전원 전위 및 저전력 소자를 실현하기 위해서는 낮은 드레인 전위(일반적으로 전원 전위와 같다.)하에서도 효율적인 프로그램 특성을 확보할 수 있어야 한다. 이를 위하여, 프로그램시 상기 드레인(110)의 전위를 전원 전위이상(예컨대, 5V)으로 상승시키기 위하여 전하 펌핑 회로를 부가하는 방안도 고려할 수 있으나, 종래의 채널 열전자를 이용하는 프로그램 방법에 의하면 상기 드레인(110)으로부터 상기 소오스(112)로 커다란 드레인 전류가 흐르기 때문에, 전하 펌핑에 의한 드레인 노드의 전위 상승은 불가능하다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 종래의 스플릿 게이트 형의 메모리 셀의 구조를 변경하지 않고 종래의 메모리 셀에 비해 셀 크기를 감소시키며, 저전위 및 저전력 소자를 구현할 수 있는 플래쉬 메모리 장치 및 그 셀 프로그램 방법을 제공하는데 목적이 있다.
도 1은 일반적인 플래쉬 메모리 장치의 메모리 셀의 단면도.
도 2는 본 발명의 일실시예에 따른 플래쉬 메모리 장치의 프로그램 과정을 도시한 타이밍도.
도 3은 본 발명의 일실시예에 따른 플래쉬 메모리 장치의 블록도.
* 도면의 주요 부분의 기호의 설명
10. 메모리 셀 100. 반도체 기판
102. 플로팅 게이트 104. 콘트롤 게이트
106. 선택 트랜지스터 108. 선택 게이트
110. 드레인 112. 소오스
이와 같은 목적을 달성하기 위하여 본 발명의 플래쉬 메모리 장치의 프로그램 방법은 소오스, 드레인, 플로팅 게이트 및 콘트롤 게이트를 구비하는 메모리 셀을 포함하는 플래쉬 메모리 장치의 셀 프로그램 방법에 있어서, 어드레스를 이용하여 데이터를 프로그램하기 위한 특정의 메모리 셀을 지정하는 단계; 상기 지정된 메모리 셀의 드레인에 전원 전위를 가하고 소오스에 접지 전위를 가한 상태에서, 콘트롤 게이트의 전위를 상기 전원 전위보다 높은 고전위로 상승시키는 단계; 및 상기 콘트롤 게이트의 전위가 상기 고전위에 도달하는 것에 응답하여 상기 소오스를 플로팅시키는 단계를 포함하여 이루어진다.
또한, 본 발명의 플래쉬 메모리 장치는 소오스, 드레인, 선택 게이트 및 콘트롤 게이트를 갖는 셀들이 어레이된 플래쉬 메모리 셀 어레이; 상기 소오스와 접지 전원단 간에 접속된 제1 스위칭 수단; 상기 드레인과 전원 전압단 간에 접속된 제2 스위칭 수단; 외부로부터의 어드레스 및 데이터 신호에 응답하여 데이터를 프로그램하기 위한 특정의 메모리 셀을 선택하기 위한 디코딩 수단; 및 상기 디코딩 수단에 의해 선택된 메모리 셀에 대한 프로그램 시, 상기 선택된 메모리 셀의 소오스에 접지 전위를 인가한 후 상기 선택된 메모리 셀의 콘트롤 게이트 전위가 전원 전위보다 높은 고전위에 도달하는 것에 응답하여 접지된 상기 소오스를 플로팅시키도록 상기 제1 스위칭 수단을 제어하기 위한 제어신호 발생 수단을 포함하여 이루어진다.
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 메모리 셀의 프로그램시 바이어스 조건을 도시한 타이밍도로서, 도 1과 도 2를 참조하여 본 발명의 실시예를 설명한다.
먼저, 소정의 제어 신호(예를 들어, /WE 등)에 의하여 프로그램 동작을 개시하게 되면, 일반적인 어드레스 디코딩 과정에 의하여 프로그램할 메모리 셀(10)을 지정하게 된다. 상기에서 지정된 메모리 셀(10)을 프로그램하기 위하여, 본 발명은 상기 메모리 셀(10)의 상기 드레인(110)에 전원 전위를 가하고, 상기 소오스(112)는 접지시키며, 상기 선택 트랜지스터(106)의 게이트(108)(이하, "선택 게이트"라 함)에는 상기 접지 전위와 상기 전원 전위 사이의 전위(예를 들어, 1.8V)를 가한 상태에서, 상기 콘트롤 게이트(104)에는 전하 펌핑에 의하여 전위를 점차 상승시켜 전원 전위보다 높은 고전위(예를 들어, 12V)를 가한다. 이때, 상기 프로그램 동작의 개시전에 상기 소오스(112)는 돈-캐어(Don't Care) 상태이다.
다음으로, 상기 콘트롤 게이트(104)의 전위가 상기 소정의 고전위에 도달하게 되면, 상기 접지된 소오스(112)를 플로팅(Floating) 시킨다.
상기의 바이어스 조건에 의하면, 상기 반도체 기판(100)의 전자는 상기 드레인(110)의 전위에 의하여 상기 선택 게이트(108) 하부의 기판과 상기 플로팅 게이트(102) 하부의 기판 사이에 형성된 높은 전계로부터 에너지를 얻어 열전자가 된다. 이러한 열전자는, 상기 컨트롤 게이트(104)의 높은 전위에 의하여 형성된 수직 방향의 전계에 의하여 상기 플로팅 게이트(102)와 상기 기판(100) 사이의 게이트 절연막을 통과하여 상기 플로팅 게이트(102)에 주입됨으로써, 데이터 저장을 위한 프로그램 동작이 완료된다.
본 발명에 의하면, 상기 소오스(112)를 일시적으로 접지시킨 다음, 플로팅 상태로 유지하게 되는데, 이것은 프로그램에 필요한 전자를 상기 소오스(112)로부터 충분히 공급받아 프로그램의 효율을 높혀 준다.
또한, 전체적인 프로그램 효율 및 그 특성의 최대화를 위해서는, 상기 드레인(110)의 전위를 증가시키는 것이 바람직하다. 이러한 드레인(110) 전위의 증가를 위해서는, 추가적인 전하 펌핑 회로를 부가함으로써 해결할 수 있다. 본 발명에 의하면 상기 소오스(112)를 플로팅시키는 동안에는 드레인(110)으로부터의 전류가 흐르지 않게 되므로, 전하 펌핑에 의한 드레인(110) 전위의 상승이 가능하게 된다.
따라서, 전원 전압이 2.5V 또는 3.3V인 낮은 전위의 전원을 사용하는 플래쉬 메모리 장치도 본 발명에 의하여 메모리 셀 구조의 변화 없이 효과적으로 프로그램할 수 있게 된다.
도 3은 상기한 본 발명의 소오스 플로팅 프로그램 방식을 구현하기 위한 플래쉬 메모리 장치의 구성도이다.
도 3을 참조하면, 본 실시예에 따른 플래쉬 메모리 장치는, 칩 인에이블신호(/CE), 라이트 인에이블신호(/WE), 어드레스신호(ADRS) 및 데이터신호(DATA)에 응답하여, 래치된 어드레스신호(LADD)와 프로그램을 실행시키도록 하는 프로그램 신호(PGM)를 발생시켜 프로그램의 실행을 제어하기 위한 프로그램신호 발생부(200)와, 프로그램신호 발생부(200)로부터 출력된 프로그램신호(PGM)에 의해 고전압 인에이블신호(HVEN), 드레인 접지신호(DRNGND), 포지티브 차아지 펌프 인에이블신호(PCPEN) 및 X-디코더 인에이블신호(XDECEN)를 발생시키는 프로그램 제어신호 발생부(210)와, 프로그램신호 발생부(200)를 통해 래치된 어드레스신호(LADD)와 프로그램신호 발생부(200)로부터 출력된 X-디코더 인에이블신호(XDECEN)에 따라, 플래쉬 메모리 셀 어레이(220)에서 프로그램시키고자 하는 플래쉬 메모리 셀의 선택게이트에 소정의 전압을 선택적으로 인가하는 X-디코더(230)와, 프로그램신호 발생부(200)를 통해 래치된 어드레스신호(LADD)에 의해 소정의 전압을 출력하는 Y-디코더(240)와, 프로그램신호 발생부(200)를 통해 래치된 어드레스신호(LADD)에 의해 Z-멀티플렉서(270)의 선택신호를 출력하는 Z-디코더(250)를 구비한다. 또한, 일반적인 플래쉬 메모리 장치는 프로그램 제어신호 발생부(210)로부터 출력된 포지티브 차아지 펌프 인에이블신호(PCPEN)에 의해 소정의 전압을 출력하는 포지티브 차아지 펌프(260)와, Z-디코더(250)로부터 출력된 선택신호에 의해 포지티브 차아지 펌프(260)로부터 출력된 소정의 전압을 선택하여 플래쉬 메모리 셀 어레이(220)의 컨트롤 게이트에 전달하는 Z-멀티플렉서(270)와, 프로그램 제어신호 발생부(210)로부터 출력된 고전압 인에이블신호(HVEN) 및 드레인 접지신호(DRNGND)를 제어신호로 하여 접지신호를 플래쉬 메모리 셀 어레이(220)의 소오스에 전달하고, 또한 Y-디코더(240)로부터 출력된 소정의 전압을 제어신호로하여 플래쉬 메모리 셀 어레이(220)의 드레인에 전원전압(5V)을 전달하는 Y-멀티플렉서(280)를 더 구비한다. Y-멀티플렉서(280)는 플래쉬 메모리 셀 어레이(220)의 플래쉬 메모리 셀의 수에 비례하는 다수의 NMOS 트랜지스터로 구비된다.
상기와 같은 구조를 갖는 일반적인 플래쉬 메모리 장치의 동작을 설명하면 다음과 같다.
라이트 인에이블신호(/WE), 칩 인에이블신호(/CE), 어드레스신호(ADRS) 및 데이터신호(DATA)를 받아들이는 프로그램신호 발생부(200)는 외부로부터 프로그램 명령이 입력되면, PGM신호를 프로그램 제어신호 발생부(210)로 출력하고, 입력된 어드레스신호(ADRS)를 래치시켜 LADD신호를 X-디코더(230), Y-디코더(240) 및 Z-디코더(250)로 각각 출력한다. 이어서, 프로그램 제어신호 발생부(210)는 X-디코더 인에이블신호(XDEN)를 X-디코더(230)로 출력하고, 고전압 인에이블신호(HVEN) 및 드레인 접지신호(DRNGND)를 각각 Y-멀티플렉서(280)의 NMOS 트랜지스터(281, 284)들의 게이트로 인가하며, 포지티브 차아지 펌프 인에이블신호(PCPEN)를 포지티브 차아지 펌프(260)로 출력한다.
이렇게, 프로그램신호 발생부(200) 및 프로그램 제어신호 발생부(210)로부터 출력된 신호(LADD, PGM, XDECEN, HVEN, PCPEN, DRNGND)들에 의해, X-디코더(230)는 플래쉬 메모리 셀 어레이(220)에서 프로그램을 실행하고자 하는 플래쉬 메모리 셀의 선택게이트에 1.8V정도의 전압을 인가하여, 플래쉬 메모리 셀을 선택하며, 또한 Z-멀티플렉서(270)는 Z-디코더(250)로부터 출력된 신호를 선택신호로하여 포지티브 차아지 펌프(260)로부터 출력된 13V정도의 전압을 선택해서, X-디코더(230)로부터 소정의 전압(1.8V)이 인가된 플래쉬 메모리 셀의 컨트롤 게이트에 인가한다.
이와 같이, X-디코더(230) 및 Z-멀티플렉서(270)를 통해 플래쉬 메모리 셀 어레이(220)의 플래쉬 메모리 셀이 선택되면, Y-디코더(240)는 소정의 전압을 Y-멀티플렉서(280)의 NMOS 트랜지스터(282, 283)들을 턴온시켜 5V의 전원을 선택된 플래쉬 메모리 셀의 드레인에 인가하고, 또한 프로그램 제어신호 발생부(210)로부터 출력된 고전압 인에이블신호(HVEN) 및 드레인 접지신호(DRNGND)는 각각 Y-멀티플렉서(280)의 NMOS 트랜지스터(281, 284)들을 턴온시켜 접지전압을 선택된 플래쉬 메모리 셀의 소오스에 인가한다. 여기서, Y-멀티플렉서(280)를 통해 소오스에 전달된 접지전압은 프로그램의 초기상태에서만 인가되고, 초기상태 이후에는 NMOS 트랜지스터(281, 284)들이 턴오프되어 소오스는 플로팅 상태가 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명의 플래쉬 메모리 장치의 프로그램 방법은 선택 게이트 하부 채널의 길이를 감소시켜 셀 크기를 감소시킬 수 있는 효과가 있으며, 프로그램시 드레인으로부터 소오스로 향하는 전류가 흐르지 않게 되어, 저전원전위·저전력 소자 구현시 프로그램 효율을 위한 드레인 노드의 전하 펌핑을 가능하게 하는 효과를 제공한다.

Claims (5)

  1. 소오스, 드레인, 플로팅 게이트 및 콘트롤 게이트를 구비하는 메모리 셀을 포함하는 플래쉬 메모리 장치의 셀 프로그램 방법에 있어서,
    어드레스를 이용하여 데이터를 프로그램하기 위한 특정의 메모리 셀을 지정하는 단계;
    상기 지정된 메모리 셀의 드레인에 전원 전위를 가하고 소오스에 접지 전위를 가한 상태에서, 콘트롤 게이트의 전위를 상기 전원 전위보다 높은 고전위로 상승시키는 단계; 및
    상기 콘트롤 게이트의 전위가 상기 고전위에 도달하는 것에 응답하여 상기 소오스를 플로팅시키는 단계
    를 포함하여 이루어지는 플래쉬 메모리 장치의 셀 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 드레인에 상기 전원 전위보다 높은 전위를 가하는 것을 특징으로 하는 플래쉬 메모리 장치의 프로그램 방법.
  3. 제 2 항에 있어서,
    전하 펌핑에 의하여 상기 드레인에 상기 전원 전위보다 높은 전위를 가하는 것을 특징으로 하는 플래쉬 메모리 장치의 프로그램 방법.
  4. 소오스, 드레인, 선택 게이트 및 콘트롤 게이트를 갖는 셀들이 어레이된 플래쉬 메모리 셀 어레이;
    상기 소오스와 접지 전원단 간에 접속된 제1 스위칭 수단;
    상기 드레인과 전원 전압단 간에 접속된 제2 스위칭 수단;
    외부로부터의 어드레스 및 데이터 신호에 응답하여 데이터를 프로그램하기 위한 특정의 메모리 셀을 선택하기 위한 디코딩 수단; 및
    상기 디코딩 수단에 의해 선택된 메모리 셀에 대한 프로그램 시, 상기 선택된 메모리 셀의 소오스에 접지 전위를 인가한 후 상기 선택된 메모리 셀의 콘트롤 게이트 전위가 전원 전위보다 높은 고전위에 도달하는 것에 응답하여 접지된 상기 소오스를 플로팅시키도록 상기 제1 스위칭 수단을 제어하기 위한 제어신호 발생 수단
    을 포함하여 이루어지는 플래쉬 메모리 장치.
  5. 제4항에 있어서,
    상기 디코딩 수단은,
    상기 제2 스위칭부를 제어하는 Y-디코더;
    상기 특정 셀의 선택 게이트를 선택하기 위한 X-디코더; 및
    상기 특정셀의 콘트롤게이트를 선택하기 위한 Z-디코더
    를 포함하여 이루어지는 플래쉬 메모리 장치.
KR1019970065274A 1997-12-02 1997-12-02 플래쉬메모리장치및그의셀프로그램방법 KR100275128B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065274A KR100275128B1 (ko) 1997-12-02 1997-12-02 플래쉬메모리장치및그의셀프로그램방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065274A KR100275128B1 (ko) 1997-12-02 1997-12-02 플래쉬메모리장치및그의셀프로그램방법

Publications (2)

Publication Number Publication Date
KR19990047053A KR19990047053A (ko) 1999-07-05
KR100275128B1 true KR100275128B1 (ko) 2001-01-15

Family

ID=40749581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065274A KR100275128B1 (ko) 1997-12-02 1997-12-02 플래쉬메모리장치및그의셀프로그램방법

Country Status (1)

Country Link
KR (1) KR100275128B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390944B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 플래쉬 메모리 장치

Also Published As

Publication number Publication date
KR19990047053A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR0172441B1 (ko) 불휘발성 반도체 메모리의 프로그램 방법
JP2541087B2 (ja) 不揮発性半導体記憶装置のデ―タ消去方法
KR100292161B1 (ko) 불휘발성 메모리 소자 내장 집적 회로 및 메모리 셀 상태 설정방법
US5396459A (en) Single transistor flash electrically programmable memory cell in which a negative voltage is applied to the nonselected word line
US5136541A (en) Programmable read only memory using stacked-gate cell erasable by hole injection
KR970029852A (ko) 불휘발성 반도체 기억장치
TW406423B (en) Flash memory device
EP1258007A1 (en) Wordline driver for flash memory read mode
US6147906A (en) Method and system for saving overhead program time in a memory device
KR20220168549A (ko) 반도체 기억 장치 및 그 기재 방법
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
JP3998908B2 (ja) 不揮発性メモリ装置
KR20030009294A (ko) Ｅｅｐｒｏｍ 응용을 위한 1-트랜지스터 셀
KR100655944B1 (ko) 신뢰성을 개선하기 위하여 ｅｅｐｒｏｍｓ을 소거하는동안 감소된 일정한 전계를 제공하는 방법
KR100275128B1 (ko) 플래쉬메모리장치및그의셀프로그램방법
JP2001015716A (ja) 半導体記憶装置
JPH05326981A (ja) 不揮発性半導体記憶装置
JPH0512889A (ja) 不揮発性半導体記憶装置
US6160740A (en) Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement
JP2003157679A (ja) 不揮発性半導体記憶装置
US6747911B2 (en) Synchronous memory with open page
JPH11176179A (ja) 不揮発性半導体記憶装置
KR100207452B1 (ko) 낸드형 플래쉬 이. 이. 피. 롬의 프로그래밍 방법
JP3169457B2 (ja) 半導体メモリ装置
JP2004133993A (ja) フラッシュメモリのページバッファ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee