KR100272791B1

KR100272791B1 - 반도체발광소자

Info

Publication number: KR100272791B1
Application number: KR1019970019435A
Authority: KR
Inventors: 고우지 오쯔까; 히또시 무로후세; 에미꼬 치노; 데쯔지 모꾸
Original assignee: 고타니 고이치; 산켄덴키 가부시키가이샤
Priority date: 1996-05-22
Filing date: 1997-05-20
Publication date: 2000-12-01
Also published as: TW388132B; KR970077849A

Abstract

발광량의 증대를 도모할 수 있는 반도체 발광소자를 제공한다. 적어도 n형 클래드층(3), 활성층(14) 및 p형 클래드층(5)을 설치한다. 활성층(14)에 아연을 1×10¹⁶∼5×10¹⁷cm^-3의 농도로 도입한다. 활성층(14)의 두께를 0.5∼2.0㎛로 한다. 특정 범위에서 아연을 활성층(14)에 포함시키면, 디프발광 즉 심각한 수준의 발광이 억제되며, 소망파장의 발광량이 증가된다.

Description

반도체 발광소자 {LIGHT EMITTING SEMICONDUCTOR ELEMENT}

본 발명은, 표시 또는 조명 등에 사용하기 위한 반도체 발광소자에 관한 것이다.

종래의 반도체 발광소자는, 도 1에 도시한 바와 같이, n형 GaAs반도체로 이루어진 기판(1), n형 GaAs반도체로 이루어진 버퍼층(2), n형 AlInP로 이루어진 n형 클래드층(cladding layer ; 3), AlGalnP반도체로 이루어진 활성층(4), p형 AlInp반도체로 이루어진 p형 클래드층(5), p형 AlGaAs반도체로 이루어진 전류확산층(6), p⁺형 AlGaInP반도체로 이루어진 산화방지를 위한 보호층(7), p형 GaAs반도체로 이루어진 접촉층(8), n형 AlGalnP반도체로 이루어진 전류블록층(9)을 포함하는 반도체 본체(10)와, 접촉층(8)의 상부면에 형성된 애노드 전극(11)과, GaAs기판(1)의 하부면에 형성된 캐소드 전극(12)으로 구성된다. 여기서 p⁺형 AlGalnP반도체로 이루어진 보호층(7)중 애노드 전극(11)으로 피복되어 있지 않은 부분은 광취출면이 된다.

일례로, n형 AlInP반도체로 이루어진 n형 클래드층(3)에는, n형 도전형 결정불순물로서 실리콘(Si)이 도핑되어 있고, p형 AlInP반도체로 이루어진 p형 클래드층(5)에는 p형 도전형 결정불순물로서 Zn(아연)이 도핑되어 있다. 또한, 활성층(4)에는 불순물(Zn)이 도핑되어 있지 않다. 그러나, 활성층(4)에는 p형 클래드층(5)으로부터 Zn이 스며나옴에 따라 Zn을 포함하는 영역이 생긴다. 상기 Zn이 스며나오는 영역의 두께는 0.1㎛정도로서, 활성층 두께의 1/5이하이다.

그런데, 종래는 활성층(4)에 Zn(아연)을 도핑하면, 활성층(4)의 결정성이 나빠져, 비발광의 원인이 되는 재결합이 증대되므로, 발광효율이 저하된다고 생각되어져 왔다. 이 때문에, 종래는 활성층(4)에 Zn을 도핑하지 않고, 또한 p형 클래드층(5)으로부터 Zn이 스며나오는 것을 최소화하기 위한 시도가 이루어져 왔다.

그러나, 활성층(4)의 결정성 저하를 방지하여 발광효율의 증대를 도모하였음에도 불구하고, 반도체 발광소자의 소망 파장의 발광량 증대를 높은 수준으로 달성할 수 없는 것이 실정이었다.

이와 같이 소망 파장의 발광량의 증대를 도모하는 이유는, 도3에 도시된 소망 파장(약 570㎚)의 빛보다 긴 파장(약 730㎚ 및 그 근방)의 빛이 발생하기 때문이다. 이와 같이 긴 파장의 발광은, 데프쓰(depth) 발광 또는 깊은 레벨 발광이라 불리는 것으로서, n형 클래드층(3)의 도전형 결정 불순물로서의 실리콘(Si)이 활성층(4)으로 스며들어가는 것에 의해 발생한다.

따라서 본 발명은, 상기와 같은 문제점을 해소하여 발광량의 증대를 높은 수준으로 달성할 수 있는 반도체 발광소자를 제공하는 것을 목적으로 한다.

도 1은 종래의 반도체 발광소자를 도시한 단면도이다.

도 2는 본 발명의 실시예에 관련되는 반도체 발광소자를 도시한 단면도이다.

도 3은 도 1에 도시한 종래의 반도체 발광소자의 파장과 발광강도와의 관계를 도시한 도면이다.

도 4는 도 2에 도시한 본 발명에 따른 반도체 발광소자의 파장과 발광강도와의 관계를 도시한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

3 : n형 클래드층 5 : p형 클래드층

14 : 활성층

상기 목적을 달성하기 위한 본 발명은, 빛을 방사하기 위해 복수의 반도체층을 갖고 있는 반도체 본체와, 상기 반도체 본체의 한쪽면에 배치된 캐소드 전극과, 상기 반도체 본체의 다른 한쪽면에 배치된 애노드 전극으로 이루어진 반도체 발광소자에 있어서, 상기 반도체 본체가, 1×10¹⁶∼5×10¹⁷cm^-3의 농도로 아연(Zn)을 포함하고, 0.5∼2.0㎛의 두께를 갖는 AlGalnP(알루미늄·갈륨·인듐·인)반도체로 이루어진 활성층과, 상기 활성층의 한쪽면에 인접하게 배치된 n형의 AlGaInP(알루미늄·갈륨·인듐·인) 또는 AlInP(알루미늄·인듐·인) 반도체로 이루어지며도전형 결정 불순물로서의 실리콘을 포함하는n형 클래드층과, 상기 활성층의 다른 한쪽면에 인접하게 배치된 p형의 AlGalnP(알루미늄·갈륨·인듐·인) 또는 AlInP(알루미늄·인듐·인)반도체로 이루어진 p형 클래드층을 포함하고 있는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

또, 청구항 2에 기재하는 바와 같이, n형 클래드층의 도전형 결정불순물의 농도를 8×10¹⁶∼1×10¹⁸cm^-3으로 하고, 그 두께를 0.5∼1. 5㎛로 하거나 p형 클래드층의 도전형 결정불순물의 농도를 5×10¹⁶∼1×10¹⁸cm^-3로 하고, 그 두께를 0.5∼1.5㎛로 하는 것이 바람직하다.

또한, 청구항 3에 기재하는 바와 같이, 기판, 버퍼층, n형 클래드층, 활성층, p형 클래드층, 전류블록층, 전류확산층, 보호층, 및 접촉층을 순서대로 설치하는 것이 바람직하다.

다음으로, 도 2를 참조하여 본 발명의 실시예에 관계되는 반도체 발광소자 즉 발광 다이오드에 대하여 설명한다. 도 2에 있어서 도 1과 실질적으로 동일한 부분에는 동일부호를 사용하였다.

도 2의 발광다이오드는, 반도체 본체(10), 애노드 전극(11) 및 캐소드 전극(12)으로 이루어진다. 반도체 본체(10)는, n형(제 1 도전형) GaAs(갈륨·비소)반도체로 이루어진 기판(1), n형 GaAs반도체로 이루어진 버퍼층(2), n형 AlInP(알루미늄·인듐·인)반도체로 이루어진 n형 클래드층(3), 본 발명에서와 같이 Zn(아연)을 포함하는 AlGalnP반도체로 이루어진 활성층(14), p형(제 2 도전형) AlInP반도체로 이루어진 p형 클래드층(5), p형 AlGaAs반도체로 이루어진 전류확산층(6), p⁺형 AlGalnP반도체로 이루어진 산화방지를 위한 보호층(7), 및 p형 GaAs반도체로 이루어진 접촉층(8)을 순서대로 적층한 상태로 가지며, 또한 n형 AlGalnP반도체로 이루어진 전류블록층(9)을 갖는다. 접촉층(8) 및 전류블록층(9)은 평면적으로 보아 서로 겹치도록 반도체 본체(10)의 중앙에 배치되어 있다. 따라서, 전류블록층(9)은 p형 클래드층(5)의 상부면 일부에만 접촉하고, 전류확산층(6)은 p형 클래드층(5)과 전류블록층(9)의 양쪽에 접촉하고 있다. 또한, Au(금)으로 이루어진 애노드 전극(제 1 전극 ; 11)은 접촉층(8)위에 설치되어 있기 때문에, 반도체 내부의 산화를 방지하기 위해 설치되어 있는 p⁺형 AlGaInP 반도체로 이루어진 보호층(7)의 애노드 전극(11)으로 피복되어 있지 않은 영역이 광취출면이 된다.

이하에서는, 반도체 본체(10)의 각 층에 대하여 상세하게 설명한다.

기판(1)은 1×10¹⁸∼4×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하며, 330∼370㎛의 두께를 갖는다.

버퍼층(2)은 기판(1)에 인접하게 배치되며, 1×10¹⁸∼5×10¹⁸cm^-3농도로 도전형 결정불순물을 포함하고, 0.1∼0.3㎛의 두께를 갖는다.

n형 클래드층(3)은 버퍼층(2)의 기판(1)에 인접한 면의 반대측 면에 인접하게 배치되며, 8×10¹⁶∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.5∼1.5㎛의 두께를 갖는다.

활성층(14)은 n형 클래드층(3)의 버퍼층(2)에 인접한 면의 반대측면에 인접하게 배치되며, 1×10¹⁶∼5×10¹⁷cm^-3의 농도로 아연(Zn)을 포함하고, 0.5∼2.0㎛의 두께를 갖는다.

p형 클래드층(5)은 활성층(14)의 상기 n형 클래드층(3)에 인접하게 배치되어 있는 면의 반대측면에 인접하게 배치되며, 5×10¹⁶∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.5∼1.5㎛의 두께를 갖는다.

전류블록층(9)은 p형 클래드층(5)의 상기 활성층(14)에 인접한 면의 반대측면 중 일부에 인접하도록 배치되며, 1×10¹⁸∼1×10¹⁹cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.05∼0.25㎛의 두께를 갖는다.

전류확산층(6)은 프론트·윈도우층이라고도 불려지는 것으로, p형 클래드층(5)의 면 중, 전류블록층(9)에 인접하지 않은 영역 및 전류블록층(9)을 덮도록 배치되며, 1×10¹⁸∼5×10¹⁹cm^-3의 농도로 도체형 결정불순물을 포함하고, 5∼15㎛의 두께를 갖는다.

보호층(7)은 전류확산층(6)의 전류블록층(9)에 인접한 면의 반대측면에 인접하게 배치되고, 1×10¹⁷∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.2∼0.4㎛의 두께를 갖는다.

접촉층(8)은 보호층(7)의 전류확산층(6)에 인접한 면의 반대측면에 인접하게 배치되며, 5×10¹⁸∼7×10¹⁹cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.05∼0.15㎛의 두께를 갖는다.

반도체 본체(10)를 제작할 때에는, 기판(1)상에 주지된 바와 같은 에피택셜 성장법으로 GaAs로 이루어진 버퍼층(2)을 형성한 것을 준비한다. 다음으로 버퍼층(2)상에 에피택셜 성장법으로 도전형 결정불순물로서 실리콘(Si)을 포함하는 n형 AlInP로 이루어진 n형 클래드층(3)을 형성하고, 이어서 도전형 결정불순물을 실리콘(Si)에서 아연(Zn)으로 바꾸고, 또한 반도체 재료를 AlInP에서 AlGalnP로 바꾸어 에피택셜 성장시킨다. 이에 따라 GaAs 버퍼층(2)의 상부면에 n형 AlInP반도체로 이루어진 클래드층(3)과 Zn이 전역에 도입된 AlGalnP반도체로 이루어진 활성층(14)이 연속적으로 형성된다. 계속해서, AlInP를 활성층(14)상에 연속적으로 에피택셜 성장시켜 p형 AlInP반도체로 이루어진 p형 클래드층(5)을 형성한다. 활성층(14)의 폭, 즉 두께는 0.5∼2.0㎛로서, p형 클래드층(5)으로부터의 Zn이 스며나오는 두께(약0.1㎛)보다도 충분히 크다. 그 후, p형 클래드층(5)위에 n형의 AlGalnP를 에피택셜 성장시키고, 이것을 소정 패턴으로 함으로써 전류블록층(9)을 얻는다. 다음으로, p형 AlGaAs반도체, AlGalnP반도체 및 p형 GaAs반도체를 순서대로 에피택셜 성장시킴으로써 전류확산층(6), 보호층(7) 및 접촉층(8)을 얻는다.

도 3는 종래의 Zn이 도핑되지 않은 활성층(4)을 갖는 발광다이오드의 데프쓰(depth) 발광과 소망 파장의 발광 강도를 도시하고 있다. 상기 도 3에 있어서 약 730nm의 파장 및 이 근방의 펄스형상 돌출부는 데프쓰발광(짙은 적색발광)을 나타내며, 약 570nm의 파장 및 이 근방의 펄스형상 돌출부는 소망 파장의 발광(녹색발광)을 나타낸다.

이와 같은 데프쓰발광이 존재하면 , 소망 파장의 발광효율이 저하된다.

또한, 이와 같은 데프쓰발광은, 활성층을 구성하는 (Al_xGa_1-x)InP 상(phase)의 Al조성비 x를 증대시키면, 즉 활성층의 에너지 갭을 크게 하며, 소망 파장을 짧게 하면 , 그 발광강도가 증대된다는 것도 확인되었다.

도 4는, 도 2에 도시한 Zn이 도핑된 활성층(14)을 갖는 발광다이오드의 데프쓰발광과 소망 파장의 발광강도, 즉 광도와의 관계를 도 3과 같이 도시한다. 또한, 도 3 및 도 4는 모두 최대돌출부의 진폭을 100%로 하고, 최대진폭의 돌출부 이외의 돌출부의 진폭을 상대적으로 도시한 것이다. 또한, 도 3과 도 4에 있어서, 발광다이오드의 구동전류의 수준은 동일하다. 또한, 도 4에 있어서 소망 파장은, 도 3과 동일하게 570nm이다.

도 3 및 도 4로부터 알 수 있듯이, Zn을 활성층(14)에 도핑하면 , 상기한 데프쓰발광을 완전히 제거할 수 있다. 이에 따라, 소망파장의 발광강도의 증대가 인정되고, 도 1에 도시한 종래의 발광다이오드에 비해 소망 파장의 발광출력을 2배이상 향상할 수가 있었다.

본 발명은 상기한 실시예에 한정되는 것이 아니라, 예를 들면 다음과 같이 변형이 가능하다.

(1) 도 2에서는 n형 클래드층(3) 및 p형 클래드층(5)이 각각 1층으로 되어 있지만, n형 클래드층(3)과 p형 클래드층(5) 중 어느 한쪽 또는 양쪽을 제 1 및 제 2의 클래드층 영역(복수층)으로 구성하여, 제 1 클래드층 영역은 활성층(14)에 가까운 쪽에 배치하고, 제 2 클래드층 영역은 활성층(14)에 대해 먼 쪽에 배치함으로써, 제 1의 클래드층 영역과 활성층간의 전위장벽의 높이를, 제2의 클래드층 영역과 활성층간의 전위장벽의 높이보다도 높게 설정할 수도 있다. 즉, 특허공개공보 1996-1810호에 개시되어 있는 반도체 발광소자에도 본원발명을 적용할 수 있다.

(2) n형 클래드층(3) 및 p형 클래드층(5)은, AlInP에 한정되지 않고, 예를 들면, AlGalnP이어도 좋다.

(3) 활성층(14)중 Zn의 불순물 농도는 1×10¹⁶∼5×10¹⁷범위내에서 적당히 변경할 수 있다. 단, 1×10¹⁶cm^-3미만이거나 5×10¹⁷cm^-3를 넘으면 발광량의 증대효과가 현저하게 줄어든다.

(4) 활성층(14)의 폭은, 0.5∼2.0㎛의 범위내에서 적당히 변경할 수 있다. 단, 0.5㎛미만이면 클래드층과의 경계면의 영향을 받아 발광효율이 저하된다. 또한, 2.0㎛을 넘으면, 활성층(14)중의 캐리어밀도가 감소되고, 발광효율 역시 저하된다.

(5) 도 2에 있어서, n형 클래드층(3), 활성층(14), p형 클래드층(5)으로 이루어진 주요부의 하측 및 상측에 설치되어 있는 반도체층의 일부 또는 전부를 생략할 수도 있다. 또한, 주요부의 상측 또는 하측에 별도의 반도체층을 추가할 수 있다.

(6) 실시예에서는, 약 730nm 파장 부근의 데프쓰발광이 생긴 경우를 예를 들어 설명하였지만, 활성층의 Al조성비 등을 변화시키면, 그 이외 파장의 데프쓰발광이 생기는 경우가 있다. 이 경우에도, 본 발명을 적용함으로써 발광효율의 증대를 도모할 수 있다.

본원의 각 청구항의 발명에따라,도전형 결정 불순물로서의 실리콘을 포함하는 n형 클래드층 상에 활성층을 형성한 구성의 반도체 발광 소자에 있어서,활성층의 전체영역에 거의 균일하게 아연(Zn)을 1×10¹⁶∼5×10¹⁷cm^-3의 범위로 한정하여 도핑하면, 데프쓰 발광 또는 깊은 수준의 발광, 즉 소망하는 파장의 빛보다도 긴 파장의 빛발생이 감소하고, 종래와 동일한 전류치에서 소망하는 파장의 발광량이 증가한다. 아연을 도입하면 활성층의 결정성이 나빠지고, 이에 따라 발광량이 저하되는데, 아연의 농도를 상기 범위로 한정하면 활성층의 결정성 열화(劣化)에 의한 소망 파장의 발광량 저하보다도 데프쓰 발광에 의한 억제에 따른 발광량의 증가가 커져, 결과적으로는 반도체 발광소자로부터 외부로 방사되는 소망 파장의 광량 증대가 달성된다. 요컨데, 본 발명에 따라 활성층에 아연을 도핑하면 , 반도체 발광소자의 애노드 전극과 캐소드 전극과의 사이에 흐르는 전류의 소망 파장의 발광에 대한 기여도가 향상된다.

Claims

빛을 방사하기 위해 복수의 반도체층을 갖는 반도체 본체와, 상기 반도체 본체의 한쪽 면에 배치된 캐소드 전극과, 상기 반도체 본체의 다른쪽 면에 배치된 애노드 전극으로 이루어진 반도체 발광소자에 있어서, 상기 반도체 본체가,

1×10¹⁶∼5×10¹⁷㎝^-3의 농도로 아연(Zn)을 포함하고, 0.5∼2.0㎛의 두께를 갖는 AlGalnP(알루미늄·갈륨·인듐·인)반도체로 이루어진 활성층과,

상기 활성층의 한쪽 면에 인접하게 배치된 n형 AlGalnP(알루미늄·갈륨·인듐·인) 또는 AlInP(알루미늄·인듐·인)반도체로 이루어며 도전형결정 불순물로서 실리콘(Si)을 포함하는 n형 클래드층과,

상기 활성층의 다른쪽 면에 인접하게 배치된 p형 AlGalnP(알루미늄·갈륨·인듐·인) 또는 AlInP(알루미늄·인듐·인)반도체로 이루어진 p형 클래드층을 포함하는 것을 특징으로 하는 반도체 발광소자.
제 1항에 있어서, 상기 n형 클래드층은 8×10¹⁶∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.5∼1.5㎛의 두께를 가지며,

상기 p형 클래드층은 5×10¹⁶∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.5∼1.5㎛의 두께를 갖는 것을 특징으로 하는 반도체 발광소자.
빛을 방사하기 위해 복수의 반도체층을 갖는 반도체 본체와, 상기 반도체 본체의 한쪽면에 배치된 캐소드 전극과, 상기 반도체 본체의 다른쪽 면에 배치된 애노드 전극으로 이루어진 반도체 발광소자에 있어서, 상기 반도체 본체가,

1×10¹⁸∼4×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 330∼370㎛의 두께를 갖는 n형 GaAs(갈륨·비소)반도체로 이루어진 기판과,

상기 기판에 인접하게 배치되고, 1×10¹⁸∼5×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하며, 0.1∼0.3㎛의 두께를 갖는 n형 GaAs(갈륨·비소)반도체로 이루어진 버퍼층과,

상기 버퍼층의 상기 기판에 인접한 면의 반대측 면에 인접하게 배치되고, 8×10¹⁶∼1×10¹⁸cm^-3의 농도의 도전형 결정불순물으로서 실리콘(Si)을 포함하며, 0.5∼1.5㎛의 두께를 갖는 n형 AlGalnP(알루미늄·갈륨·인듐·인) 또는 AlInP(알루미늄·인듐·인)반도체로 이루어진 n형 클래드층과,

상기 n형 클래드층의 상기 버퍼층에 인접한 면의 반대측 면에 인접하게 배치되고, 1×10¹⁶∼5×10¹⁷cm^-3의 농도로 아연(Zn)을 포함하고, 0.5∼2.0㎛의 두께를 갖는 AlGalnP(알루미늄·갈륨·인듐·인)반도체로 이루어진 활성층과,

상기 활성층의 상기 n형 클래드층에 인접한 면의 반대측면에 인접하게 배치되고, 5×10¹⁶∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.5∼1.5㎛의 두께를 갖는 p형 AlGalnP(알루미늄·갈륨·인듐·인) 또는 AlInP(알루미늄·인듐·인 )반도체로 이루어진 p형 클래드층과,

상기 p형 클래드층의 상기 활성층에 인접한 면의 반대측 면 중 일부에 인접하도록 배치되며, 1×10¹⁸∼1×10¹⁹cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.05∼0.25㎛의 두께를 갖는 AlGalnP(알루미늄·갈륨·인듐·인)반도체로 이루어진 전류블록층과,

상기 p형 클래드층의 상기 반대측 면 중 상기 전류블록층이 인접하지 않은 영역 및 상기 전류블록층을 덮도록 배치되며, 1X10¹⁸∼5×10¹⁹cm^-3의 농도로 도체형 결정불순물을 포함하고, 5∼15㎛의 두께를 갖는 p형 AlGaAs(알루미늄·갈륨·비소)반도체로 이루어진 전류확산층과,

상기 전류확산층의 상기 전류블록층에 인접한 주면의 반대측 면에 인접하게 배치되며, 1×10¹⁷∼1×10¹⁸cm^-3의 농도로 도전형 결정불순물을 포함하며, 0.2∼0.4㎛의 두께를 갖는 p형 AlGalnP(알루미늄·갈륨·인듐·인)반도체로 이루어진 보호층과,

상기 보호층의 상기 전류확산층에 인접한 면의 반대측 면에 인접하게 배치되며, 5×10¹⁸∼7×10¹⁹cm^-3의 농도로 도전형 결정불순물을 포함하고, 0.05∼0.15㎛의 두께를 갖는 p형 GaAs(갈륨·비소)반도체로 이루어진 접촉층(contating layer)으로 구성되며,

상기 캐소드 전극은 상기 기판에 접촉되어 있고,

상기 애노드 전극은 상기 접촉층에 접촉되어 있는 것을 특징으로 하는 반도체 발광소자.