KR100272735B1 - 동기 분리기 - Google Patents

동기 분리기 Download PDF

Info

Publication number
KR100272735B1
KR100272735B1 KR1019930002734A KR930002734A KR100272735B1 KR 100272735 B1 KR100272735 B1 KR 100272735B1 KR 1019930002734 A KR1019930002734 A KR 1019930002734A KR 930002734 A KR930002734 A KR 930002734A KR 100272735 B1 KR100272735 B1 KR 100272735B1
Authority
KR
South Korea
Prior art keywords
signal
level
peak
slice
capacitor
Prior art date
Application number
KR1019930002734A
Other languages
English (en)
Other versions
KR930020957A (ko
Inventor
루돌프 코블리츠 카알
로드리게즈-카바죠스 엔리큐
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR930020957A publication Critical patent/KR930020957A/ko
Application granted granted Critical
Publication of KR100272735B1 publication Critical patent/KR100272735B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)

Abstract

동기 분리기의 신호 슬라이서는 흑레벨 복원 비디오 신호(VIPC)와 슬라이스 레벨(VSLICE) 사이의 차에 따라서 출력신호를 발생시키기 위해 비교기(29)를 포함한다. 슬라이스 레벨은 동기 펄스의 피크와 흑레벨 사이 동기 펄스의 피크 레벨(VIPC)에 따라서 동적으로 설정된다. 비디오 신호내에 동기 펄스가 발생할 때, 신호 슬라이서의 출력신호는 액티브 제1논리 상태(제1)를 나타내고; 역으로, 연속적으로 발생하는 동기 펄스들 사이에서는 출력신호는 인액티브 제2논리 상태(제2)를 나타낸다. 슬라이스 레벨은 비디오 신호가 전혀 수신되지 않을 때 제1논리 상태의 발생을 막기 위해 예정된 레벨(9/7VBE)로 클램프 된다.

Description

동기 분리기
제1도는 본 발명의 특징을 구체화한 동기 분리기의 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오 검파기 16,17,24,25 : D.C.전류원
18,23,29 : 비교기 또는 증폭기 19 : 저역 필터
20 : 변환기 SYN : 동기 펄스
NTSC : 텔레비전 수상기 베이스 밴드 비디오 신호
SW1, SW2 : 스위치 21,22,26,27,28,30 : 저항
D1 : 다이오드 C1,C2 : 커패시터
Q1,Q2 : 트랜지스터 100 : 동기 분리기
101 : 흑레벨 발생기 102 : 포지티브 피크 검파기
103 : 신호 슬라이서 104 : 제어 회로
105 : 수직 톱니 신호 발생기
본 발명은 비디오 장치의 동기 분리기에 관한 것이다.
종래의 텔레비전 수상기 동기 분리기에서, 흑레벨 발생기는 베이스 밴드 비디오 신호로부터 흑레벨 복원 베이스 밴드 비디오 신호를 발생시킨다. 흑레벨 복원 비디오 신호에서 흑레벨에 대응하는 레벨은 예정된 D.C.레벨에서 설정된다.
흑레벨 복원 비디오 신호는 커패시터를 포함하는 피크 검파기에 결합된다. 피크 검파기에서 커패시터는 예를들어 각 수평 라인 주기의 일 구간동안 커패시터내 전압과 흑레벨 복원 비디오 신호를 나타내는 전압 사이의 차가 예정된 극성에 있을 때, 개폐 가능한 제1전류원으로 부터 충전된다. 그러한 차는 동기 펄스가 발생할 때 비디오 라인의 일 구간동안 발생한다. 커패시터는 각 주기의 나머지동안 제1전류원 보다 작은 제2전류원에 의해 방전된다. 상기 전류들 사이의 비율은 폐루프 동작(close loop operation)에서, 전술한 차가 동기 펄스의 발생시에는 발생하나 동기 펄스의 발생외에는 발생하지 않도록 선택된다. 폐루프 동작은 동기 펄스의 피크 레벨을 나타내는 레벨에서 커패시터 전압을 유지한다.
동기 분리기의 신호 슬라이서는 흑레벨 복원 비디오 신호와 슬라이스 레벨 사이의 차에 따라서 출력 신호를 발생시키는 비교기를 포함한다. 슬라이스 레벨은 동기 펄스의 피크 레벨에 따라서 예를들어 동기 펄스의 피크와 흑레벨 사이의 중간쯤에 설정된다. 동기 펄스가 비디오 신호내에서 발생할 때, 신호 슬라이서의 출력신호는 액티브(active) 제1논리상태를 나타낸다. 반대로 연속적으로 발생하는 동기 펄스들 사이에서, 출력신호는 인액티브(inactive) 제2논리 상태를 나타낸다. 예를들어 비디오 신호가 전혀 존재하지 않을 때, 출력신호가 액티브 제1상태를 나타내지 못하도록 하는 것이 바람직할 것이다. 비디오 신호는 예를 들어 사용자가 비사용 채널에 수상기를 맞출 때는 나타나지 않을 것이다.
본 발명의 특징을 구체화하는 비디오 디스플레이 장치의 동기 분리기는 동기 및 화상정보를 포함하는 입력 비디오 신호원을 포함한다. 흑레벨 발생기는 비디오 신호에 응답하여 입력 비디오 신호의 동기 정보에 대응하는 동기 펄스를 포함하는 예정된 흑레벨을 갖는 제1신호를 발생시킨다. 피크 검파기는 제1신호에 응답하여 제1신호 펄스의 피크 레벨을 표시하는 피크레벨 표시 신호를 발생시킨다. 슬라이스 레벨 표시 신호는 흑레벨과 피크레벨의 중간 레벨을 표시하는 레벨에서 발생된다. 출력신호는 제1신호의 일정 펄스가 발생하면 액티브 상태로 발생되고, 제1신호 펄스가 발생하지 않으면 인액티브 상태로 발생된다. 스위칭 장치는 피크레벨이 정상 동작 레벨에 있을때 스위칭 장치의 작동이 디스에이블(disalbe)되도록, 피크레벨이 예정값보다 작을때 출력 신호를 인액티브 상태로 설정한다.
첨부 도면은 본 발명의 특징을 구체화한 동기 분리기(100)를 도시한 것이다. 비디오 검파기(10)로 부터 얻어지는 텔레비전 수상기 베이스 밴드 비디오 신호(NTSC)는 커패시터(C1)를 통해 흑레벨 발생기(101)의 접합단자(15)에 A.C. 결합된다. 신호(NTSC)는 NTSC 표준에 따라 공급되고 수평 동기 펄스를 포함한다. D.C.전류원(16)은 단자(15)에 연속적으로 결합되는 D.C.전류(i16)를 발생시킨다. D.C.전류원(17)은 스위치(SW1)를 통해 단자(15)에 결합되며, 수평 동기 펄스가 발생할 때 발생하고 커패시터(C1)내에서 전류(i16)에 대해 반대방향으로 흐르는 D.C.전류(i17) 펄스를 발생시킨다.
전류(i16, i17)에 의해 커패시터(C1) 양단에서 발생되는 D.C.전압에 따라 신호(NTSC)의 D.C.레벨이 이동된다. 레벨 이동된 신호(NTSC)는 저역필터(9)를 통해 증폭기(18)의 반전 입력단자에 결합되어 신호(BLC)를 형성한다. 필터(9)는 단자(15)에서의 신호로 부터 예를들어 0.5㎒ 이상의 주파수로 되는 신호 성분을 제거한다. D.C.레벨 이동되는 것과 저역필터되는 것을 제외하고는 신호(BLC)는 신호(NTSC)와 유사한 파형을 가지고, 수평동기 펄스가 발생할 때 동기 펄스(SYN)를 포함한다.
신호(BLC)가 증폭기(18)의 비반전 입력단자에 가해지는 포지티브(positive) 기준전압(VREF)보다 작은 포지티브 값일 경우에, 증폭기(18)의 출력단자(18a)에서 발생되는 출력 신호는 스위치(SW1)로 하여금 연결되게 한다. 스위치(SW1)가 연결되면 전류 펄스(i17)가 커패시터(C1)로 흘러가서 단자(15)를 통해 커패시터(C1)를 충전시킨다. 다른 모든 경우에는 D.C.전류(i16)가 커패시터(C1)에 흘러서 커패시터(C1)는 방전되고, 스위치(SW1)는 분리되어 전류펄스(i17)의 발생이 방지된다.
전류(i17)와 전류(i16)의 피크값 사이의 비율은 신호(BLC) 동기 펄스(SYN)의 펄스폭과 수평주기(H) 길이 사이의 비율에 따라 선택된다. 선택된 전류 비율은 폐루프 정상상태 동작에서 신호(BLC)가 일정 수평 비디오 라이의 일 구간(TBL) 동안만 전압(VREF)보다 작은 포지티브 값이 되도록 되어있다. 구간(TBL)은 동기 펄스(SYN)의 상승구간(LE) 발생 이전에 시작하여 하강구간(TE) 발생 이후에 종료한다. 구간(TBL)의 시작과 종료 시각 각각은 신호(BLC)가 흑레벨일 때 발생한다. 신호(BLC) 구간(TBL)의 시작과 종료 시각에서 D.C.전압(VREF)과 같기 때문에, 신호(BLC)의 흑레벨 또한 전압(VREF)과 같다.
흑레벨 클램프된 신호(BLC)는 전압대 전류 변환기(20)의 반전 입력 단자에 결합된다. 변환기(20)의 비반전 입력 단자는 전압(VREF)에 결합된다. 변환기(20)는 신호(BLC)와 전압(VREF) 사이의 차에 비례하는 크기로 1펄스의 전류(IPC)를 발생시킨다. 신호(BLC)가 흑레벨에 있고 전압(VREF)과 같을 때, 전류(IPC)는 명목상 제로(zero)이다.
다이오드(D1)에 결합되는 저항(22)내의 D.C.바이어스 전류는 약 0.7볼트의 여기서 VBE로서 언급되는 값으로 순방향 전압을 생성한다. 전류(IPC)는 부하저항(21)을 통해 다이오드(D1)에 결합된다. 저항(21)의 단자(20a)에서 발생되는 신호(VIPC)의 전압 펄스는, 다이오드(D1)의 순방향 전압(VBE)과, 전류(IPC)에 비례하는 저항(21) 양단 전압 강하의 합과 같다.
신호(VIPC)는 포지티브 피크 검파기(102)의 증폭기 또는 비교기(23)의 비반전 입력단자에 결합된다. 비교기(23)의 출력단자(23a)는 스위치(SW2)의 제어단자에 결합된다. 스위치(SW2)의 주전류 전도단자(SW2a)와 D.C.전류(i24)의 D.C.원(source)(24)은 에미터 폴로어 트랜지스터(emitter follower transistor)(Q1)의 베이스에 결합된다. 그 내부에서 신호(VIPC) 동기 펄스의 피크 전압 전압 표본이 발생되는 커패시터(C2)도 또한 트랜지스터(Q1)의 베이스에 결합된다. 전류(i25) 펄스를 발생시키는 D.C.전류 원(25)은 스위치(SW2)가 접속되었을 때 스위치(SW2)를 통해 커패시터(C2)에 결합된다. 커패시터(C2)내에 발생된 D.C.전압은 에미터 폴로어 트랜지스터(Q1)를 통해 증폭기(23)의 반전 입력단자에 피드백 방식으로 결합된다. 트랜지스터(Q1)의 에미터는 저항(26)과 저항(27) 사이에 접합단자(26a)를 통해 결합된다. 저항(26)은 트랜지스터(Q1)의 에미터에 결합되고 저항(27)은 저항(26)과 저항(28)사이에 결합된다. 저항(28)은 VBE와 같은 기준전압과 저항(27)사이에 결합된다. 그러므로, 저항(26,27,28)은 커패시터(C2)내의 전압에 대해 전압분리기를 형성한다.
전류(i25)와 전류(i24)의 피크값 사이의 비율은 동기 펄스(SYN)의 수평 주기(H) 길이와 펄스폭 사이의 비율에 따라 선택된다. 선택된 전류 비율은 그러해서, 폐루프 정상상태 동작에서 신호(VIPC)는 신호(VIPC) 동기 펄스의 피크구간(TPK)동안만 저항(26) 및 저항(27)사이의 단자(26a)에서 발생되는 전압보다 크게 포지티브이다. 구간(TPK)은 신호(VIPC) 동기 펄스의 상승구간(LE1) 발생 이후에 시작하여 하강구간(TE1) 발생 이전에 종료한다. 신호(VIPC) 구간(TPK)의 시작과 종료시각 각각은 신호(VIPC) 펄스의 피크 동안 발생하기 때문에, 증폭기(23) 반전 입력단자에서 커패시터(C2) 양단 전압으로부터 발생되는 D.C.전압은 신호(VIPC) 펄스의 피크 레벨과 같다.
피크 검파기(102)의 정상상태 폐루프동작에서 저항(27)과 저항(28) 사이의 접합단자에서 발생되는 슬라이스 레벨 신호(VSLICE)는 신호(VIPC) 피크 레벨의 1/2 및 1/2 VBE의 합과 같다. 신호(VSLICE, VIPC)는 신호 슬라이서(103)를 형성하기 위해 차동 증폭기 또는 비교기(29)의 대응 입력에 결합된다. 신호(VIPC)가 신호(VSLICE)보다 크게 포지티브일 때인 신호(VIPC) 동기 펄스의 일구간동안, 증폭기(29)의 출력 신호(SYNCOUT)는 액티브 제1논리 상태로 발생된다. 반면에, 신호(VIPC) 동기 펄스의 발생 외부에서 신호(SYNCOUT)는 인액티브 제2논리 상태이다. 이런 식으로, 독립된 동기 펄스가 신호(SYNCOUT)내에 생성된다. 유리하게, 슬라이스 레벨 신호(VSLICE)는 적합될 수 있고 신호(VIPC) 피크 레벨에 따라 동적으로 변화한다.
나중에 설명될 이유로 인해서, 신호(NTSC)가 공급되지 않고 또한 각 신호(NTSC, BLC, 또는 VIPC) 동기 펄스의 피크 대 피크 진폭이 대응하는 예정 크기보다 작을 때, 신호(SYNCOUT)내에 제1액티브 논리 상태의 발생을 막고 신호(SYNCOUT)를 계속적으로 제2인액티브 논리 상태에 유지하는 것이 바람직할 것이다. 신호(NTSC)는 예를들어 사용자가 비사용 텔레비전 채널에 텔레비전 수상기를 맞출 때는 공급되지 않는다.
본 발명의 양상에 따라, 스위치로서 동작하는 클램프 트랜지스터(Q2)는 에미터를 갖는데, 이 에미터는 저항(30)을 통해 저항(26) 및 트랜지스터(Q1) 에미터 사이의 접합 단자에 결합된다. 약 4 VBE또는 2.8볼트와 같은 기준전압(V2)은 트랜지스터(Q2)의 베이스에서 발생된다. 신호(VIPC)의 피크 크기가 충분히 클 때, 트래지스터(Q2)는 비전도성이고 아무 효과도 갖지 않는다. 클램프 트래지스터(Q2)는 신호(VIPC)의 피크 크기와 무관하게 신호(VSLICE) 전압이 8/7 VBE보다 작게 되는 것을 막는다. 따라서, 신호(VIPC)의 피크 레벨이 8/7 VBE와 같거나 작을 때 발생하는 현상으로, 신호(VIPC)의 피크 크기가 1/7 VBE와 같거나 작을 때, 트랜지스터(Q2)는 전도성이 되고 신호(SYNCOUT)는 액티브 제1논리 상태를 나타내지 못하게 된다.
신호 슬라이서(103)의 출력신호(SYNCOUT)는 제어회로(104)에 결합된다. 제어회로(104)는 수직 편향 목적으로 사용되는 수직 톱니 신호를 제어하기 위하여 수직 톱니 신호 발생기(105)에 결합되는 제어신호(104a)를 발생시킨다. 사용자가 베이스 밴드 비디오 신호(NTSC)를 공급하는 텔레비전 채널을 선택할 때, 신호 슬라이서(103)의 출력신호(SYNCOUT)는 비디오 신호(NTSC) 동기 펄스와 동기(synchronism)적으로 상태를 변화시킨다. 그러한 제어신호의 한 유형은 수직 카운트다운 기술을 활용한다. 사용자가 비디오 신호(NTSC)를 공급하지 않는 텔레비전 채널을 선택할 때 제어신호(104a)는 60 ㎐와 같은 공칭 수직 비율에서 자유 가동(free-running)한다.
비디오 신호(NTSC)가 전혀 수신되지 않을 때 제1논리 상태가 발생했다면, 제어회로(104)는 예를들어 요구되는 것보다 사실상 높은, 60㎐의 공칭 비율인 비율로 제어신호(104a)를 발생시킬 수 있었을 것이다. 제어회로(104)에서의 그러한 부적당한 동작을 막기 위해, 신호 슬라이서(103)의 출력신호(SYNCOUT)는 앞서 설명된 대로 비디오 신호(NTSC)가 전혀 나타나지 않을 때인 인액티브 제2논리 상태에서 트랜지스터(Q2)의 작동에 의해 계속적으로 유지된다. 더우기 제2논리 상태는 잡음면역을 공급하기 위해 비디오 신호(NTSC)가 전혀 나타나지 않을 때 몇 레벨의 노이즈(noise)가 존재하더라도 계속적으로 유지된다.

Claims (5)

  1. 동기 및 화소 정보를 포함하는 입력 비디오 신호(NTSC) 원(10); 상기 비디오 신호에 응답하여 상기 입력 비디오 신호의 상기 동기 정보에 대응하는 동기 펄스를 포함하는 예정된 흑레벨을 갖는 제1신호(VIPC)를 발생시키는 흑레벨 발생기(101); 상기 제1신호에 응답하여 상기 흑레벨과 상기 피크 레벨의 중간 레벨을 표시하는 레벨에서 슬라이스 레벨 표시 신호(VSLICE)를 발생시키는 피크 검파기(23,Q2,Q1); 상기 제1신호 및 상기 슬라이스 레벨 표시 신호에 응답하여 그들 사이의 차에 따라서, 상기 제1신호의 한 일정 펄스가 발생하면 액티브 상태(제1상태)로, 상기 제1신호의 상기 펄스들이 발생하지 않으면 인액티브 상태(제2상태)로 출력신호(29의 출력에서)를 발생시키는 수단(29)을 포함하는 비디오 디스플레이 장치의 동기 분리기에 있어서, 상기 피크 레벨 표시 신호에 응답하고 상기 출력신호 발생수단에 결합되어서, 상기 피크 레벨이 정상 동작 레벨에 있을 때 상기 스위칭 수단의 동작이 디스에이블 되도록, 상기 피크 레벨이 예정값보다 작을 때는 상기 출력신호를 상기 인액티브 상태로 설정하는 스위칭 수단(Q2)을 포함하는 것을 특징으로 하는 동기 분리기.
  2. 제1항에 있어서, 상기 피크 검파기는 커패시터(C2), 스위칭 제어신호(23a에서)를 발생시키기 위해 상기 커패시터에서 발생되는 피드백 전압(26a에서) 및 상기 제1신호에 응답하는 증폭기(23), 상기 커패시터 내에서 제1방향으로 흐르는 제1전류원(23), 상기 제어신호에 응답하여 상기 제1제어신호에 따라서 상기 제1신호 및 상기 커패시터 전압사이에 예정된 차가 발생할 때 상기 커패시터 내에 흐르는 제2전류 펄스(i25)를 발생시키는 제2스위칭 수단(SW2)을 포함하고, 상기 제2전류의 상기 펄스는 상기 제1 및 제2전류 사이의 비율에 따라 상기 제1신호의 상기 펄스의 상승구간과 하강구간 사이에서 발생되는 것을 특징으로 하는 동기 분리기.
  3. 제2항에 있어서, 상기 출력 신호(29의 출력에서)는 상기 출력신호의 상기 액티브 상태가 발생하지 않으면 편향 주파수(V)에 관계된 공칭 주파수로, 그리고 상기 액티브 상태가 발생하면 상이한 주파수로 제어 신호를 발생시키는 제어회로(104)에 결합되는 것을 특징으로 하는 동기 분리기.
  4. 제1항에 있어서, 상기 출력신호(29의 출력에서)는 수직 편향 회로의 톱니파 발생기(105)에 결합되어 수직 톱니파 신호를 동기화하는 것을 특징으로 하는 동기 분리기.
  5. 제1항에 있어서, 디스에이블 되지 않았을 때, 상기 스위칭 수단(Q2)은 상기 슬라이스 레벨신호(VSLICE)를 기준 레벨(V2)에 따라 결정되는 레벨(9.7 VBE)로 클램프하는 것을 특징으로 하는 동기 분리기.
KR1019930002734A 1992-03-02 1993-02-26 동기 분리기 KR100272735B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/843,064 US5274451A (en) 1992-03-02 1992-03-02 Sync separator
US843,064 1992-03-02

Publications (2)

Publication Number Publication Date
KR930020957A KR930020957A (ko) 1993-10-20
KR100272735B1 true KR100272735B1 (ko) 2000-11-15

Family

ID=25288992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002734A KR100272735B1 (ko) 1992-03-02 1993-02-26 동기 분리기

Country Status (13)

Country Link
US (1) US5274451A (ko)
EP (1) EP0559016B1 (ko)
JP (1) JP3245823B2 (ko)
KR (1) KR100272735B1 (ko)
CN (1) CN1037481C (ko)
DE (1) DE69318328T2 (ko)
ES (1) ES2115689T3 (ko)
MY (1) MY110661A (ko)
PH (1) PH30194A (ko)
SG (1) SG67302A1 (ko)
TR (1) TR26558A (ko)
TW (1) TW212260B (ko)
VN (1) VN265A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2157986A1 (en) * 1995-09-11 1997-03-12 Gennum Corporation Sync separator and video signal detector circuits
CN100579173C (zh) * 2004-03-30 2010-01-06 松下电器产业株式会社 图像信号数据发生器
US7408592B2 (en) * 2004-06-02 2008-08-05 Mstar Semiconductor, Inc. Method and device for dynamically adjusting sync-on-green (SOG) signal of video signal
TW200945909A (en) * 2008-04-22 2009-11-01 Novatek Microelectronics Corp Synchronization signal extraction device and related method
FR2985215B1 (fr) 2011-12-28 2014-09-19 Saint Gobain Performance Plast Revetements polymeres deposes sur des substrats par des techniques de projection thermique

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639780A (en) * 1968-06-24 1972-02-01 Gte Sylvania Inc Video signalling processing apparatus
NL7000743A (ko) * 1970-01-19 1971-07-21
US3699256A (en) * 1970-12-28 1972-10-17 Tektronix Inc Circuit for accurately detecting the time of occurrence of a waveform
JPS4893216A (ko) * 1972-03-10 1973-12-03
US4084187A (en) * 1976-09-07 1978-04-11 Tektronix, Inc. Circuit for accurately extracting the synchronization information contained within a composite video waveform
US4185299A (en) * 1978-08-18 1980-01-22 Rca Corporation Synchronization signal separator circuit
US4313137A (en) * 1980-05-06 1982-01-26 Zenith Radio Corporation Integratable vertical sync separator
NL8401955A (nl) * 1984-06-20 1986-01-16 Philips Nv Schakeling voor het afleiden van een in een inkomend videosignaal aanwezig synchroniseersignaal.
JPS63222582A (ja) * 1987-03-12 1988-09-16 Sanyo Electric Co Ltd クランプ回路
JPH02205180A (ja) * 1989-02-03 1990-08-15 Hitachi Ltd 画面表示回路
EP0390183B1 (en) * 1989-03-31 1996-07-17 Sanyo Electric Co., Ltd. Synchronizing signal separating circuit

Also Published As

Publication number Publication date
DE69318328D1 (de) 1998-06-10
ES2115689T3 (es) 1998-07-01
PH30194A (en) 1997-02-05
DE69318328T2 (de) 1998-09-10
CN1076576A (zh) 1993-09-22
CN1037481C (zh) 1998-02-18
EP0559016A3 (en) 1993-11-10
EP0559016B1 (en) 1998-05-06
US5274451A (en) 1993-12-28
VN265A1 (en) 1996-08-26
TR26558A (tr) 1995-03-15
SG67302A1 (en) 1999-09-21
KR930020957A (ko) 1993-10-20
JP3245823B2 (ja) 2002-01-15
JPH0646283A (ja) 1994-02-18
MY110661A (en) 1999-01-30
TW212260B (en) 1993-09-01
EP0559016A2 (en) 1993-09-08

Similar Documents

Publication Publication Date Title
KR100272735B1 (ko) 동기 분리기
US4634939A (en) Circuit synchronized by a signal at a deflection frequency
CA1104709A (en) Television horizontal oscillator frequency control arrangement for use with a tape recorder
US4782269A (en) Sawtooth generator with s-correction
US4228463A (en) Switched AFPC loop filter with offset voltage cancellation
FI65352C (fi) Anordning foer styrning av kopplingen av en faergdemodulator ien faergtelevisionsmottagare
KR960001759B1 (ko) 반복적인 출력신호를 발생하는 비데오 장치용 동기회로
US4725882A (en) Scrambled video signal processor
US4737691A (en) Television apparatus for generating a phase modulated deflection current
JPS6120188B2 (ko)
KR820001002B1 (ko) 피이크 검파기 회로
CA1219357A (en) Backporch gating pulse generator subject to disabling during vertical sync interval
US5140421A (en) Video signal processing pulse producing circuit
JPS622518B2 (ko)
US5703445A (en) Sawtooth generator with disturbance signal rejection for a deflection apparatus
KR850001618Y1 (ko) 텔레비젼 수평발진기 위상제어 장치
EP0242123B1 (en) Television deflection apparatus
KR910009426B1 (ko) 자동 키네스코프 바이어스 제어장치용 신호처리회로
KR820002379B1 (ko) 컬러 텔레비전 수상기의 색상제어신호 발생회로
KR100490015B1 (ko) 편향신호펄스정형회로
ES2076077A2 (es) Circuito de control de continua en receptores de datos a rafagas.
KR0137166B1 (ko) 비디오 디스플레이 장치
CA1166705A (en) Phase detector circuit
GB1572823A (en) Tv sync pulse separator and noise gate
JPS6221372A (ja) 垂直周期信号の振幅制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070823

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee