KR100271000B1 - Thin flim actuatred mirror array and method for manufacturing the same - Google Patents

Thin flim actuatred mirror array and method for manufacturing the same Download PDF

Info

Publication number
KR100271000B1
KR100271000B1 KR1019970042371A KR19970042371A KR100271000B1 KR 100271000 B1 KR100271000 B1 KR 100271000B1 KR 1019970042371 A KR1019970042371 A KR 1019970042371A KR 19970042371 A KR19970042371 A KR 19970042371A KR 100271000 B1 KR100271000 B1 KR 100271000B1
Authority
KR
South Korea
Prior art keywords
layer
lower electrode
forming
strained
upper electrode
Prior art date
Application number
KR1019970042371A
Other languages
Korean (ko)
Other versions
KR19990019069A (en
Inventor
최영준
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970042371A priority Critical patent/KR100271000B1/en
Publication of KR19990019069A publication Critical patent/KR19990019069A/en
Application granted granted Critical
Publication of KR100271000B1 publication Critical patent/KR100271000B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/90Methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

PURPOSE: A thin film actuated mirror array is provided to prevent a short circuit between a top electrode and a bottom electrode, and to prevent an active layer from being cracked. CONSTITUTION: An active matrix(100) includes M by N MOS transistors and a drain pad(105) extended from a drain of the transistor. A support layer(125) has one side connected to a top of the active matrix(100). The other side of the support layer(125) is formed in parallel, with an air gap(160) interposed therebetween. A bottom electrode(130) is formed on the support layer(125) and is partitioned by an Iso-Cut part according to each pixel. An active layer(135) is formed on the bottom electrode(130), and a separation layer(138) is formed at a step portion between the Iso-Cut part and the active layer(135). An etch protection layer(152) is formed on a sidewall of the separation layer(138), and a top electrode(140) is formed on the active layer(135).

Description

박막형 광로 조절 장치 및 그 제조 방법Thin film type optical path control device and its manufacturing method

본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 하부 전극의 Iso­Cut 부를 보강하기 위한 분리층(Isolation layer)을 형성하고 상기 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위한 식각 보호층을 형성함에 있어서, 상부 전극과 하부 전극간의 전기적인 단락(short)을 방지하고 변형층에 크랙(crack)이 발생하는 것을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film type optical path control apparatus using AMA (Actuated Mirror Array) and a method of manufacturing the same, and more particularly, to form an isolation layer for reinforcing the IsoCut part of the lower electrode and to fluorinate the IsoCut part. In forming an etch protective layer to prevent hydrogen (HF) vapor from penetrating, it is possible to prevent electrical short between the upper electrode and the lower electrode and to prevent cracking in the strained layer. It relates to a thin film type optical path control device and a method of manufacturing the same.

광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 변조기(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.Spatial light modulators, which are devices for projecting optical energy onto a screen, can be applied to various fields such as optical communication, image processing, and information display devices. The image processing apparatus using the optical path adjusting device or the spatial light modulator typically has a direct-view image display device and a projection-type image device according to a method of displaying optical energy on a screen. display device).

직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광변조기(reflective spatial light modulators)로 분류될 수 있다.An example of a direct-view image display device is a CRT (Cathode Ray Tube). The CRT device is called a CRT, which has excellent image quality but increases in weight and volume as the screen is enlarged, leading to an increase in manufacturing cost. There is. Examples of the projection image display apparatus include a liquid crystal display (LCD), a deformable mirror device (DMD), and an AMA. Such projection image display devices can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmissive spatial light modulators, while DMD and AMA can be classified as reflective spatial light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, due to the polarity of the light, the light efficiency is low, there is a problem inherent in the liquid crystal material, for example, there is a disadvantage that the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited to a range of 1-2%, requiring dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (10% or more) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a brighter and clearer image.

AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.Each actuator of the AMA generates a deformation in accordance with the electric field generated by the applied electric picture signal and the bias signal. As the actuator deforms, each of the mirrors mounted thereon is tilted. Accordingly, the inclined mirrors reflect the incident light at a predetermined angle to form an image on the screen. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as actuators for driving the respective mirrors. The actuator may also be configured as a warping material such as PMN (Pb (Mg, Nb) O 3 ).

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법을 이용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device is made by thinly cutting a multilayer ceramic to mount a ceramic wafer having a metal electrode therein into an active matrix in which a transistor is built, and then processing by using a sawing method and installing a mirror on the top. . However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the strained layer is slow.

이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호(발명의 명칭: 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is disclosed in Korean Patent Application No. 96-42197 (name of the invention: a method of manufacturing a thin film type optical path control device that can control the stress of the membrane) filed by the applicant of the Korean Patent Office on September 24, 1996. It is.

도 1b는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다.Figure 1b shows a cross-sectional view of the thin film type optical path control device described in the preceding application.

도 1b를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.Referring to FIG. 1B, the thin film type optical path adjusting device includes an active matrix 1 and an actuator 60. An active matrix 1 having an M × N (M, N is an integer) MOS transistor embedded therein and having a drain pad 5 extending from a drain region of the transistor includes the active matrix 1 and a drain pad. The protective layer 10 stacked on the upper portion of the (5) and the etch stop layer 15 stacked on the protective layer 10 is included.

상기 액츄에이터(60)는, 상기 식각 방지층(15) 중 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 수평하게 형성된 멤브레인(30), 멤브레인(30)의 상부에 적층된 하부 전극(35), 하부 전극(35)의 상부에 적층된 변형층(40), 변형층(40)의 상부에 적층된 상부 전극(45), 그리고 상기 변형층(40)의 일측으로부터 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.The actuator 60 has one side in contact with a portion in which the drain pad 5 is formed below the etch stop layer 15, and the other side has a membrane 30 and a membrane formed horizontally through the air gap 25. The lower electrode 35 stacked on the upper portion 30, the strained layer 40 stacked on the lower electrode 35, the upper electrode 45 stacked on the strained layer 40, and the strained layer ( The lower electrode 35 in the via hole 50 vertically formed from one side of the 40 to the drain pad 5 through the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10. And the drain pad 5 include a via contact 55 formed to be electrically connected to each other.

상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 상부 전극(45) 중 변형층(40)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 광원으로부터 입사되는 빛이 난반사 되는 것을 방지한다.A stripe 46 is formed on a portion of the upper electrode 45. The stripe 46 uniformly operates the upper electrode 45 so that light incident from the light source is diffusely reflected at the boundary between the portion of the upper electrode 45 that is deformed and the portion that is not deformed according to the deformation of the strained layer 40. To prevent them.

이하, 상기 박막형 광로 조절 장치의 제조 방법을 도 1a 내지 1b를 참조하여 설명한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described with reference to FIGS. 1A to 1B.

도 1a를 참조하면, M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인 영역으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(PSG)로 구성된 보호층(10)을 형성한다. 보호층(10)은 화학 기상 증착(CVD) 방법을 이용하여 1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.Referring to FIG. 1A, an M × N (M, N is an integer) phosphorus is formed on an active matrix 1 in which a MOS transistor (not shown) is embedded and a drain pad 5 extending from the drain region of the transistor is formed. A protective layer 10 composed of silicate glass PSG is formed. The protective layer 10 is formed to have a thickness of about 1.0 μm using a chemical vapor deposition (CVD) method. The protective layer 10 protects the active matrix 1 in which the transistor is embedded during subsequent processing.

상기 보호층(10)의 상부에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 식각 방지층(15)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안 보호층(10) 및 액티브 매트릭스(1)가 식각되는 것을 방지한다.An etch stop layer 15 made of nitride is formed on the passivation layer 10. The etch stop layer 15 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the protective layer 10 and the active matrix 1 from being etched during the subsequent etching process.

상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 상기 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터(60)의 지지부가 형성될 위치를 만든다.The sacrificial layer 20 is formed on the etch stop layer 15. The sacrificial layer 20 is formed of phosphorous silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 1.0 to 3.0 μm by using an atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 20 covers the upper portion of the active matrix 1 in which the transistor is embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 20 is planarized by using spin on glass (SOG) or chemical mechanical polishing (CMP). Subsequently, a portion of the sacrificial layer 20 in which the drain pad 5 is formed is etched to expose a portion of the etch stop layer 15, thereby making a position where the support of the actuator 60 is to be formed.

상기 노출된 식각 방지층(15) 및 희생층(20) 상에 0.1∼1.0㎛ 정도의 두께로 멤브레인(30)을 형성한다. 상기 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 멤브레인(30)을 형성하여 멤브레인(30) 내의 스트레스(stress)를 조절한다.The membrane 30 is formed on the exposed etch stop layer 15 and the sacrificial layer 20 to a thickness of about 0.1 to 1.0㎛. The membrane 30 forms nitride using low pressure chemical vapor deposition (LPCVD). At this time, the membrane 30 is formed while varying the ratio of the reaction gas in the reaction vessel at a low pressure to control the stress in the membrane 30.

상기 멤브레인(30) 상에는 백금(Pt), 탄탈륨(Ta), 백금-탄탈륨 등의 금속으로 구성된 하부 전극(35)이 형성된다. 하부 전극(35)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 상기 하부 전극(35)을 패터닝하여 각각의 화소별로 하부 전극(35)을 분리시킴으로써 각 화소들에 독립적인 제1 신호(화상 신호)가 인가되도록 한다(Iso­Cut 식각 공정).On the membrane 30, a lower electrode 35 made of metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum is formed. The lower electrode 35 is formed to have a thickness of about 0.1 to 1.0 μm using a sputtering method. Subsequently, the lower electrode 35 is patterned to separate the lower electrode 35 for each pixel so that an independent first signal (image signal) is applied to each pixel (Iso­Cut etching process).

상기 하부 전극(35) 상에는 PZT 또는 PLZT 등의 압전 물질로 구성된 변형층(40)이 형성된다. 변형층(40)은 졸-겔(sol-gel)법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 갖도록 형성한 후, 급속 열처리(RTA) 방법으로써 상변이시킨다. 상기 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.The deformation layer 40 made of a piezoelectric material such as PZT or PLZT is formed on the lower electrode 35. The strained layer 40 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 0.4 μm using a sol-gel method, and then phase-shifted by a rapid heat treatment (RTA) method. The strained layer 40 is applied with a second signal (bias signal) to the upper electrode 45 and a first signal is applied to the lower electrode 35 so that the potential difference between the upper electrode 45 and the lower electrode 35 is reduced. Deformation is caused by the electric field generated.

상부 전극(45)은 변형층(40)의 상부에 형성된다. 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 또한, 상기 상부 전극(45)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.The upper electrode 45 is formed on the strained layer 40. The upper electrode 45 is formed of a metal having electrical conductivity and reflectivity, such as aluminum or platinum, to have a thickness of about 0.1 to 1.0 μm using a sputtering method. The second signal is applied to the upper electrode 45 through a common electrode line (not shown) from the outside. In addition, the upper electrode 45 also functions as a mirror that reflects light incident from the light source.

도 1b를 참조하면, 상기 상부 전극(45), 변형층(40), 그리고 하부 전극(35)을 각기 소정의 화소 형상으로 패터닝한다. 이 때, 상기 상부 전극(45)의 일부에는 스트라이프(46)가 형성되도록 패터닝한다. 계속해서, 변형층(40)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 비어 홀(50)을 형성한다. 이어서, 상기 비어 홀(50) 의 내부에 텅스텐, 백금 또는 티타늄 등의 금속을 스퍼터링하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 상기 비어 컨택(55)은 비어 홀(50) 내에서 하부 전극(35)으로부터 드레인 패드(5)까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다.Referring to FIG. 1B, the upper electrode 45, the deformation layer 40, and the lower electrode 35 are each patterned into a predetermined pixel shape. At this time, a portion of the upper electrode 45 is patterned to form a stripe 46. Subsequently, the strained layer 40, the lower electrode 35, the membrane 30, the etch stop layer 15, and the protective layer 10 are sequentially formed from one side of the strained layer 40 to the top of the drain pad 5. The via hole 50 is formed by etching. Subsequently, a via contact 55 is formed in the via hole 50 to sputter a metal such as tungsten, platinum or titanium to electrically connect the drain pad 5 to the lower electrode 35. Therefore, the via contact 55 is formed vertically from the lower electrode 35 to the drain pad 5 in the via hole 50. Therefore, the first signal applied from the outside is applied to the lower electrode 35 through the transistor, the drain pad 5, and the via contact 55 embedded in the active matrix 1.

계속하여, 상기 멤브레인(30)을 소정의 화소 형상을 갖도록 패터닝한다. 그리고, 49% 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 식각함으로써 희생층(20)의 위치에 에어 갭(25)을 형성한 후, 남아 있는 식각 용액을 제거하기 위하여 세정 및 건조 공정을 실시함으로써 AMA 소자를 완성한다.Subsequently, the membrane 30 is patterned to have a predetermined pixel shape. After the air gap 25 is formed at the position of the sacrificial layer 20 by etching the sacrificial layer 20 by 49% hydrogen fluoride (HF) vapor, the cleaning and cleaning may be performed to remove the remaining etching solution. AMA element is completed by performing a drying process.

상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 동시에, 상부 전극(45)에는 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이러한 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 변형층(40)은 상기 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.In the above-described thin film type optical path adjusting device, the first signal is applied to the lower electrode 35 through the MOS transistor, the drain pad 5, and the via contact 55 embedded in the active matrix 1. At the same time, a second signal is applied to the upper electrode 45 through the common electrode line to generate an electric field between the upper electrode 45 and the lower electrode 35. By the electric field, the strained layer 40 stacked between the upper electrode 45 and the lower electrode 35 causes deformation. The strained layer 40 contracts in a direction perpendicular to the electric field, and the actuator 60 including the strained layer 40 is bent upward at a predetermined angle. Therefore, the upper electrode 45 on the actuator 60 is also inclined in the same direction. Light incident from the light source is reflected by the upper electrode 45 at a predetermined angle, and then is projected onto the screen to form an image.

그러나, 상술한 박막형 광로 조절 장치에서는 변형층, 하부 전극 및 멤브레인을 화소 형상으로 패터닝하기 위한 식각 공정들을 진행할 때 하부 전극의 Iso­Cut 부가 손상되는 문제가 발생한다. 이를 도면을 참조하여 보다 상세히 설명하면 다음과 같다.However, in the above-described thin film type optical path control apparatus, when the etching process for patterning the strained layer, the lower electrode, and the membrane into a pixel shape is performed, a problem occurs in that Iso­Cut portion of the lower electrode is damaged. This will be described in more detail with reference to the drawings.

도 2는 상술한 박막형 광로 조절 장치에 있어서 Iso­Cut 부를 확대 도시한 평면도이다. 도 2를 참조하면, 상술한 박막형 광로 조절 장치의 제조 방법에서는 변형층(40), 하부 전극(35) 및 멤브레인(30)을 각각 소정의 화소 형상으로 패터닝하기 위한 식각 공정들을 진행할 때 Iso­Cut 부(A 참조)는 포토레지스트막으로 커버되지 않고 노출되게 된다. 따라서, 따라서, 상기한 식각 공정들이 진행되는 동안에 Iso­Cut 부(A)의 멤브레인(30)이 과도 식각(over-etch)되어 그 하부의 식각 방지층까지 식각된다. 그 결과, 플루오르화 수소(HF) 증기를 이용하여 희생층을 식각할 때, 상기 식각 방지층의 식각된 부위를 통해 플루오르화 수소 증기가 침투하여 보호층 및 액티브 매트릭스가 손상을 받게 된다.2 is an enlarged plan view of an Iso­Cut part in the above-described thin film type optical path adjusting device. Referring to FIG. 2, in the above-described method for manufacturing a thin film type optical path control apparatus, an IsoCut part (eg, an IsoCut part) may be used to perform etching processes for patterning the deformable layer 40, the lower electrode 35, and the membrane 30 into a predetermined pixel shape. A) is exposed without being covered with a photoresist film. Therefore, during the above etching processes, the membrane 30 of the Iso­Cut portion A is over-etched and etched down to the lower etch stop layer. As a result, when the sacrificial layer is etched using hydrogen fluoride (HF) vapor, hydrogen fluoride vapor penetrates through the etched portion of the etch stop layer to damage the protective layer and the active matrix.

또한, 상술한 박막형 광로 조절 장치의 제조 방법에 의하면 Iso-cut 부가 멤브레인(30)인 질화물층이 되므로, 하부 전극(35)을 구성하는 백금(Pt) 또는 탄탈륨 등의 금속과는 다른 물성을 갖게 된다. 특히, PZT와 같은 압전 물질로 이루어진 변형층은 질화물층의 상부에서는 잘 증착되지 않는 특성을 가지므로, Iso-cut 부에 보이드(void)가 발생한다. 이와 같이 변형층에 보이드가 생성되어 있는 상태에서 변형층을 구성하는 압전 물질을 상변이시키기 위한 급속 열처리(RTA) 공정을 진행하게 되면, 상기 변형층이 부풀려지게 되어 변형층의 내부에 크랙이 발생하게 된다. 변형층에 크랙이 발생하면, 변형층의 압전 특성이 저하될 뿐만 아니라 그 상부에 증착되는 상부 전극이 단락되거나 상기 상부 전극을 패터닝하기 위한 사진 식각 공정을 신뢰성 있게 진행할 수 없는 문제가 발생한다.In addition, according to the manufacturing method of the thin film type optical path control apparatus described above, since the iso-cut addition film becomes a nitride layer, the metal layer such as platinum (Pt) or tantalum constituting the lower electrode 35 has different physical properties. do. In particular, since the strained layer made of a piezoelectric material such as PZT has a property of not being deposited well on top of the nitride layer, voids occur in the iso-cut portion. As described above, when a rapid heat treatment (RTA) process for phase shifting the piezoelectric material constituting the strained layer is performed in the state where voids are formed in the strained layer, the strained layer is inflated and cracks are generated in the strained layer. Done. If cracks occur in the strained layer, not only the piezoelectric properties of the strained layer are lowered, but also a problem arises in that the upper electrode deposited thereon is short-circuited or the photolithography process for patterning the upper electrode cannot be reliably performed.

최근에는, Iso­Cut 부가 손상되는 것을 방지하기 위하여, 멤브레인까지 화소 형상으로 패터닝한 후 비정질 실리콘과 같은 물질로 이루어진 식각 보호층을 증착하고, Iso­Cut 부의 식각 보호층을 남기고 나머지는 식각하는 방법이 제안되었다. 상기 식각 보호층은 후속하는 플루오르화 수소 증기에 의한 식각 공정시 식각되지 않는 물질(PECVD-비정질 실리콘)로 이루어지므로, Iso­Cut 부를 통해 플루오르화 수소 증기가 침투하는 것을 방지할 수 있다. 상기 식각 보호층은 플루오르화 수소 증기에 의한 식각 공정을 실시한 후 블랭킷 식각(blanket etch) 방법으로 제거된다. 그러나, 상기한 방법에 의하면, 상부 전극과 하부 전극의 단차면에 형성되는 식각 보호층의 두께가 다른 부위에서의 두께보다 상대적으로 두껍기 때문에, 식각 보호층을 블랭킷 식각 방법으로 제거한 후에도 상부 전극과 하부 전극의 단차면에서 상기 식각 보호층이 잔류하게 된다. 따라서, 상부 전극과 하부 전극간에 전기적인 단락(short)이 유발된다.Recently, in order to prevent the Iso ICut portion from being damaged, a method of depositing an etch protective layer made of a material such as amorphous silicon after patterning the pixel shape to the membrane, leaving an etch protective layer of the Iso­Cut portion, and etching the rest has been proposed. Since the etch protection layer is made of a material (PECVD-amorphous silicon) that is not etched during the subsequent etching process with hydrogen fluoride, hydrogen fluoride vapor can be prevented from penetrating through the Iso­Cut part. The etch protective layer is removed by a blanket etch method after performing an etching process by hydrogen fluoride vapor. However, according to the above method, since the thickness of the etch protective layer formed on the stepped surface of the upper electrode and the lower electrode is relatively thicker than the thickness at other portions, the upper electrode and the lower electrode after removing the etch protective layer by the blanket etching method. The etching protection layer remains on the stepped surface of the electrode. Thus, an electrical short is caused between the upper electrode and the lower electrode.

또한, PZT와 같은 압전 물질로 이루어진 변형층에 크랙이 발생하는 것을 방지하기 위하여, 하부 전극을 증착한 후 Iso­Cut 공정을 생략하고 그 상부에 변형층 및 상부 전극을 순차적으로 증착한 후, 상기 상부 전극 및 변형층을 화소 형상으로 식각하고 상기 하부 전극을 화소 형상으로 식각하면서 하부 전극을 각 화소별로 분리하도록 Iso­Cut하는 방법도 제안되었다. 따라서, PZT와 같은 압전 물질로 구성되는 변형층을 증착하기 전에 하부 전극의 Iso­Cut 부를 형성하지 않으므로, 상기 변형층이 질화물층이 아닌 백금층이나 탄탈륨층과 샅은 금속층의 위에서만 증착되어 후속하는 상변이를 위한 열처리 공정시 크랙이 발생하지 않는다. 그러나, 상기한 방법에 의하면, 하부 전극을 Iso­Cut하기 위하여 상부 전극을 각 화소별로 분리시켜야 되므로, Iso­Cut 공정을 진행한 후 리프트-오프(lift-off) 공정으로 각 화소별로 분리된 상부 전극을 연결하기 위한 금속층을 형성하여야 한다. 따라서, 상부 전극의 면적이 감소될 뿐만 아니라, 리프트-오프 공정에 의해 접착면의 저항이 증가되는 문제가 발생한다.In addition, in order to prevent cracks from occurring in the strained layer made of a piezoelectric material such as PZT, after the lower electrode is deposited, the IsoCut process is omitted, and the strained layer and the upper electrode are sequentially deposited thereon, and then the upper electrode. In addition, a method of isocutting a method of separating the lower electrode by each pixel while etching the strained layer into the pixel shape and etching the lower electrode into the pixel shape is also proposed. Therefore, since the IsoCut portion of the lower electrode is not formed prior to depositing the strained layer made of piezoelectric material such as PZT, the strained layer is deposited only on the platinum layer or tantalum layer and the thin metal layer, not on the nitride layer, and subsequently on the upper side. Cracks do not occur during the heat treatment process for this. However, according to the above method, since the upper electrode must be separated for each pixel in order to IsoCut the lower electrode, connecting the upper electrode separated for each pixel by a lift-off process after performing the IsoCut process. To form a metal layer. Therefore, not only the area of the upper electrode is reduced, but also a problem arises in that the resistance of the adhesive surface is increased by the lift-off process.

따라서, 본 발명의 목적은, 하부 전극의 Iso­Cut 부를 보강하기 위한 분리층을 형성하고 상기 Iso­Cut 부에 플루오르화 수소 증기가 침투하는 것을 방지하기 위한 식각 보호층을 형성함에 있어서, 상부 전극과 하부 전극간의 전기적인 단락을 방지하며 변형층에 크랙이 발생하는 것을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to form an isolation layer for reinforcing the IsoCut portion of the lower electrode and to form an etch protective layer for preventing hydrogen fluoride vapor from penetrating the IsoCut portion. It is to provide a thin film-type optical path control device and a method of manufacturing the same that can prevent an electrical short circuit and to prevent cracks in the deformation layer.

도 1a 및 도 1b는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 제조 방법을 설명하기 위한 단면도들이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a thin film type optical path adjusting device described in the applicant's prior application.

도 2는 상기 선행 출원에 기재된 박막형 광로 조절 장치에서 Iso-Cut 부위를 확대 도시한 평면도이다.FIG. 2 is an enlarged plan view illustrating an Iso-Cut part in the thin film type optical path adjusting device described in the above prior application. FIG.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 4는 도 3에 도시한 장치를 B-B' 선으로 자른 단면도이다.4 is a cross-sectional view of the apparatus shown in FIG. 3 taken along line B-B '.

도 5는 도 3에 도시한 장치를 C-C' 선으로 자른 단면도이다.FIG. 5 is a cross-sectional view of the apparatus shown in FIG. 3 taken along line C-C '.

도 6a 내지 도 6g는 도 4에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.6A to 6G are cross-sectional views illustrating a method of manufacturing the apparatus shown in FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

100 : 액티브 매트릭스 105 : 드레인 패드100: active matrix 105: drain pad

110 : 보호층 115 : 식각 방지층110: protective layer 115: etch stop layer

125 : 지지층 130 : 하부 전극125: support layer 130: lower electrode

135 : 변형층 138 : 분리층135: strained layer 138: separation layer

140 : 상부 전극 145 : 비어 홀140: upper electrode 145: via hole

150 : 비어 컨택 152 : 식각 보호층150: via contact 152: etch protective layer

160 : 에어 갭160: air gap

상술한 본 발명의 목적을 달성하기 위하여, 본 발명은, M×N(M, N은 정수)개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다. 상기 액츄에이터는, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 수평하게 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성되며 Iso­Cut 부에 의해 각 화소별로 분리된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, ⅳ) 상기 Iso­Cut 부 및 상기 변형층의 단차면에 형성된 분리층, 그리고 ⅴ) 상기 변형층의 상부에 형성된 상부 전극을 포함한다.In order to achieve the above object of the present invention, the present invention relates to an active matrix comprising an M × N (M, N is an integer) MOS transistor and including a drain pad extending from the drain of the transistor. Provided is a thin film type optical path control device including an actuator formed thereon. The actuator may include: i) a support layer on one side of which is in contact with an upper portion of the active matrix and the other side of which is horizontally formed through an air gap; ii) a lower electrode formed on an upper portion of the support layer and separated for each pixel by an IsoCut part. A strained layer formed on the lower electrode, iii) a separation layer formed on the step surface of the IsoCut portion and the strained layer, and iii) an upper electrode formed on the strained layer.

또한, 상술한 본 발명의 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계; 상기 액티브 매트릭스의 상부에 희생층을 형성하는 단계; 그리고 i) 상기 희생층의 상부에 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, ⅳ) 상기 하부 전극을 각 화소별로 Iso­Cut하는 단계, ⅴ) 상기 Iso­Cut 부 및 상기 변형층의 단차면에 분리층을 형성하는 단계, ⅵ) 상기 변형층의 상부에 상부 전극을 형성하는 단계, ⅶ) 상기 결과물 상에 상기 지지층과 동일한 패턴으로 식각 보호층을 형성하는 단계, 및 ⅷ) 상기 희생층을 제거하여 에어 갭을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In addition, in order to achieve the above object of the present invention, the present invention provides a step of providing an active matrix including a drain pad is embedded with M × N (M, N is an integer) and extends from the drain of the transistor ; Forming a sacrificial layer on top of the active matrix; I) forming a support layer on top of the sacrificial layer, ii) forming a bottom electrode on top of the support layer, iii) forming a strained layer on top of the bottom electrode, iii) IsoCut for each pixel, iii) forming a separation layer on the stepped surface of the IsoCut portion and the strained layer, iii) forming an upper electrode on the strained layer, iii) the support layer on the resultant Forming an etch protective layer in the same pattern as, and iii) forming an actuator having the step of removing the sacrificial layer to form an air gap provides a method of manufacturing a thin film type optical path control apparatus.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통해 하부 전극에 인가된다. 동시에, 상부 전극에는 외부로부터 제2 신호가 인가되어 상부 전극과 하부 전극 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극과 하부 전극 사이에 형성된 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극은 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 상부 전극은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control apparatus according to the present invention, the first signal transmitted from the outside is applied to the lower electrode through the transistor, the drain pad and the via contact embedded in the active matrix. At the same time, the second signal is applied to the upper electrode from the outside to generate an electric field according to the potential difference between the upper electrode and the lower electrode. Due to this electric field, the strain layer formed between the upper electrode and the lower electrode causes deformation. The strained layer contracts in a direction orthogonal to the electric field, whereby the actuator is bent at a predetermined angle. The upper electrode, which also functions as a mirror that reflects light, is formed on the actuator and is inclined with the actuator. Accordingly, the upper electrode reflects the light incident from the light source at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

그러므로, 본 발명에 의하면, 변형층을 증착하고 사진 식각 공정에 의해 상기 변형층을 화소 형상으로 패터닝한 후, 하부 전극에 Iso­Cut 부를 형성하고 결과물의 상부에 상기 Iso­Cut 부를 보강하기 위한 분리층을 증착하고 사진 식각 공정에 의해 상기 분리층을 패터닝한다. 상기 분리층은 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 비정질 실리콘 식각 보호층으로 인하여 상부 전극과 하부 전극간에 전기적인 단락(short)이 유발되는 것을 방지할 수 있도록 상기 변형층의 단차면에 스페이서 형태로 형성된다. 또한, 본 발명에 의하면, 하부 전극을 증착한 후 Iso­Cut 공정을 생략하고 그 상부에 변형층을 증착하며, 상기 변형층을 화소 형상으로 식각한 후 하부 전극을 각 화소별로 분리하도록 Iso­Cut한다. 따라서, PZT와 같은 압전 물질로 구성된 변형층이 질화물층이 아닌 백금층이나 탄탈륨층과 같은 금속층(하부 전극)의 위에서만 증착되므로, 후속하는 변형층의 상변이를 위한 열처리 공정시 상기 압전 물질로 이루어진 변형층에 크랙이 발생하지 않는다. 그리고, 본 발명에 의하면, 별도의 금속층 없이 상부 전극 자체로 각 화소간이 연결되므로 AMA 소자의 구조적 안정화를 얻을 수 있다.Therefore, according to the present invention, after depositing a strained layer and patterning the strained layer into a pixel shape by a photolithography process, an IsoCut portion is formed on a lower electrode and a separation layer for reinforcing the IsoCut portion is formed on top of the resultant. The separation layer is patterned by a photolithography process. The separation layer may be formed to prevent electrical short between the upper electrode and the lower electrode due to an amorphous silicon etch protective layer formed to prevent penetration of hydrogen fluoride (HF) vapor into the IsoCut part. It is formed in the form of a spacer on the stepped surface of the strained layer. In addition, according to the present invention, after depositing the lower electrode, the Iso­Cut process is omitted, and a strained layer is deposited on the upper part. Therefore, the strained layer made of a piezoelectric material such as PZT is deposited only on the metal layer (lower electrode) such as the platinum layer or tantalum layer, not the nitride layer, so that the piezoelectric material is subjected to the heat treatment process for the phase change of the subsequent strained layer. Cracks do not occur in the deformed layer formed. In addition, according to the present invention, since each pixel is connected to the upper electrode itself without a separate metal layer, structural stabilization of the AMA device can be obtained.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 4 및 도 5는 도 3에 도시한 장치를 B-B' 선 및 C-C' 선으로 자른 단면도들이다.3 is a plan view of a thin film type optical path control apparatus according to the present invention, and FIGS. 4 and 5 are cross-sectional views taken along line B-B 'and line C-C' of the apparatus shown in FIG.

도 3 내지 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.3 to 5, the thin film type optical path adjusting apparatus according to the present invention includes an active matrix 100 and an actuator 200 formed on the active matrix 100.

내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(105)가 형성된 액티브 매트릭스(100)는, 상기 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 적층된 보호층(110)과 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.The active matrix 100 in which an M × N (M, N is an integer) MOS transistor (not shown) is formed therein and a drain pad 105 extending from the drain of the transistor is formed. And a protective layer 110 stacked on the drain pad 105 and an etch stop layer 115 stacked on the protective layer 110.

상기 액츄에이터(200)는, 상기 식각 방지층(115) 중 아래에 드레인 패드(105)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 수평하게 형성된 지지층(125), 지지층(125)의 상부에 형성된 하부 전극(130), 하부 전극(130)의 상부에 형성된 변형층(135), 변형층(135)의 상부에 형성된 상부 전극(140), 그리고 상기 변형층(135)의 일측으로부터 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115), 및 보호층(110)을 통하여 상기 드레인 패드(105)까지 수직하게 형성된 비어 홀(145)의 내부에 상기 드레인 패드(5)와 하부 전극(35)이 연결되도록 형성된 비어 컨택(150)을 포함한다. 상기 지지층(125)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다.The actuator 200 has a support layer 125 and a support layer 125 formed at one side thereof in contact with a portion of the etch stop layer 115 at which a drain pad 105 is formed and the other side of the actuator 200 formed horizontally through an air gap 160. ), A lower electrode 130 formed on the upper side, a strained layer 135 formed on the lower electrode 130, an upper electrode 140 formed on the strained layer 135, and one side of the strained layer 135. The via hole 145 formed vertically to the drain pad 105 through the strained layer 135, the lower electrode 130, the support layer 125, the etch stop layer 115, and the protective layer 110. And a via contact 150 formed to connect the drain pad 5 and the lower electrode 35 to each other. The support layer 125 functions as a membrane supporting the actuator of the thin film type optical path adjusting device described in the previous application.

도 4 및 도 5를 참조하면, 하부 전극(130)을 각 화소별로 분리하는 Iso­Cut 부에 분리층(138)이 형성된다. 상기 분리층(138)은 상기 Iso­Cut 부에 후속 공정에서 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 식각 보호층(152)이 블랭킷 식각 공정 후에도 잔류하여 상부 전극(140)과 하부 전극(130) 간에 전기적인 단락이 유발되는 것을 방지할 수 있도록 상기 변형층(135)의 단차면에 스페이서 형태로 형성된다.4 and 5, a separation layer 138 is formed on an Iso_Cut portion that separates the lower electrode 130 for each pixel. The separation layer 138 has an etch protection layer 152 formed to prevent penetration of hydrogen fluoride (HF) vapor into the IsoCut portion in a subsequent process, so that the separation layer 138 remains after the blanket etching process. In order to prevent electrical shorts between the electrodes 130, the stepped surface of the deforming layer 135 is formed in a spacer shape.

이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the drawings.

도 6a 내지 도 6g는 도 4에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 6a 내지 도 6g에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6A to 6G are cross-sectional views illustrating a method of manufacturing the apparatus shown in FIG. 4. 6A to 6G, the same reference numerals are used for the same members as in FIG.

도 6a를 참조하면, M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(100) 상에 보호층(110)을 형성한다. 상기 액티브 매트릭스(100)는 실리콘 등의 반도체로 이루어지거나 유리 또는 알루미나(Al2O3) 등의 절연 물질로 구성된다. 상기 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 손상되는 것을 방지한다.Referring to FIG. 6A, a protective layer is formed on an active matrix 100 in which M × N (M and N are integers) MOS transistors (not shown) are formed and drain pads 5 extending from the drains of the transistors are formed. Form 110. The active matrix 100 is made of a semiconductor such as silicon or an insulating material such as glass or alumina (Al 2 O 3 ). The protective layer 110 may be formed to have a thickness of about 0.1 μm to about 1.0 μm by using a chemical vapor deposition (CVD) method. The protective layer 110 prevents damage to the active matrix 100 in which the MOS transistor is embedded during a subsequent process.

상기 보호층(110)의 상부에는 식각 방지층(115)이 형성된다. 식각 방지층(115)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(115)은 후속하는 식각 공정 동안에 보호층(110) 및 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)가 식각되는 것을 방지한다.An etch stop layer 115 is formed on the passivation layer 110. The etch stop layer 115 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 115 prevents the protective layer 110 and the active matrix 100 having the MOS transistor embedded therein from being etched during the subsequent etching process.

상기 식각 방지층(115)의 상부에는 희생층(120)이 형성된다. 희생층(120)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 2.0∼3.3㎛ 정도의 두께로 증착하여 형성한다. 이 경우, 희생층(120)은 상기 MOS 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(120)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(120) 중 그 아래에 드레인 패드(105)가 형성되어 있는 부분을 식각하여 상기 식각 방지층(115)의 일부를 노출시킴으로써 액츄에이터(200)의 지지부가 형성될 위치를 만든다.The sacrificial layer 120 is formed on the etch stop layer 115. The sacrificial layer 120 is formed by depositing a phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to a thickness of about 2.0 to 3.3 μm using an atmospheric chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 120 covers the upper portion of the active matrix 100 in which the MOS transistor is embedded, the surface flatness is very poor. Therefore, the surface of the sacrificial layer 120 is planarized by polishing using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 120 in which the drain pad 105 is formed is etched to expose a portion of the etch stop layer 115 to form a position at which the support portion of the actuator 200 is to be formed.

도 6b를 참조하면, 상기 노출된 식각 방지층(115)의 상부 및 희생층(120)의 상부에는 지지층(125)이 형성된다. 지지층(125)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다.Referring to FIG. 6B, a support layer 125 is formed on the exposed etch stop layer 115 and on the sacrificial layer 120. The support layer 125 is formed to have a thickness of about 0.1 to 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method.

상기 지지층(125)의 상부에는 하부 전극(130)이 형성된다. 하부 전극(130)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 하부 전극(130)에는 외부로부터 액티브 매트릭스(100)에 내장된 트랜지스터 및 드레인 패드(105)를 통하여 제1 신호(화상 신호)가 인가된다.The lower electrode 130 is formed on the support layer 125. The lower electrode 130 is formed to have a thickness of about 0.1 μm to about 1.0 μm by sputtering a metal having electrical conductivity such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta). The first electrode (image signal) is applied to the lower electrode 130 through the transistor and the drain pad 105 embedded in the active matrix 100 from the outside.

상기 하부 전극(130) 상에는 PZT 또는 PLZT 등의 압전 물질로 이루어진 변형층(135)이 형성된다. 변형층(135)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 본 발명에서는 PZT와 같은 압전 물질로 구성되는 변형층(135)을 형성하기 전에 하부 전극(130)에 Iso­Cut 부를 형성하지 않는다. 따라서, 상기 압전 물질로 이루어진 변형층(135)이 질화물로 구성된 지지층(125)이 아닌 백금, 탄탈륨 등의 금속으로 이루어진 하부 전극(130)의 위에서만 증착되므로, 상기 압전 물질로 구성된 변형층(135)이 보이드 없이 증착되어 후속하는 상변이를 위한 변형층(135)의 열처리 공정시 변형층(135)의 내부에 크랙이 발생하지 않는다. 이어서, 상기 변형층(135)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(135)은 상부 전극(140)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(130)에 제1 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.The deformation layer 135 made of a piezoelectric material such as PZT or PLZT is formed on the lower electrode 130. The strained layer 135 is formed to have a thickness of about 0.1 to 1.0 μm, preferably about 0.4 μm, using a sol-gel method, a sputtering method, or a chemical vapor deposition method. In the present invention, the Iso 변형 Cut portion is not formed in the lower electrode 130 before the strain layer 135 formed of the piezoelectric material such as PZT is formed. Therefore, since the strained layer 135 made of the piezoelectric material is deposited only on the lower electrode 130 made of metal such as platinum or tantalum, not the support layer 125 made of nitride, the strained layer 135 made of the piezoelectric material ) Is deposited without voids so that cracks do not occur inside the strained layer 135 during the heat treatment process of the strained layer 135 for subsequent phase transition. Subsequently, the piezoelectric material constituting the strained layer 135 is subjected to heat treatment by a rapid heat treatment (RTA) method to cause phase shift. The strained layer 135 is applied with a second signal (bias signal) to the upper electrode 140 and a first signal is applied to the lower electrode 130 so that a potential difference between the upper electrode 140 and the lower electrode 130 is applied. Deformation is caused by the electric field generated.

도 6c를 참조하면, 상기 변형층(135)을 사진 식각 공정을 통해 소정의 화소 형상으로 패터닝한 후, 상기 하부 전극(130)을 각각의 화소별로 분리시킴으로써 각 화소들에 독자적인 제1 신호가 인가되도록 하부 전극(130)을 Iso­Cut한다.Referring to FIG. 6C, after the deformation layer 135 is patterned into a predetermined pixel shape through a photolithography process, an independent first signal is applied to each pixel by separating the lower electrode 130 for each pixel. IsoCut the lower electrode 130 as possible.

이어서, 상기 결과물의 상부에 상기 Iso­Cut 부를 보강하기 위한 분리층(138)으로서, 예를 들면, 산화막을 증착하고 사진 식각 공정에 의해 상기 분리층(138)을 패터닝한다. 상기 분리층(138)은 Iso­Cut 부에 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 비정질 실리콘 식각 보호층(152)으로 인하여 상부 전극(140)과 하부 전극(130)간에 전기적인 단락이 유발되는 것을 방지할 수 있도록 상기 변형층(135)의 단차면에 스페이서 형태로 형성된다.Subsequently, as an isolation layer 138 for reinforcing the Iso­Cut portion on the resultant, for example, an oxide film is deposited and the separation layer 138 is patterned by a photolithography process. The separation layer 138 is electrically connected between the upper electrode 140 and the lower electrode 130 due to an amorphous silicon etch protective layer 152 formed to prevent penetration of hydrogen fluoride (HF) vapor into the IsoCut portion. In order to prevent occurrence of a short circuit, the deformed layer 135 may be formed in a spacer shape.

도 6d를 참조하면, 상기 분리층(138)이 형성된 결과물의 상부에 상부 전극(140)을 형성한다. 상부 전극(140)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(140)에는 외부로부터 제2 신호가 인가된다. 상기 상부 전극(140)은 전기 전도성 및 반사성이 우수하므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.Referring to FIG. 6D, the upper electrode 140 is formed on an upper portion of the resultant layer in which the separation layer 138 is formed. The upper electrode 140 is formed to have a thickness of about 0.1 to 1.0 μm by sputtering a metal having electrical conductivity and reflectivity such as aluminum (Al), silver (Ag), or platinum (Pt). The second signal is applied to the upper electrode 140 from the outside. Since the upper electrode 140 has excellent electrical conductivity and reflectivity, the upper electrode 140 performs not only a function of a bias electrode generating an electric field but also a function of a mirror reflecting light incident from a light source.

이어서, 사진 식각 공정을 이용하여 상기 상부 전극(140)을 상기 분리층(138)의 경계면에 오버랩(overlap)되도록 소정의 화소 형상으로 패터닝한 후, 사진 식각 공정을 이용하여 상기 하부 전극(130)을 소정의 화소 형상을 갖도록 패터닝한다.Subsequently, the upper electrode 140 is patterned into a predetermined pixel shape so as to overlap the boundary surface of the separation layer 138 by using a photolithography process, and then the lower electrode 130 using a photolithography process. Is patterned to have a predetermined pixel shape.

도 6e를 참조하면, 상기 변형층(135)의 일측으로부터 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115), 및 보호층(110)을 차례로 식각하여 비어 홀(145)을 형성한다. 따라서, 비어 홀(145)은 상기 변형층(135)의 일측으로부터 상기 드레인 패드(105)까지 형성된다. 다음에, 상기 비어 홀(145)의 내부에 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링하여 비어 컨택(150)을 형성한다. 비어 컨택(150)은 상기 드레인 패드(105)와 하부 전극(130)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105), 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다. 그리고, 사진 식각 공정을 이용하여 상기 지지층(125)을 Iso­Cut 부를 포함하는 소정의 화소 형상으로 패터닝한다.Referring to FIG. 6E, via holes may be sequentially etched from one side of the strained layer 135 by etching the strained layer 135, the lower electrode 130, the support layer 125, the etch stop layer 115, and the protective layer 110. 145 is formed. Thus, the via hole 145 is formed from one side of the strained layer 135 to the drain pad 105. Next, a via contact 150 is formed by sputtering a metal having electrical conductivity such as tungsten (W), aluminum (Al), or titanium (Ti) in the via hole 145. The via contact 150 electrically connects the drain pad 105 and the lower electrode 130. Therefore, the first signal applied from the outside is applied to the lower electrode 130 through the transistor embedded in the active matrix 100, the drain pad 105, and the via contact 150. The support layer 125 is patterned into a predetermined pixel shape including an Iso ICut portion by using a photolithography process.

도 6f를 참조하면, 상기와 같이 지지층(125)을 식각한 후, 상기 결과물의 상부에 식각 보호층(152)을 형성한다. 식각 보호층(152)은 후속하는 플루오르화 수소(HF) 증기를 이용한 희생층(120)의 식각 시 식각되지 않는 물질로 형성하는 것이 바람직하며, 더욱 바람직하게는 비정질 실리콘을 플라즈마-증대 화학 기상 증착(PECVD) 방법을 이용하여 형성한다. 이어서, 상기 지지층(125)을 패터닝할 때 사용되었던 마스크를 이용하여 상기 식각 보호층(152)을 지지층(125)과 동일한 패턴으로 식각한다.Referring to FIG. 6F, after etching the support layer 125 as described above, an etching protection layer 152 is formed on the resultant. Etch protective layer 152 is preferably formed of a material that is not etched during the etching of the sacrificial layer 120 using subsequent hydrogen fluoride (HF) vapor, more preferably, plasma-enhanced chemical vapor deposition of amorphous silicon It forms using the (PECVD) method. Subsequently, the etch protection layer 152 is etched in the same pattern as the support layer 125 using a mask used when patterning the support layer 125.

도 6g를 참조하면, 상기 희생층(120)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 희생층(120)의 위치에 에어 갭(160)을 형성한다. 이 경우, 상기 Iso­Cut 부는 상기 플루오르화 수소 증기에 식각되지 않는 물질(PECVD-비정질 실리콘)로 이루어진 식각 보호층(152)으로 피복되어 있으므로, 상기 Iso­Cut 부를 통해 플루오르화 수소 증기가 액티브 매트릭스(100) 쪽으로 침투하는 것을 방지할 수 있다.Referring to FIG. 6G, the sacrificial layer 120 is etched using hydrogen fluoride (HF) vapor to form an air gap 160 at the position of the sacrificial layer 120. In this case, since the IsoCut portion is covered with an etch protective layer 152 made of a material (PECVD-amorphous silicon) that is not etched in the hydrogen fluoride vapor, hydrogen fluoride vapor is directed toward the active matrix 100 through the IsoCut portion. Penetration can be prevented.

이어서, 상기 식각 보호층(152)을 블랭킷 건식 식각(blanket dry etch) 방법으로 제거함으로써 AMA 소자를 완성한다. 이 경우, 상기 상부 전극(140)과 하부 전극(130)의 단차면에 형성되는 식각 보호층(152)의 두께가 다른 부위에서의 두께보다 상대적으로 두껍기 때문에, 식각 보호층(152)을 블랭킷 식각 방법으로 제거한 후에도 상부 전극(140)과 하부 전극(130)의 단차면에서 상기 식각 보호층(152)이 잔류하게 된다. 그러나, 본 발명에서는 변형층(135)의 단차면에 저항이 높은 산화물로 이루어진 분리층(138)이 스페이서 형태로 형성되어 있기 때문에, 상기 분리층(138)이 상부 전극(140)과 하부 전극(130)을 독립시키는 역할을 한다. 따라서, 상기 상부 전극(140)과 하부 전극(130) 간에 전기적인 단락이 유발되지 않는다. 또한, 상기 분리층(138)에 의해 식각 보호층(152)의 블랭킷 식각량을 적게 할 수 있으므로, 상기 블랭킷 식각 공정에 의해 그 하부의 식각 방지층(115)이 과도 식각되는 것을 최소화할 수 있다.Subsequently, the AMA device is completed by removing the etch protection layer 152 by a blanket dry etch method. In this case, since the thickness of the etch protection layer 152 formed on the stepped surfaces of the upper electrode 140 and the lower electrode 130 is relatively thicker than the thickness at other portions, the etch protection layer 152 is blanket-etched. Even after the removal by the method, the etching protection layer 152 remains on the stepped surfaces of the upper electrode 140 and the lower electrode 130. However, in the present invention, since the separation layer 138 made of oxide having high resistance is formed on the stepped surface of the strained layer 135 in the form of a spacer, the separation layer 138 is formed of the upper electrode 140 and the lower electrode ( 130 serves to independence. Therefore, an electrical short is not caused between the upper electrode 140 and the lower electrode 130. In addition, since the blanket etch amount of the etch protection layer 152 may be reduced by the separation layer 138, excessive etching of the etch stop layer 115 under the blanket etch process may be minimized.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통해 하부 전극(130)에 인가된다. 동시에, 상부 전극(140)에는 외부로부터 제2 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이에 형성된 변형층(135)이 변형을 일으킨다. 변형층(135)은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(200)는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극(140)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라서, 상부 전극(140)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted from the outside to the lower electrode 130 through the transistor, the drain pad 105 and the via contact 150 embedded in the active matrix 100. Is approved. At the same time, a second signal is applied to the upper electrode 140 from the outside to generate an electric field according to the potential difference between the upper electrode 140 and the lower electrode 130. Due to this electric field, the deformation layer 135 formed between the upper electrode 140 and the lower electrode 130 causes deformation. The strained layer 135 contracts in a direction orthogonal to the electric field, whereby the actuator 200 is bent at a predetermined angle. The upper electrode 140, which also functions as a mirror that reflects light, is formed on the actuator 200 and is inclined together with the actuator 200. Accordingly, the upper electrode 140 reflects the light incident from the light source at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

상술한 바와 같이 본 발명에 의하면, Iso­Cut 부를 보강하기 위한 분리층이 변형층의 단차면에 스페이서 형태로 형성됨으로써, 상기 Iso­Cut 부를 통해 플루오르화 수소(HF) 증기가 침투하는 것을 방지하기 위하여 형성되는 식각 보호층으로 인하여 상부 전극과 하부 전극간에 전기적인 단락이 유발되는 것을 방지할 수 있다. 또한, 하부 전극을 증착한 후 Iso­Cut 공정을 생략하고 그 상부에 변형층을 증착하므로, PZT와 같은 압전 물질로 구성된 변형층이 질화물층이 아닌 백금층이나 탄탈륨층과 같은 금속층(하부 전극)의 위에서만 증착되어 후속하는 변형층의 상변이를 위한 열처리 공정시 상기 변형층의 내부에 크랙이 발생하지 않는다. 더욱이, 별도의 금속층 없이 상부 전극 자체로 각 화소간이 연결되므로 AMA 소자의 구조적 안정화를 얻을 수 있다.As described above, according to the present invention, the separation layer for reinforcing the IsoCut portion is formed in the form of a spacer on the stepped surface of the strained layer, thereby forming an etch formed to prevent hydrogen fluoride (HF) vapor from penetrating through the IsoCut portion. The protective layer may prevent an electrical short between the upper electrode and the lower electrode. In addition, since the lower electrode is deposited, the IsoCut process is omitted and the strained layer is deposited on the upper part, so that the strained layer made of piezoelectric material such as PZT is not a nitride layer but a metal layer (bottom electrode) such as platinum layer or tantalum layer. Only the deposition does not cause cracks in the interior of the strained layer during the heat treatment process for the phase change of the subsequent strained layer. Furthermore, since each pixel is connected to the upper electrode itself without a separate metal layer, structural stabilization of the AMA device can be obtained.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (6)

M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드(105)를 포함하는 액티브 매트릭스(100); 그리고An active matrix (100) containing M × N (M, N is an integer) MOS transistors and including drain pads 105 extending from the drains of the transistors; And i) 상기 액티브 매트릭스(100)의 상부에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 수평하게 형성된 지지층(125), ⅱ) 상기 지지층(125)의 상부에 형성되며 Iso­Cut 부에 의해 각 화소별로 분리된 하부 전극(130), ⅲ) 상기 하부 전극(130)의 상부에 형성된 변형층(135), ⅳ) 상기 Iso­Cut 부 및 상기 변형층(135)의 단차면에 형성된 분리층(138), ⅴ) 상기 분리층(138)의 측벽에 형성된 식각 보호층(152) 및 Ⅵ) 상기 변형층(135)의 상부에 형성된 상부 전극(140)을 갖는 액츄에이터를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.i) one side is in contact with the top of the active matrix 100 and the other side is formed horizontally via the air gap 160, ii) is formed on the top of the support layer 125 and each by the IsoCut part A lower electrode 130 separated for each pixel, and (i) a strained layer 135 formed on the lower electrode 130, and iv) a separated layer 138 formed on a step surface of the IsoCut portion and the strained layer 135. And (iii) an actuator having an etch protection layer 152 formed on the sidewalls of the separation layer 138 and an upper electrode 140 formed on the deformation layer 135. Device. 제1항에 있어서, 상기 상부 전극(140)은 상기 분리층(138)의 경계면에 오버랩되도록 형성된 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein the upper electrode is formed to overlap the boundary surface of the separation layer. 제1항에 있어서, 상기 분리층(138)은 상기 변형층(135)의 단차면에서 스페이서 형태로 형성된 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein the separation layer (138) is formed in a spacer form at a stepped surface of the deformation layer (135). M×N(M, N은 정수) 개의 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드를 포함하는 액티브 매트릭스를 제공하는 단계;Providing an active matrix comprising M × N (M, N is an integer) transistors and including drain pads extending from the drains of the transistors; 상기 액티브 매트릭스의 상부에 희생층을 형성하는 단계; 그리고Forming a sacrificial layer on top of the active matrix; And a) 상기 희생층의 상부에 지지층을 형성하는 단계, b) 상기 지지층의 상부에 하부 전극을 형성하는 단계, c) 상기 하부 전극의 상부에 변형층을 형성하는 단계, d) 상기 변형층을 화소 형상으로 식각하는 단계, e) 상기 하부 전극을 각 화소별로 Iso­Cut하는 단계, f) 상기 Iso­Cut 부 및 상기 변형층의 단차면에 분리층을 형성하는 단계, g) 상기 변형층의 상부에 상부 전극을 형성하는 단계, h) 상기 상부 전극을 상기 분리층의 경계면에 오버랩되도록 식각하는 단계, i) 상기 하부 전극을 화소 형상으로 식각하는 단계, j) 상기 하부 전극과 드레인 패드를 전기적으로 연결시키기 위하여 상기 변형층으로부터 상기 드레인 패드까지 수직하게 비어 컨택을 형성하는 단계, k) 상기 지지층을 화소 형상으로 식각하는 단계, l) 상기 결과물의 상부에 상기 Iso­Cut 부를 피복하도록 식각 보호층을 형성하는 단계, m) 상기 희생층을 제거하여 에어 갭을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계, 및 n) 상기 식각 보호층을 블랭킷 식각 방법으로 제거하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.a) forming a support layer on top of the sacrificial layer, b) forming a bottom electrode on top of the support layer, c) forming a strained layer on top of the bottom electrode, d) forming a pixel on the strained layer Etching to a shape, e) isocutting the lower electrode for each pixel, f) forming a separation layer on the stepped surface of the isocut portion and the strained layer, g) forming an upper electrode on top of the strained layer Forming, h) etching the upper electrode to overlap the interface of the separation layer, i) etching the lower electrode in a pixel shape, j) electrically connecting the lower electrode and the drain pad to each other. Forming a via contact vertically from the strained layer to the drain pad, k) etching the support layer into a pixel shape, l) covering the IsoCut portion on top of the resultant Forming an etch protective layer so as to form an air gap by removing the sacrificial layer, and n) removing the etch protective layer by a blanket etching method. The manufacturing method of the thin film type optical path control apparatus characterized by the above-mentioned. 제4항에 있어서, 상기 식각 보호층을 형성하는 단계는, 상기 식각 보호층이 상기 지지층과 동일한 패턴을 갖게 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.5. The method of claim 4, wherein the forming of the etch protective layer comprises performing the same pattern as the support layer. 6. 제5항에 있어서, 상기 식각 보호층을 형성하는 단계는, 비정질 실리콘을 플라즈마-증대 화학 기상 증착(PECVD) 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 5, wherein the forming of the etch protective layer is performed using plasma-enhanced chemical vapor deposition (PECVD).
KR1019970042371A 1997-08-29 1997-08-29 Thin flim actuatred mirror array and method for manufacturing the same KR100271000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970042371A KR100271000B1 (en) 1997-08-29 1997-08-29 Thin flim actuatred mirror array and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970042371A KR100271000B1 (en) 1997-08-29 1997-08-29 Thin flim actuatred mirror array and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR19990019069A KR19990019069A (en) 1999-03-15
KR100271000B1 true KR100271000B1 (en) 2000-11-01

Family

ID=19519230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970042371A KR100271000B1 (en) 1997-08-29 1997-08-29 Thin flim actuatred mirror array and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100271000B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240041385A (en) 2022-09-22 2024-04-01 (주)이암컴패니 Cooking container with handle rotation control function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240041385A (en) 2022-09-22 2024-04-01 (주)이암컴패니 Cooking container with handle rotation control function

Also Published As

Publication number Publication date
KR19990019069A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
KR100271000B1 (en) Thin flim actuatred mirror array and method for manufacturing the same
KR100256869B1 (en) Method for manufacturing thin flim actuated mirror array
KR100237341B1 (en) Thin film actuated mirror array and its manufacturing method
KR100257605B1 (en) Method for manufacturing thin film actuated mirror array
KR100251098B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100251110B1 (en) Manufacturing method of ama
KR100256875B1 (en) Method for manufacturing thin flim actuated mirror array
KR100256870B1 (en) Method for manufacturing thin flim actuated mirror array
KR100251101B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100248990B1 (en) Thin film actuated mirror array and method therefor
KR100257603B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100248989B1 (en) Tma and manufacturing method
KR100256791B1 (en) Method for manufacturing thin flim actuated mirror array
KR100225585B1 (en) Thin film actuated mirror array having large deformable actuators therein
KR100265947B1 (en) Method of manufacturing tma
KR19990019073A (en) Manufacturing method of thin film type optical path control device
KR19990019079A (en) Manufacturing method of thin film type optical path control device
KR19990019075A (en) Manufacturing method of thin film type optical path control device
KR19990004771A (en) Thin film type optical path control device and its manufacturing method
KR19990002351A (en) Thin film type optical path control device and its manufacturing method
KR19990019071A (en) Manufacturing method of thin film type optical path control device
KR19990035328A (en) Thin Film Type Light Path Regulator
KR19990004772A (en) Manufacturing method of thin film type optical path control device
KR19990034636A (en) Manufacturing method of thin film type optical path control device
KR19980046152A (en) Manufacturing Method of Thin Film Fluorescence Control Device to Improve Light Efficiency

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee