KR100270775B1 - 전자소자용 패키지 - Google Patents

전자소자용 패키지 Download PDF

Info

Publication number
KR100270775B1
KR100270775B1 KR1019970004853A KR19970004853A KR100270775B1 KR 100270775 B1 KR100270775 B1 KR 100270775B1 KR 1019970004853 A KR1019970004853 A KR 1019970004853A KR 19970004853 A KR19970004853 A KR 19970004853A KR 100270775 B1 KR100270775 B1 KR 100270775B1
Authority
KR
South Korea
Prior art keywords
cap
chip carrier
package
cavity
shape
Prior art date
Application number
KR1019970004853A
Other languages
English (en)
Other versions
KR970063914A (ko
Inventor
요시미 사까이
타꾸미 꼬오리이께
Original Assignee
아끼구사 나오유끼
후지쯔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR970063914A publication Critical patent/KR970063914A/ko
Application granted granted Critical
Publication of KR100270775B1 publication Critical patent/KR100270775B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0271Resonators; ultrasonic resonators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 압전소자등의 전자소자를 캠을 사용하여 칩 캐리어에 형성된 캐비티내에 밀봉하는 전자소자용 패키지에 관한 것이며, 제조윈가의 저감 및 신뢰성의 향상을 도모하는 것을 과제로 한다.
표면탄성파소자(전자소자)(3)를 탑재한 캐비티(22)가 형성된 칩 캐리어(2)와, 이 칩 캐리어(2)에 형성된 밀봉면(37)에 밀봉재(41)를 사용하여 캐비티(22)를 덮도록 접합되는 캡(4)으로 구성된 전자소자용 패키지에 있이서, 상기 캐비티(4)의 형상을 원형 또는 원형에 가까운 형상으로 한다.

Description

전자소자용 패키지
본 발명은 전자소자용 패키지에 관한 것이며, 특히 압전소자 등의 전자소자를 캡을 사용하여 칩 캐리어에 형성된 캐비티내에 밀봉하는 전자소자용 패키지에 관한 것이다.
근년에 와서 자동차 전호나 휴대전화의 소형화, 경량화에 수반하여 자동차 전화나 휴대전화에 내장되는 필터로서 소형, 경량, 고성능을 실현할 수 있는 표면탄성파를 사용한 표면탄성파피터(SAW 필터)가 개발되고 있다.
이 표면탄성파필터의 패키지는 높은 신뢰성이 요구되기 때문에 세라믹 패키지가 사용되고 있으며, 패키지내에 형성된 캐비티에 표면탄성파소자(압전소자)를 탑재한 후에 금속제 캡에 의해 캐비티를 밀봉하고 있다.
한편 상기 표면탄성파터는 제조원가의 저감이 요구되고 있으며, 패키지 구조에서도 원가 저감을 도모할 필요가 있다. 이 때문에 생산성의 향상 및 조립공정수의 저감을 도모할 수 있는 패키지구조가 요망되고 있다.
제12도 및 제13도는 종래의 전자소자용 패키지의 일례를 나타낸다. 그리고 이하의 설명에서는 전자소자로서 탄성표면파소자(103)를 사용한 탄성표면파장치(100)의 패키지를 예로 들어 설명하는 것으로 한다.
표면탄성파장치(100)는 예컨대 자동차 전화나 휴대전화에 내장된 고주파회로에 필터로서 설치되는 것이다. 제12도는 표면탄성파장치(100)의 분해사시도이고, 제13(a)도는 표면탄성파장치(100)의 사시도이며, 제13(b)도는 표면탄성파장치(100)를 조립시킨 상태의 사시도이다.
표면탄성파장치(100)의 패키지는 대개 칩 캐리어(102)와 캡(104)으로 구성되어 있다. 칩 캐리어(102)는 직방체로 되어 있으며, 제1∼제3의 세라믹기판(105∼17)을 적층한 구조를 갖는다. 이 칩 캐리어(102)는 입력측 단자(108) 및 출력측 단자(109)(각 단자를 점점 표시로 나타낸다)를 갖는다.
입력측 단자(108)는 입력측 신호단자(110)와, 이 입력측 신호단자(110)를 끼워 설치된 한쌍의 입력측 접지단자(111, 112)로 구성되어 있다. 출력측 단자(109)는 출력측 신호단자(113)와, 이 출력측 신호단자(113)를 끼워 설치된 한쌍의 출력측 접지단자(114, 115)로 구성되어 있다.
최하층에 설치된 제1의 세라믹 기판(105)은 기판본체(105a)의 상면에 도전성 금속막으로 된 다이부착부(116)(점점으로 나타낸다)가 형성되어 있다. 이 다이부착부(116)는 표면탄성파소자(103)가 탑재되는 부위이며, 입력측에서 기판본체(105a)상에 형성된 입력측 접지접속부(118, 119)에 입력측 접지단가(111, l12)가 전기적으로 접속됨과 동시에, 출력측에서도 출력측 접지접속부(120, 121)에 출력측 접지단자(114, 115)가 전기적으로 접속되어 있다.
또한 입력측 신호단자(110), 입력측 접지단자(111, 112), 출력측 신호단자(113) 및 출력측 접지단자(114, 115)는 각각 기판본체(105a)의 저면으로 인출되어 외부접속 단자로서 기능하는 푸트패턴(foot pattern)(110a∼115a)을 형성하고 있다.
칩 캐리어(102)의 중간에 설치되는 제2의 세라믹기판(106)은 기판본체(106a) 의 상면에 도전성 금속 막으로 된 패드(127∼132)가 형성되어 있으며, 이들 패드(127∼137)는 대향 설치된 소정의 단자(110∼115)에 각각 접속되어 있다.
이 패드(127∼132)는 표면탄성파소자(103)와 와이어(도시하지 않음)에 의해 전기적으로 접속되어 있다. 또 기판본체(106a)의 중앙부에는 표면탄성파소자(103)를 수납하는 캐비티부(133)가 형성되어 있다.
칩 캐리어(102)의 최상층에 설치되는 제3의 세라믹기판(107)은 그 중앙부에 제2의 세라믹기판(106)에 형성된 캐비티부(133)보다 큰 면적을 갖는 캐비티부(136)를 가짐과 동시에, 상부에 형성된 밀봉면(137)에는 후술하는 캡(104)과 전기적으로 접속되는 상부 배선막(점점으로 나타낸다)이 형성되어 있다.
상기한 각 캐비티부(133, 136)에 비해 표면탄성파소자(103)를 수납하는 캐비티(중간부)를 형성한다. 또 종래에는 이 각 캐비티부(133, 136)의 현상은 평면으로 본 상태가 장방형(長方形)으로 되어 있었다.
또 기판본체(107a)의 4코너부에는 절삭(138a∼138d)가 형성되어 있으며, 각 절삭부(138a∼138d)에는 캡접속배선(137a∼139d)(점점으로 나타낸다)이 각각 형성되어 있다. 이 캡접속배선(139a∼139d)은 상부 배선막과 전기적으로 접속된 구성으로 되어 있다.
상기한 제1∼제3의 세라믹기판(105∼107)을 접합하여 제13도에 나타낸 바와 같이 칩 캐리어(lO2)를 형성한다. 칩 캐리어(lO2)가 형성된 상태에서 제1∼제2의 세라믹기판(105, 106)의 측벽부에 형성된 입력측 신호단자(110), 입력측 접지단자(111, 112), 출력측 신호단자(113) 및 출력측 접지단자(114, 115)는 전기적으로 접속된 입력측 단자(108) 및 출력측 단자(109)를 형성한다.
또 제2의 세라믹기판(106)의 4코너부 위치에 형성되어 있는 캡접속부(140a∼140d)는 제3의 세라믹기판(107)의 절삭부(138a∼138d)에 형성된 캡접속배선(139a∼139d)과 전기적으로 접속된다.
한편 상기한 표면탄성파소자(103)는 제1의 세라믹기판(105)에 형성된 다이부착부(116)상에 탑재됨과 동시에, 그 상면에 형성된 전극부는 제2의 세라믹기판(106)에 형성된 패드(127∼132)와 와이어 본딩된다. 이에 따라 표면탄성파소자(103)는 입력측 단자(108) 및 출력측 단자(109)에 전기적으로 접속된 구성이 된다.
또 캡(104)은 제3의 세라믹기판(107)에 형성된 캐비티부(136)를 덮도록 밀봉면(137)에 금(Au)-주석(Sn)이나 주석(Sn)-납(Pb) 등의 밀봉개(납Eoa)에 의해 상면 배선막과 전기적 도통을 도모한 상태에서 용접된다. 따라서 이 캡(104)은 입력측 및 출력측접지단자(111, 112, 114, 115)와 전기적으로 접속된다. 종래에는 이 캡(104)의 형상은 평면으로 본 상태가 장방형으로 되어 있었다.
상기한 바와 같이 종래의 패키지구조에서는 평면으로 본 상태가 장방형(비원형)의 칩 캐리어(102)에 마찬가지로 평면으로 본 상태가 장방형(비원형)인 캡(104)을 접합한 구성으로 되어 있었다.
이 때문에 캡(104)을 칩 캐리어(102)에 접합할 때는 캡(104)의 설치방향으로 방향성이 생기므로, 캡(104)을 정확히 칩 캐리어(102)에 접합하기 위해서는 캡(104)의 위치맞춤처리를 할 필요가 생긴다.
그런데 캡(104)의 위치맞춤처리를 하기 위해서는 상당한 공정수가 필요해지며, 또 자동화한 경우에는 정밀하고 고가인 제조설비 및 위치결정기구가 필요해져서, 결과적으로 패키지의 제조원가가 상승한다.
또 캡(104)에 의한 밀봉시에 제14도에 나타낸 바와 같이 캡(104)이 칩 캐리어(102)에 대해 회전방향으로 어긋난 경우(제14도에서는 각도 θ만큼 어긋난 상태를 나타내고 있다)에는, 도면의 화살표 A로 나타낸 부분과 같이 밀봉폭이 극단적으로 좁은 곳이 발생하여 확실한 밀봉을 할 수 없게 되어 패키지의 신뢰성이 저하할 우려가 있다.
또한 캡(104)을 밀봉재를 사용하여 밀봉면(137)에 접합할 때는 일반적으로 여분의 밀봉재가 발생하나, 종래의 구성에서는 이 여분지 밀봉재를 흡수하는 중간을 밀봉면에 확보하기가 곤란하였다. 이 때문에 미분의 밀봉재를 흡수하지 위하여 칩캐리어(102)의 측면에 캐스트레이션(castration)(홈부)을 형성하고, 이 캐스트레이션에서 여분의 밀봉재를 흡수하도록 하고 있다.
그러나 상기한 바와 같이 칩 캐리어(102)의 측면은 입력측 단자(108) 및 출력측 단자(109)가 형성되는 부위이며, 이 위치에 도전성을 갖는 밀봉재를 흡수하는 캐스트레이션을 형성하면 밀봉재의 과잉량에 의해 인접한 단자간에 단락이 발생하여 이로 인해서도 패키지의 신뢰성이 저하할 우려가 있다.
본 발명은 상기와 같은 점을 감안하여 이루어진 것으로서, 제조원가의 저감 및 신뢰성의 향상을 도모할 수 있는 전자소자용 패키지를 제공하는 것을 목적으로 한다.
제1도는 본 발명의 제1실시예인 전자소자용 패키지의 구조를 설명하기 위한 분해 사시도.
제2도는 본 발명의 제1실시예인 전자소자용 패키지의 구조를 설명하기 위한 사시도.
제3도는 본 발명의 제1실시예인 전자소자용 패키지의 구조를 설명하기 위한 단면도.
제4도는 제1실시예인 전자소자용 패키지에서 캡이 회전방향으로 어긋난 상태를 종래와 하면서 나타낸 도면.
제5도는 제1실시예인 전자소자용 패키지에서 캡이 밀봉재가 형성된 상태를 종래와 비교하면서 나타낸 도면.
제6도는 제1실시예인 전자소자용 패키지에서 여분의 밀봉재가 모인 부분을 나타낸 도면.
제7도는 본 발명의 제2실시예인 전자소자용 패키지의 구조를 설명하기 위한 사시도.
제8도는 본 발명의 제2실시예인 전자소자용 패키지에 사용하는 칩 캐리어의 평면도.
제9도는 캐비티 형상의 변형성을 설명하기 위한 도면.
제10도는 본 발명의 제3실시예인 전자소자용 패키지의 구조를 설명하기 위한 단면도.
제11도는 캡의 변형례를 설명하기 위한 도면.
제12도는 종래의 일례인 전자소자용 패키지의 구조를 설명하기 위한 분해사시도
제13도는 종래의 일례인 전자소자용 패키지의 구조를 설명하기 위한 사시도.
제14도는 제12도 및 제13도에 나타낸 전자소자용 패키지에서 캡이 회전방향으로 어긋난 상태를 나타낸 도면.
상기의 과제를 해결하기 위해서 본 발명에서는 하기와 같은 수단을 강구한 것을 특징으로 하는 것이다.
청구항 1 기재의 발명에서는 압전소자(piezoelertric element)를 탑재하기 위한 캐비티(cavity)와 밀봉면(shielding surface)을 갖는 칩 캐리어(a chip carrie)와, 밀봉재료를 그 저면에 갖고, 중심축을 갖는 캡(a cap)- 여기서, 상기 밀봉재료는 상기 칩 캐리어의 밀봉면에 결합되어 있음으로써, 상기 캡이 상기 칩 캐리어의 캐비티에 탑재되어 있는 상기 압전소자를 밀봉하고-를 포함하고, 상기 캡은 실질적으로 원형(a substantially circular shape)이고, 상기 중심축에 대한 상기 캡의 각 이탈로 상기 밀봉재료와 상기 밀봉면 사이의 결합 영역(bonding area)이 변하지 않도록 상기 캡의 밀봉재료와 상기 칩 캐리어의 밀봉면이 서로간에 결합되어 있으며, 상기 칩 캐리어의 적어도 밀봉면은 비원형(non-circular shape)이며, 상기 밀봉면은 상기 캡으로 덮히지 않은 비결합 영역(non-bonded area)을 포함하고, 상기 비결합 영역은 상기 캡을 상기 칩 캐리어에 결합할 때 사용되지 않은 소량의 밀봉재료를 유지하는 것을 특징으로 한다.
또한 청구항 3 기재의 발명에서는 상기 청구항 1 또는 2 기재의 전자소자용 패키지에 있어서, 적어도 상기 밀봉면에 있는 상기 캐비티의 형상을 원형으로 한 것을 특징으로 하는 것이다.
또 청구항 4 기재의 발명에서는 상기 청구항 1 또는 2 기재의 전자소자용 패키지에 있어서, 적어도 상기 밀봉면에 있는 상기 캐비티의 형상을 코너부에 동심원의 원호부를 갖는 형상으로 한 것을 특징으로 하는 것이다.
또 청구항 5 기재의 발명에서는 상기 청구항 1 또는 2 기재의 전자소자용 패키지에 있어서, 적어도 상기 밀봉면에 있는 상기 캐비티의 형상을 원의 내부에 형성한 4각형 이상의 다각형으로 한 것을 특징으로 하는 것이다.
또 청구항 6 기재의 발명에서는 상기 청구항 1∼5중의 어느 1항 기재의 전자소자용 패키지에 있어서, 상기 캡과 상기 칩 캐리어의 위치를 결정하는 위치결정기구를 설치한 것을 특징으로 하는 것이다.
또한 청구항 7 기재의 발명에서는 상기 청구항 6 기재의 전자소자용 패키지에 있어서, 상기 위치결정기구는 상기 캔에 형성됨과 동시에 상기 캐비티의 내벽과 맞물리도록 구성된 돌기인 것을 특징으로 하는 것이다.
상기와 같은 각 수단을 다음과 같이 작용한다.
청구함 1 기재의 발명에 의하면, 칩 캐리어의 상면에 형성된 밀봉면에 밀봉재를 사용하여 접합되는 캐비티의 형상을 원형 또는 원형에 가까운 현상으로 함으로써, 캡을 칩 캐리어에 접합할 때 캡이 원형 또는 원형에 가까운 형상이기 때문에 그 방향성을 고려할 필요가 없어진다. 따라서 칩 캐리어에 대해 캡을 위치결정할 필요가 없어져서 접합처리를 용이하게 실시할 수가 있다. 또 캡을 칩 캐리어에 접합하는 설비 및 위치결정기구의 간단화를 도모할 수 있어서, 패키지의 제조원가 저감을 도모할 수가 있다.
또한, 청구항 1의 발명에 의하면 적어도 밀봉면의 형상을 비원형으로 하고, 이 밀봉면의 캡에 의해 덮어지지 않는 여백부분을 여분의 밀봉재를 모아두는 부위로서 사용함으로써, 여분의 밀봉재를 모으는 부위를 넓게 잡을 수가 있다. 따라서 칩 캐리어의 측면에 캐스트레이션 등의 밀봉재를 모으기 위한 구성을 형성할 필요가 없어져서, 칩 캐리어의 측면에 형성되는 단자간의 단락을 방지할 수 있어, 패키지의 신뢰성을 향상시킬 수가 있다.
또 청구항 3∼청구항 5 기재의 발명에 의하면, 캐비티의 형상이 캡의 형상과 동일 또는 이것에 가까운 형상(크기는 다르다)이 됨으로써, 캡과 칩 캐리어간의 접합면적을 캠의 전 둘레에 걸쳐서 균일화할 수 있으므로, 일부에서 접합면적이 극단적으로 좁아지는 것을 방지할 수가 있다. 이와 같이 캡과 칩 캐리어간의 접합면적을 균일화함으로써, 접합상태가 안정화되고, 따라서 패키지의 신뢰성을 향상시킬 수가 있다.
또 청구항 6 기재의 발명에 의하면, 캡과 칩 캐리어의 위치를 결정하는 위치 결정기구를 형성함으로써, 힐 캐리어에 대한 캡의 회전방향의 어긋남과 밀봉면에 대한 면방향의 어긋남의 발생을 다 같이 방지할 수 있고, 또한 캡을 칩 캐리어의 소정 접합위치에 확실히 접합할 수 있어서, 패키지의 신뢰성을 향상시킬 수가 있다.
또한 청구항 7 기재의 발명에 의하면, 캡에 형성됨과 동시에 캐비티의 내벽과 맞물리도록 구성된 돌기로 위치결정기구를 구성함으로써, 간단한 구성으로 캡의 위치결정을 확실하게 할 수가 있다.
[실시예]
다음에 본 발명의 실시예에 대해 도면과 더불어 설명한다.
이하의 설명에서는 전자소자로서 표면탄성파소자를 사용한 표면탄성파장치(SAW 필터)의 패키지를 예로 들어 설명한다.
제1도∼제3도는 본 발명의 제1실시예인 표면탄성파장치(1)를 나타낸다. 이 표면 탄성파장치(1)는 예컨대 자동차 전화나 휴대전화에 내장된 고주파회로에 필터로서 설치되는 것이다. 제1도는 표면탄성파장치(1)의 분해사시도, 제2(a)도는 표면탄성파장치(1)의 사시도, 제2(b)도는 표면탄성파장치(1)를 도립시킨 상태의 사시도, 제3도는 표면 탄성파장치(1)의 단면도이다.
표면탄성파장치(1)에 사용하는 패키지는 대개 칩 캐리어(2) 및 캡(4)등으로 구성되어 있다. 칩 캐리어(2)는 예컨대 알루미나 세라믹제의 제1 ∼제3의 세라믹 기판(5∼7)을 적층한 구조를 가지며, 입력측 단자(8) 및 출력측 단자(9)(각 단자를 점점으로 나타낸다)를 갖는다.
입력측 단자(8)는 입력측 신호단자(10)와, 이 입력측 신호단자(10)를 끼워 설치된 한쌍의 입력측 접지단자(11, 12)로 구성되어 있다. 또 출력측 단자(7)는 출력측신호단자(13)와, 이 출력측 신호단자(13)를 끼워 설치된 한쌍의 출력측 접지단자(14, 15)로 구성되어 있다.
이어서 칩 캐리어(2)를 구성하는 세라믹기판(5∼7)의 구성에 대해 설명한다.
제1의 세라믹기판(5)은 칩 캐리어(2)의 최하층에 설치되며, 기판본체(5a)의 상면에 도전성 금속막(예를 들어 텅스텐 메탈라이즈에 니켈/금도금을 한 막)으로 된 다이부착부(16)(점점으로 나타낸다)가 형성된다. 다이부착부(16)는 표면탄성파소자(3)가 탑재되는 부위이며, 표면탄성파소자(3)를 차폐하는 기능을 갖는다.
다이부착부(16)는 입력측에서 기판본체(5a)상에 형성된 입력측 접지접속부(18, 19)에 의해 입력측 접지단자(11, 12)와 전기적으로 접속됨과 동시에, 출력측에서도 출력측 접지접속부(20, 21)에 의해 출력측 접지단자(20, 21)와 전기적으로 접속되어 있다.
또 입력측 신호단자(10), 입력측 접지단자(11, 12), 출력측 신호단자(13) 및 출력측 접지단자(14, 15)는 각각 기판본체(5a)의 저면에 인출되어 있으며, 외부접속단자로서 기능하는 입력측 신호용 푸트패턴(10a), 입력측 접지용 푸트패턴(lla, 12a), 출력측 신호용 푸트패턴(13a) 및 출력측 접지용 푸트패턴(14a, 15a)을 형성하고 있다(제2(b)도 참조).
제2의 세라믹 기판(6)은 칩 캐리어(2)의 중간에 설치되며, 기판본체(6a)의 상면에 도전성 금속막(예를 들어 텅스텐 메탈라이즈에 니켈/금도금을 한 막)으로 된 복수의 패드(27∼32)가 형성되어 있다.
이 중에서 입력측 신호용 패드(27)는 입력측 신호단자(10)와, 입력측 접지용 패드(28, 29)는 입력측 접지단자(11, 12)와, 출력측 신호용 패드(30)는 출력측 신호단자(13)와, 출력측 접지용 패드(31, 32)는 출력측 접지단자(14, 15)와 각각 접속되어 있다
이 각 패드(27∼32)는 제3도에 나타낸 바와 같이 표면탄성파소자(3)와 와이어(17)를 사용하여 전기적으로 접속된다. 또 기판본체(6a)의 중앙부에는 표면탄성파소자(3)를 수납하기 위한 구형의 캐비티부(33)가 형성되어 있다. 또한 출력측 접지용패드(31)에는 캡접속패턴(40)이 일체적으로 형성되어 있다.
제3의 세라믹기판(17)은 칩 캐리어(2)의 최상층에 설치되며, 그 중앙부에는 제2의 세라믹기판(6)에 형성된 캐비티부(33)보다 큰 면적을 갖는 패비티부(36)가 형성되어 있다.
본 실시예에서는 이 캐비티부(36)의 형상을 원형으로 하고 있다. 또 이 캐비티부(36) 및 제2의 세라믹기판(6)에 형성된 캐비티부(33)의 양자에 의해 표면탄성파소자(3)를 탑재하는 캐비티(22)를 구성한다.
또한 기판본체(7a)의 상면은 후술하는 바와 같이 접합되는 밀봉면(37)이 되며, 이 밀봉면(27)의 전체 면에는 캡(4)과 전기적으로 접속되는 상면 배선막(점점 으로나타낸다)이 형성되어 있다. 이 상면 배선막은 예컨대 텅스텐 메탈라이즈에 니켈/금도금을 한 막으로 형성되어 있다.
또 기판본체(7a)의 4코너부에는 절삭부(38a∼38d)가 형성되어 있으며, 각 절삭부(38a∼38d)에는 캡접속배선(39a∼39d)(점점으로 나타낸다)이 각각 형성되어 있다.
이 캡접속배 선(39a∼39b)은 밀봉면(37)에 형성된 상면 배선막과 전기적으로 접속된 구성으로 되어 있다.
상기한 제1∼제3의 세라믹기판(5∼7)이 접합되어, 제2도에 나타낸 칩 캐리어(2)를 형성한다.
칩 캐리어(2)가 형성된 상태에서 제1 및 제B의 세라믹기판(5, 6)의 측벽부에 형성된 입력측 신호단자(10) 및 입력측 접지단자(11, 12)는 전기적으로 접속되어 입력측 단자(8)를 형성한다. 마찬가지로 출력측 신호단자(13) 및 출력측 접지단자(14, 15)는 전기적으로 접속되어 출력측 단자(9)를 형성한다. 이에 따라 제1의 세라믹기판(5)에 형성된 각 푸트패턴(10a∼15a)은 각 단자(10∼15)에 의해 제2의 세라믹기판(6)에 형성된 각 패드(27∼32)에 전기적으로 접속된구성이 된다. 또 제1의 세라믹기판(5)에 형성되어 있는 다이부착부(16)는 각 접지접속부(18∼21)를 통해서 입력측 및 출력측의 각 접지단자(11, 12, 14, 15)에 각각 접속된 구성이 된다.
또 상기한 바와 같이 제3의 세라믹기판(7)의 4코너부 위치에 각각 캡접속배선(39a∼39d)이 형성되어 있으며, 제2의 세라믹기판(6)에는 출력측 접지용 패드(31)와 접속된 캡접속페턴(40)이 절삭부(34c)에 인출된 구성으로 되어 있다.
따라서 제2의 세라믹기판(6)과 제3의 세라믹기판(7)을 적층한 상태에서 출력측 접지용 패드(31)는 캡접속배선(39c)을 동해서 제3의 세라믹 기판(7)의 밀봉면(37)에 형성된 상면 배선막과 전기적으로 접속된다.
한편 표면탄성파소자(3)는 상술한 바와 같이 제1의 세라믹기판(5)에 형성된 다이부차부(16)상에 탑재됨과 동시에, 그 상면에 형성된 전극부는 제2의 세라믹기판(6)에 형성된 패드(27∼32)와 와이어(17)에 의해 접속된다. 이에 따라 표면탄성파소자(3)는 입력측 단자(8) 및 출력측 단자(9)에 전기적으로 접속된 구성이 된다.
한편 캡(4)은 칩 캐리어(2)에 형성된 캐비티(22)를 덮도록 밀봉면(37)(상면 배선막)에 접합된다. 본 실시예에서는 캡(4)의 형상을 원형으로 한 것을 특징으로 한다.
이 캡(4)은 예컨대 코발 또는 42 얼로이에 니켈/금도금을 한 구성으로 되어 있다.
상기와 같이 캡(4)은 밀봉면(37)에 접합되나, 이 때에 캡(4)은 금(Au)-주석(Sn)이나 주석(Sn)-납(Pb) 등의 밀봉재(41)(제3도에 나타낸다)를 사용하여 밀봉면(3기에 설치된 상면 배선막에 접합된다.
상기 구성으로 하면 캡(4)은 출력측 접지단자(14)와 전기적으로 접속된다. 구체적으로는 캡(4)은 상면 배선막, 캡접속배선(39c), 캡접속패턴(40), 출력측 접지용 패드(31)를 통해서 출력측 접지단자(14)와 전기적으로 접속된다. 따라서 캡(4)은 접지전위가 되어, 표면탄성파소자(3)에 대해 차폐기능을 나타내게 된다.
이어서 상기 구성의 표면탄성파장치(1)에 사용된 패키지의 기능에 대해 설명한다.
상기한 바와 같이 본 실시예에 의한 표면탄성파장치(1)에 사용된 패키지는 캡(4)의 형상을 원형으로 하고, 또 캐비티(22)의 형상도 원형으로 한 것을 특징으로 한다.
이와 같이 캡(4)의 형상을 원형으로 함으로써, 캡(4)을 칩 캐리어(2)에 접합할 때 캡(4)의 접합방향으로 방향성이 나타나는 것을 방지할 수가 있다. 즉 캡(4)을 원형으로하면, 캡(4)을 회전방향으로 어긋나게 하여도 캡(4)과 칩 캐리어(2)간의 접합상태에 변화가 생기는 일이 없다. 이에 대해 제4도를 이용하여 설명한다.
제4도는 캡(4)을 칩 캐리어(2)의 밀봉면(37)에 재치한 상태를 나타낸다. 도면에 나타낸 바와 같이 캡(4)은 칩 캐리어(2)에 형성되어 있는 원형의 캐비티(22)(상세히는 캐비티부(36))와 동심원이 되도록 재치된다. 또 캐비티(22)의 외주원과 캡(4)의 외주원간의 영역, 즉 도면중의 해칭으로 나타낸 환형상의 영역은 밀봉재(41)가 형성되는 영역(이하 접합영역(34)이라 한다)이다.
제4도에서 캡(4)을 도시한 바와 같이 각도 θ만큼 회전한 경우를 상정하면, 종래의 구성과는 달리(제14도 참조) 원형으로 된 캡(4)에서는 캡(4)을 회전시켜도 접합영역(34)이 변화하는 일은 없다.
따라서 캡(4)을 칩 캐리어(2)에 접합할 때, 그 방향성을 고려할 필요가 없어지고, 이에 따라 칩 캐리어(2)에 대해 캡(4)을 위치결정(회전방향에 대한 위치결정)할 필요가 없어져서 접합처리를 용이하게 실시할 수가 있다. 또한 캡(4)을 칩 캐리어(2)에 접합하는 설비 및 위치결정기구의 간단화를 도모할 수 있으므로, 패키지의 제조원가 저감을 도모할 수가 있다.
또한 상기한 캡(4)의 접합방향에 상관없이 밀봉재(41)가 형성되는 접합영역(34)은 소정의 영역이 되어, 종래와 같이 극단적으로 좁은 장소가 발생하는 일이 없기 때문에 안정한 접합강도를 얻을 수 있어 신뢰성이 골은 패키지를 실현할 수가 있다.
또 캡(4)을 칩 캐리어(2)에 접합할 때, 캡(4)의 외주언저리의 소정 범위에 밀봉재(41)를 형성하고, 이 밀봉재(41)를 칩 캐리어(2)의 밀봉면(37)에 접합함으로써 캡(4)을 칩 캐리어(2)에 접합한다.
제5(a)도는 본 실시예에 사용하는 원형의 캡(4)에 밀봉개(41)(점점으로 나타낸다)를 형성한 상태를 나타낸다. 한편 제5(b)도는 종래의 패키지에 사용되고 있던 구형의 캡(104)에 밀봉재(141)(제12도 및 제13도 참조)을 설치한 상태를 나타낸다.
형성된 밀봉재(41, 141)를 접합시에 가열하여 용융할 경우에, 용융된 밀봉재(41, 141)에는 표면장력이 작용한다. 이 때 종래 사용하고 있던 구형(비원형)의 캡(104)에서는 4코너부에 강한 표면장력이 작용하게 되어, 제5(b)도에 나타낸 바와 같이 이 4코너부분에 밀봉재(141)가 모이고 만다.
따라서 종래의 구성에서는 밀봉재(141)의 형성위치에 치우친 상태로 캡(104)을 칩 캐리어(102)에 접합하게 되어, 캡(104)의 4코너부 위치에서는 높은 접합강도가 얻어지지만, 측변위치에서는 밀봉재(141)의 형성량이 적어서 리크가 발생할 우려가 있다.
이에 대해 본 실시예에 사용한 원형의 캡(4)에서는 밀봉재(41)에 작용하는 표면장력은 균일하게 되고, 따라서 제5(a)도에 나타낸 바와 같이 밀봉재(41)가 어떤 위치에 모이는 일이 없이 환형상의 형성상태를 유지한다. 그러므로 캡(4)을 칩 캐리어(2)에 접합할 때 안정하게 접합할 수가 있어서, 리크 발생장소가 없는 신뢰성이 높은 접합을 할 수 있게 된다.
또 캡(4)을 원형으로 함으로써, 캡(4)을 밀봉면(37)에 접합할 때 밀봉면(37)에 캡(4)으로 덮어지지 않는 비교적 넓은 영역(해칭을 친 영역)이 형성된다. 이 밀봉면(37)의 캡(4)에 의해 덮어지지 않은 영역(이하 여백영역(42)이라 한다)은 캡(4)에 형성한 밀봉재(41)중에서 접합에 기여하지 앓았던 여분의 밀봉재(41)를 모아두는 영역으로서 사용할 수가 있다.
상기와 같이 이 여백영역(4B)은 캡(4)을 원형으로 참으로써 비교적 넓게 취할 수 있으므로, 칩 캐리어(2)의 측면에 캐스트레이션 등의 밀봉재를 모으기 위한 구성을 만들 필요가 없어진다. 이에 따라 칩 캐리어(2)의 측면에 형성되는 각 단자(10∼15)간의 단락을 방지할 수 있어서, 패키지의 신뢰성을 향상시킬 수가 있다.
이어서 본 발명의 제2실시예에 대해 설명한다.
제7도 및 제8도는 본 발병의 제7실시예인 패키지를 채용한 표면탄성파장치(1A)를 나타낸다. 제7도는 표면탄성파장치(1A)의 캡(4)을 떼어낸 상태를 나타낸 분해사시도이며, 제8도는 캡(4)을 떼어낸 상태의 칩 캐리어(2)의 평면도이다.
그리고 제7도 및 제8도에 나타낸 표면탄성파장치(1A)에서 제1도∼제3도을 이용하여 설명한 제1실시예에 의한 표면탄성파장치(1)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또한 이하 설명하는 각 실시예 및 변형례에 대해서도 마찬가지이다.
상기한 제1실시예에서는 캐비티(22)의 형상(상세히는 캐비티부(36)의 형상)을 캡(4)과 동일한 원형으로 하였다. 이에 대해 본 실시예에 의한 패키지는 칩 캐리어(2)에 형성된 캐비티(22A)의 적어도 밀봉면(37)에서의 형상을 원의 내부에 형성한 다각형(본 실시예에서는 8각형)으로 한 것을 특징으로 하는 것이다.
상기한 바와 같이 패키지의 신뢰성을 향상시키기 위해서는 캡(4)과 밀봉면(37)간의 접합면적은 균일한 것이 바람직하다. 따라서 제1실시예의 구성과 같이 캐비티(22)의 형상과 캡(4)의 형상을 다 같이 동심원적인 원형(크기는 다르다)로 하는 것이 가장 바람직하다.
그런데 본 실시예와 같이 캐비티(22A)의 형상을 캡(4)의 형상에 가까운 형상으로 하여도 제1실시예와 거의 마찬가지 효과를 실현할 수 있으므로, 캡(4)과 칩 캐리어(2)간의 접합면적을 캡(4) 주위의 전체에 걸쳐서 거의 균일하게 할 수가 있다.
상기와 같이 캐비티(22A)를 다각형으로 하고, 또한 그 형상을 원형에 가깝게 하여 접합면적을 전체 둘레에 걸쳐 거의 균일하게 하기 위해서는, 단순히 캐비티(22A)를 다각형으로 하는 것만으로는 달성할 수가 없으며, 원의 내부에 형성한 다각형으로 할 필요가 있다. 이 때문에 본 실시예에 의한 캐비티(22A)는 제8도에 화살표 B로 나타낸 1점 쇄선의 원의 내부에 형성한 8각형으로 하고 있다.
상기와 같은 구성으로 함으로써 캡(4)과 칩 캐리어(2)간의 접합면적을 캡(4) 주위의 전체에 걸쳐 거의 균일하게 할 수 있으므로, 일부의 접합면적이 극단적으로 좁아지는 것을 방지할 수가 있다. 이에 따라 캡(4)과 칩 캐리어(2)의 접합면적이 균일하게 되고, 따라서 접합상태는 안정하게 되기 때문에 패키지의 신뢰성을 향상시킬 수가 있다
또한 상기한 제2실시예에서는 캐비티(22A)의 형상을 원 B의 내부에 형성한 8각형으로 한 예를 들었으나, 캐비티의 형상은 8각형에 한정되는 것은 아니며, 4각형 이상의 다각형이라면 어떠한 형상으로 하여도 좋다.
제9도는 제2실시예에 나타낸 패키지의 변형례를 나타낸다.
제9도는 본 변형례에 의한 패키지를 채용한 표면탄성파장치(1A)의 캡(4)을 떼어낸 상태의 칩 캐리어(7)의 평면도이다. 본 실시예에서는 적어도 밀봉면(37)의 캐비티(22B)가 그 코너 부에서 캡(4)과 동심원의 원호부(43)를 갖는 형상으로 한 것을 특징으로 하는 것이다.
상기와 같이 캐비티(22B)의 코너부에 원호부(43)를 형성하는 구성으로 하여도, 캡(4)과 칩 캐리어(2)간의 접합면적을 캡(4) 주위의 전체에 걸쳐 거의 균일하게 할 수가 있어서, 접합면적이 극단적으로 좁게 되는 곳의 발생을 방지할 수가 있다. 이에 따라 본 변형례에서도 캡(4)과 칩 캐리어(2)간의 접합면적이 균일하게 되고, 따라서 접합상태는 안정하게 되기 때문에 패키지의 신뢰성을 향상시킬 수가 있다.
이어서 본 발명의 제3실시예에 대해 설명한다.
제10도는 본 발명의 제3실시예인 패키지를 채용한 표면탄성파장치(1B)의 단면도이다. 상기한 제1실시예에서는 칩 캐리어(2)에 대한 캡(4)의 회전방향에 대한 어긋남에 주목하여, 이 회전방향의 어긋남(θ어긋남)이 발생하여도 확실하게 밀봉할 수 있는 패키지 구조를 제안하였다.
이에 대해 본 실시예에서는 회전방향뿐 아니라 캡(4)의 면방향의 어긋남(제4도에서 화살표 X, Y로 나타낸 방향으로의 어긋남)을 방지할 수 있도록 구성한 것을 특징으로 하는 것이다. 즉 캡(4)이 밀봉면(3기에서 면 방향으로 어긋나서, 예를 들어 제4도에 2점 쇄선으로 나타낸 위치로 이동한 경우를 상정하면, 접합영역(34)에 치우침이 발생하여 패키지의 신뢰성이 저하할 우려가 있다.
따라서 본 실시예에서는 캡(4)과 칩 캐리어(2)의 면방향에 대한 위치를 결정하는 위치결정기구를 설치한 것을 특징으로 하는 것이다. 구체적으로는 본 실시예에서는 위치 결정 기구로서 캡(4)에 캐 비티(22)의 내 벽과 맞물리도록 구성된 위치 결정돌기(44)를 형성한 것을 특징으로 하는 것이다. 이 위치결정돌기(44)는 캡(4)의 형성시에 프레스가공에 의해 형성하여도 좋고, 또는 금속재(예컨대 판형상의 부재)를 소정 위치에 용접 또는 납땜등으로 접합한 구성으로 하여도 좋다.
본 실시예와 같이 캡(4)과 칩 캐리어(2)의 면방향에 대한 위치를 결정하는 위치 결정기구를 설치함으로써, 칩 캐리어(2)에 대한 캡(4)의 회전방향의 어긋남과 밀봉면(37)에 대한 면방향의 어긋남의 발생을 다 같이 방지할 수가 있다. 이에 따라 더욱 확실하게 캡(4)을 칩 캐리어(2)의 소정 접합위치에 접합할 수 있어서, 패키지의 신뢰성을 향상시킬 수가 있다.
또 본 실시예에서는 캡(4)에 형성되어 캐비티(2)의 내벽과 맞물리도록 구성된 위치결정돌기(44)로 위치결정기구를 구성함으로써, 간단한 구성으로 캡(4)의 위치를 확실하게 결정할 수가 있다.
또한 상기한 각 실시예에서는 캡(4)의 형상을 원형으로 한 예를 들어 설명하였으나, 캡(4)의 형상은 반드시 정 원형으로 할 필요는 없으며, 캡(4)을 칩 캐리어(2)에 접합할 때, 그 방향성을 무시할 수 있을 정도의 형상이라면 다른 형상으로 하여도 좋다.
그런데 상기와 같은 캡(4)의 접합시에 방향성을 무시할 수 있는 형상은 원형에 가까운 형상밖에는 생각할 수 없으며, 예를 들어 제11(a)도에 나타낸 바와 같을 거의 원형이라고 할 수 있는 다각형의 캡(4A), 또는 장경과 단경의 길이가 근사한 타원형의 캡(4B) 등의 적용을 고려할 수 있다.
또 상기한 각 실시예에서는 전자소자로서 표면탄성파소자를 사용한 표면탄성파장치(SAW 필터)의 패키지를 예로 들어 본원 발명을 설명하였으나, 본 발명의 적용은 표면탄성파장치의 패키지에 한정되는 것은 아니며, 세라믹등으로 된 칩 캐리어에 형성된 캐비티를 캡에 의해 밀봉하는 구조의 패키지(예를 들어 반도체소자의 패키지)에 널리 적용할 수 있음은 물론이다.
상기와 같이 본 발명에 의하면 하기와 같은 여러 가지 효과를 실현할 수가 있다.
청구항 1 기재의 발명에 의하면, 캡을 칩 캐리어에 접합할 때 캡은 원형 또는 원형에 가까운 형상이기 때문에 그 방향성을 고려할 필요가 없어지고, 따라서 칩 캐리어에 대한 캡의 위치를 결정할 필요가 없기 때문에 접합처리를 용이하게 할 수가 있다. 또한 캡을 칩 캐리어에 접합하는 설비 및 위치결정기구의 간단화를 도모할 수 있으므로, 패키지의 제조원가 저감을 도모할 수가 있다.
또한 청구항 1 기재의 발명에 의하면, 여분의 밀봉재를 모아둘 부위를 넓게 취할 수 있기 때문에 칩 캐리어의 측면에 캐스트레이션 등의 밀봉재를 모으기 위한 구성을 형성할 필요가 없으므로, 칩 캐리어의 측면에 형성된 단자간의 단락을 방지할 수 있고, 따라서 패키지의 신뢰성을 향상시킬 수가 있다.
또 청구항 2~ 청구항 5 기재의 발명에 의하면, 캐비티의 형상이 캡의 형상과 동일 또는 그에 가까운 형상으로 함으로써, 캡과 챕 캐리어간의 접합면적을 캡 주위의 전체에 걸쳐 균일하게 할 수 있어서, 일부에서 접합면적이 극단적으로 좁아지는 것을 방지할 수가 있기 때문에 접합상태는 안정화되고, 따라서 패키지의 신뢰성을 향상시킬 수가 있다.
또 청구항 6 기재의 발명에 의하면, 위치결정기구에 의해 칩 캐리어에 대한 캡의 회전방향의 어긋남 및 밀봉면에 대한 면방향의 어긋남의 발생을 다 같이 방지할 수 있어서, 캡을 칩 캐리어의 소정 접합위치에 확실하게 접합할 수 있기 때문에 패키지의 신뢰성을 더욱 향상시킬 수 있다.
또한 청구항 7 기재의 발명에 의하면, 캡에 형성됨과 동시에 캐비티의 내벽과 맞물리도록 구성된 돌기를 위치결정기구를 구성함으로써, 간단한 구성으로 캡의 위치를 확실하게 결정할 수가 있다.

Claims (6)

  1. 압전소자(piezoelectric element)를 탑재하기 위한 캐비티(cavity)와 밀봉면(shielding surface)을 칩 캐리어(a chip carrier)와, 밀봉재료를 그 저면에 갖고, 중심축을 갖는 캡(a cap)-여기서, 상기 밀봉재료는 상기 칩 캐리어의 밀봉면에 결합되어 있음으로써, 상기 캡이 상기 칩 캐리어의 캐비티에 탑재되어 있는 상기 압전소자를 밀봉하고-를 포함하고, 상기 캡은 실질적으로 원형(a substantially circular shape)이고, 상기 중심축에 대한 상기 캡의 각 이탈로 상기 밀봉재료와 상기 밀봉면 사이의 결합 영역(bonding area)이 변하지 않도록 상기 캡의 밀봉재료와 상기 칩 캐리어의 밀봉면이 서로간에 결합되어 있으며, 상기 칩 캐리어의 적어도 밀봉면은 비원형(non-circular shape)이며, 상기 밀봉면은 상기 캡으로 덮히지 않은 비결합 영역(non-bonded area)을 포함하고, 상기 비결합 영역은 상기 캡을 칩 캐리어에 결합할 때 사용되지 않은 소량의 밀봉재료를 유지하는 것을 특징으로 하는 전자소자용 패키지.
  2. 제1항에 있어서, 적어도 상기 밀봉면에 있는 상기 캐비티의 형상을 원형으로 한 것을 특징으로 하는 전자소자용 패키지.
  3. 제1항에 있어서, 적어도 상기 밀봉면에 있는 상기 캐비티의 형상을 코너부에 동심원의 원호부를 갖는 형상으로 한 것을 특징으로 하는 전자소자용 패키지.
  4. 제1항에 있어서, 적어도 상기 밀봉면에 있는 상기 캐비티의 형상을 원의 내부에 형성한 4각형이상의 다각형으로 한 것을 특징으로 하는 전자소자용 패키지.
  5. 제1,2~4항 중의 어느 1항에 있어서, 상기 캡과 상기 칩 캐리어의 위치를 결저아는 위치결정기구를 설치한 것을 특징으로 하는 전자소자용 패키지.
  6. 제5항에 있어서, 상기 위치결정기구는 상기 캡에 형성됨과 동시에 상기 캐비티의 내벽과 맞물리도록 구성된 돌기인 것을 특징으로 하는 전자소자용 패키지.
KR1019970004853A 1996-02-23 1997-02-18 전자소자용 패키지 KR100270775B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-036838 1996-02-23
JP8036838A JPH09232351A (ja) 1996-02-23 1996-02-23 電子素子用パッケージ
JP036838 1996-02-23

Publications (2)

Publication Number Publication Date
KR970063914A KR970063914A (ko) 1997-09-12
KR100270775B1 true KR100270775B1 (ko) 2000-11-01

Family

ID=12480900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004853A KR100270775B1 (ko) 1996-02-23 1997-02-18 전자소자용 패키지

Country Status (5)

Country Link
US (1) US5838093A (ko)
JP (1) JPH09232351A (ko)
KR (1) KR100270775B1 (ko)
DE (1) DE19706555C2 (ko)
TW (1) TW356622B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945774A (en) * 1997-03-28 1999-08-31 Industrial Technology Research Institute Open package for crystal oscillator chips
JPH11114635A (ja) * 1997-10-09 1999-04-27 Hitachi Media Electoronics Co Ltd 金属製小片部品の製造方法及び製造装置
JP3415762B2 (ja) * 1998-03-16 2003-06-09 株式会社住友金属エレクトロデバイス セラミックパッケージ基体及びその製造方法
JP2000228451A (ja) * 1999-02-05 2000-08-15 Matsushita Electric Ind Co Ltd 電子部品
JP2002118487A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
JP2002290201A (ja) * 2001-03-26 2002-10-04 Seiko Epson Corp 弾性表面波装置及びその製造方法
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US7259499B2 (en) 2004-12-23 2007-08-21 Askew Andy R Piezoelectric bimorph actuator and method of manufacturing thereof
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
EP2349914A2 (en) * 2008-10-29 2011-08-03 Nxp B.V. An integrated component and a method of manufacturing an integrated component
EP3493252B1 (en) * 2016-07-28 2022-10-26 KYOCERA Corporation Substrate for mounting semiconductor element and semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931388A (en) * 1974-05-31 1976-01-06 The United States Of America As Represented By The Secretary Of The Army Crystal resonator housing configurations
JPS5838004B2 (ja) * 1976-08-17 1983-08-19 松下電器産業株式会社 圧電素子部品
US4295009A (en) * 1980-03-07 1981-10-13 Amp Incorporated Piezoelectric audio transducer mounting and electrical connector
US4376560A (en) * 1980-12-15 1983-03-15 Amp Incorporated Socket for a ceramic chip carrier
US4376505A (en) * 1981-01-05 1983-03-15 Western Electric Co., Inc. Methods for applying solder to an article
US4471259A (en) * 1982-08-26 1984-09-11 Motorola Inc. Crystal package for a high-G environment
US4512509A (en) * 1983-02-25 1985-04-23 At&T Technologies, Inc. Technique for bonding a chip carrier to a metallized substrate
US4857988A (en) * 1988-02-09 1989-08-15 Fottler Stanley A Leadless ceramic chip carrier
US5135402A (en) * 1991-05-29 1992-08-04 Intel Corporation Surface mount leaded chip connector plug

Also Published As

Publication number Publication date
KR970063914A (ko) 1997-09-12
JPH09232351A (ja) 1997-09-05
DE19706555A1 (de) 1997-08-28
US5838093A (en) 1998-11-17
TW356622B (en) 1999-04-21
DE19706555C2 (de) 2003-08-28

Similar Documents

Publication Publication Date Title
KR100497974B1 (ko) 반도체 장치 및 그 제조 방법
US6080931A (en) Semiconductor package
KR100270775B1 (ko) 전자소자용 패키지
KR100319495B1 (ko) 반도체 장치
US5563445A (en) Semiconductor device
US5939817A (en) Surface acoustic wave device
US6232660B1 (en) High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip
JPWO2019216299A1 (ja) 高周波モジュールの製造方法および高周波モジュール
KR100250562B1 (ko) 반도체장치
KR20020032351A (ko) 표면 탄성파 장치 및 그 제조 방법
US6718604B1 (en) Mounting method for electronic device elements
JPH0846079A (ja) 半導体装置
EP0421343A2 (en) Semiconductor element package and semiconductor element package mounting distributing circuit basic plate
US6531775B1 (en) High-frequency module
JPH11122072A (ja) 弾性表面波装置
CN111525907A (zh) 一种声表面波滤波芯片的封装结构及封装方法
CN111355465A (zh) 包含弹性波器件的模块
EP1130642A1 (en) High frequency module
JP4419405B2 (ja) 表面実装型電子装置および表面実装型発振器
JPH08203956A (ja) 電子部品の製造方法及び電子部品
KR100501194B1 (ko) 수정발진기
JP5024317B2 (ja) 電子部品および電子部品の製造方法
CN220121832U (zh) 焊接结构及半导体结构
KR100364979B1 (ko) 반도체 장치 및 그 제조방법
JPH0878954A (ja) 発振器およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040723

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee