KR100265490B1 - Ic 소켓 - Google Patents

Ic 소켓 Download PDF

Info

Publication number
KR100265490B1
KR100265490B1 KR1019970007275A KR19970007275A KR100265490B1 KR 100265490 B1 KR100265490 B1 KR 100265490B1 KR 1019970007275 A KR1019970007275 A KR 1019970007275A KR 19970007275 A KR19970007275 A KR 19970007275A KR 100265490 B1 KR100265490 B1 KR 100265490B1
Authority
KR
South Korea
Prior art keywords
package
guide
base member
contact
socket
Prior art date
Application number
KR1019970007275A
Other languages
English (en)
Inventor
쓰도무 까시와기
테쓰오 타찌하라
Original Assignee
요코다 마코도
가부시키가이샤 엔프라스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04900896A external-priority patent/JP3339293B2/ja
Priority claimed from JP8053197A external-priority patent/JPH09245919A/ja
Application filed by 요코다 마코도, 가부시키가이샤 엔프라스 filed Critical 요코다 마코도
Application granted granted Critical
Publication of KR100265490B1 publication Critical patent/KR100265490B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1015Plug-in assemblages of components, e.g. IC sockets having exterior leads
    • H05K7/1023Plug-in assemblages of components, e.g. IC sockets having exterior leads co-operating by abutting, e.g. flat pack

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

IC 소켓은 적어도 하나에 대향하는 코너로 가이드를 입설한, 그 가이드는 장전되는 IC패키지의 리드선에 접하여 IC패키지의 장전위치를 확실하게 규제할 수 있는 높이의 수직면부를 구비하고 있다. 또한 방형의 기재부재의 각변에 따라 열설된 복수의 콘택트핀 대신에 기재부재에 이탈가능하게 장착된 가이드를 구비하고 있다. 이 가이드에 의해 기재부재상에 정규의 영역보다도작은 크기의 영역을 확정할 수가 있어 치수가 상이한 IC패키지를 장전할 수 있는 IC소켓이 제공된다.

Description

IC소켓
본 발명은 IC 패키지의 실장이나 회로 시험등을 실시할때에 사옹되는 IC 소켓에 관한 것이다.
도1 및 도2는 종래 일반적으로 사용되고 있는 IC 소켓의 개략을 표시한다. 도1은 IC 소켓의 평면도, 도2는 도1의 II-II선에 따른 단면도이다.
도2에 표시한 바와같이 이 IC소켓은 방형의 기재부재(1)와, 기재부재(1)에 대하여 상,하로 움직일 수 있는 방형틀형상의 커버부재(2)로 이루어진다. 커버부재(2)의 하면으로 부터는 하방으로 각주(角柱)힝상의 각부(다리부)(2a)가 뻗어있고, 이 각부(2a)가 기재부재(1)의 대응하는 위치에 설치된 가이드홈(la)의 홈내를 미끄러움직이므로써, 커버부재(2)는 기재부재(1)에 대하여 상,하로 움직일 수 있게 되어 있다. 기재부재(1)와 커버부재(2)와의 사이에는 스프링(3)이 끼어져 있고, 이 스프링(3) 및 콘택트핀(5)의 탄성력에 의해 커버부재(2)는, 도2에 표시한 바와같이 기재부재(1)보다도 상방으로 위치할 수 있도록 되어 있다. 커버부재(2)는 각부(2a)와 가이드홈(1a)과의 사이에 설치된 도시하지 않은 걸림(계지)수단에 의해 도2의 위치로 유지되도록 되어 있다.
도1에 표시한 바와같이, 커버부재(2)에는 대향하는 각변에 따라 등간격으로 열설된 복수의 절연리브(4)와, 인접하는 절연리브(4)의 사이에 각각 삽입된 복수의 콘택트핀(5)이 설치되어 있다.
콘택트핀(5)은 금속 그외에 도전성의 재료로 만들어져 있고 도2에 표시한 바와같이 기재부재(1)의 재치대(6)의 위에 놓여진 IC패키지(P)의 리드선(L)에 접촉하는 접점부(5a)와, 커버부재(2)의 상,하움직임에 따라 접점부(5a)를 회전운동시키는 작동부(5b)와 원호형상으로 만곡되고, 콘택트핀(5)전체에 탄성을 주고 있는 스프링부(5c)와 기재부재(1)내부의 오목부에 자리잡고 있는 기재부(5d)와 기재부재(1)의 저면은 관통하고 있는 관통구멍에 삽입된 콘택트핀(5)을 기재부재(1)위에 지지하고 있는 접속단자부(5e)로 이루어져 있다.
콘택트핀(5)의 작동부(5b)는 커버부재(2)의 대향하는 외연에 형성되어 있는 캠부(2b)와 걸어맞출수 있도록 위치하고 있으며, 커버부재(2)가 도2에 표시한 바와같이 기재부재(1)보다도 상방의 위치에 있는 경우에는 캠부(2b)와는 접촉되지 않으나, 커버부재(2)가 하방으로 밀어 넣어졌을때에는 캠부(2b)와 걸어 맞추고 도2에 1점쇄선으로 표시한 위치까지 회전운동한다. 이 작동부(5b)의 회전운동에 수반하여 접점부(5a)도 1점쇄선으로 표시한 위치까지 회전운동하고 재치대(6)위에 놓여진 IC패키지(P)의 리드선(L)으로 부터 떨어지도록 되어 있다.
재치대(6)의 4개의 코너에는 가이드(7)가 각각 설치되어 있다. 각 가이드(7)는 콘택트핀(5)이 이루는 열에 대향하고 있는 수직면부(7a)(이점에 관해서는 뒤에서 설명한다)을 갖고 있다. 재치대(6)위에 재치될 IC패키지(P)의 리드선(L)은 가이드(7)의 수직면부(7a)에 따라 안내되고, 재치대(6)에 대하여 위치정해진 상태에서 재치대(6)위에 재치된다.
이상과 같은 구성을 갖는 IC소켓은 이하와 같이해서 사용된다.
먼저, 커버부재(2)를 스프링(3)의 탄성력에 버티면서 최하 위치까지 밀어내린다. 커버부재(2)를 멀어 내림에 따라 콘택트핀(5)의 작동부(5b)에 걸어 맞춘 커버부재(2)의 캠부(2b)가 작동부(5b)를 1점쇄선으로 표시한 위치까지 회전운동시킨다. 이에 수반하여 콘택트핀(5)의 접점부(5a)도 동일하게 1점쇄선으로 표시한 위치까지 회전운동하여 재치대(6)로 부터 떨어진다.
이 상태에서 예를들면 기재부재(1)의 재치대(6)의 위에 회로시험의 대상으로 되는 IC패키지(P)를 재치한다. 이때, IC패키지(P)의 리드선(L)이 외방으로 회전운동하고 있는 접점부(5a)의 아래쪽으로 위치하도록 IC패키지(P)를 놓는다.
IC패키지(P)를 재치한후, 커버부재(2)를 하방으로 밀어 내리고 있는 힘을 약화시켜, 스프링(3) 및 콘택트핀(5)의 탄성력에 의해서 커버부재(2)를 상방으로 이동시킨다. 이에 수반하여 콘택트핀(5)의 접점부(5a)도 1점쇄선으로 표시한 위치로부터 실선으로 표시한 위치로 향해서 이동한다.
커버부재(2)가 최상위치까지 이동하면 콘택트핀(5)의 작동부(5b)와 커버부재(2)의 캠부(2b)와의 걸어맞춤이 해제되므로, 콘택트핀(5)의 접점부(5a)는 실선으로 표시한 위치로 되돌아간다. 이 위치에서는 콘택트핀(5)의 접점부(5a)는 IC패키지(P)의 리드선(L)을 재치대(6)와의 사이에 끼어넣은 상태로 된다.
이후, 콘택트핀(5)의 접속단자부(5e) 및 리드선(L)을 통하여 적당한 테스트회로(도시하지 않음)으로 부터 IC패키지(P)에 전압을 인가하고 IC패키지(P)가 소정의 작동조건을 만족시키느냐 아니냐의 시험이 실시된다. 시험종료후는 재차, 상술과 같은 커버부재(2)를 압압 및 압압해제 하는 동작을 반복하고 IC패키지(P)를 꺼내서 회로시험의 1사이클이 종료한다.
이와같은 회로시험의 사이클을 반복함으로써 다수의 IC패키지(P)의 양부가 판정된다.
IC소켓을 사용하여 IC패키지의 양부를 판정하는 실제의 시험은 일반적으로 자동시험기를 사용하여 실시된다. 이 자동시험기는 커버부재(2)를 자동적으로 밀어내리고 IC패키지(P)를 소정의 위치에 재치하고, 회로시험이 종료된후, 재차 커버부재(2)를 밀어 내리고, 시험이 끝난 IC패키지(P)를 꺼내서 다음의 IC패키지(P)를 재치한다는 공정을 자동적으로 반복할 수가 있다.
또, 수동으로 실시하는 경우 IC패키지를 재치대(6)위에 재치할때 커버부재(2)를 밀어 내린 상태를 유지하면서, IC패키지를 재치대위에 재치하는 방법은 작업효율을 저하시키는 원인으로 된다. 이 때문에 이하와 같은 IC 패키지의 재치의 방식이 일반적으로 실시되고 있다.
먼저 도3에 표시한 바와같이 콘택트핀(5)이 재치대(6)의 IC재치면(6a)위에 접하고 있는 상태인채로 콘택트핀(5)위에 IC패키지(P)을 재치한다. 그후 커버부재(2)를 밀어내려 콘택트핀(5)을 외방으로 회전운동시키고, 콘택트핀(5)위의 IC패키지(P)를 재치대(6)위로 낙하시켜서 자리잡게 한다. 이후 커버부재(2)의 압압을 해제하여 최상위치까지 되돌리고, 콘택트핀(5)을 정규의 위치까지 회전운동시키고, 콘택트핀(5)의 접점부(5a)를 IC패키지(P)의 리드선(L)에 접촉시킨다.
그러나 이 경우 IC패키지(P)가 재치대(6)의 정규의 위치에 자리잡도록 리드선(L)을 적정으로 안내하는 가이드(7)의 수직면부(7a)의 높이(h)가 낮으면 리드선(L)을 안내한다는 기능을 수행하지 못하는 일이 있다. 즉, 도3에 표시한 바와같이 재치대(6)의 IC재치면(6a)으로 부터 콘택트핀(5)위에 타고 있는 리드선(L)의 상면까지의 높이를 A라고 하면,
A > h
인 경우에는 리드선(L)이 가이드(7)의 수직면부(7a)에 의해서는 안내될수 없다. 이 때문에 IC패키지(P)가 정규위치로 부터 수평방향으로 움직이고, 콘택트핀(5)과 리드선(L)이 뒤엉키는 일이 있다. 이와같은 상태에서 콘택트핀(5)을 외방으로 회전운동시키면 리드선(L)을 변형시키는 결과도 되는 일이 있다.
또, 상술한 종래의 IC소켓에 있어서는 IC패키지(P)는 복수의 절연리브(4) 및 콘택트핀(5)으로 에워쌓여지는 영역(S)(파선의 해칭을 한 영역)내에 재치되어 있었다. 하나의 IC소켓에 있어서는 인접하는 절연리브(4) 및 콘택트핀(5)상호간의 간격 및 대향하는 절연리브(4) 및 콘택트핀(5)상호간의 간격은 일정하므로 영역(S)은 일의적으로 결정된다. 이때문에 종래의 IC소켓에 있어서는 그 IC소켓에 의해 회로시험을 실시할 수 가 있는 IC패키지는 IC패키지의 본체(리드선을 제외한 부분)의 크기가 IC소켓이 형성되는 영역(S)의 크기와 합치하는 것 뿐이었다.
그러나 근래에 있어서는, IC패키지의 외형의 크기는 여러갈래로 되어 있어 IC패키지의 크기에 따른 IC소켓을 준비하는 것은 비용적으로 극히 불리한 동시에 IC패키지의 외형의 크기가 변경될때마다 IC 소켓을 교환하고 있어서는 시험효율의 향상을 도모할 수가 없다.
본 발명의 제1의 목적은 콘택트핀을 회전운동시키기전에 IC패키지를 콘택트핀위에 재치하더라도 IC패키지를 소정의 위치에 반드시 안내할 수가 있는 IC소켓을 제공한다.
본 발명의 제2의 목적은 하나의 IC소켓으로 크기가 다른 IC패키지를 시험할 수가 있는 IC소켓을 제공하는 겻이다.
제1의 목적을 달성하기 위하여 본 발명에 관한 IC소켓은 IC패키지를 재치하는 재치대와, 이 재치대에 대하여 상,하로 움직일 수 있도록 기재부재에 부착돤 커버부재와, 재치대의 대향하는 각변에 따라 열설되고 커버부재의 상,하로 움직임에 수반하는 접점부가 회전운동하고, 재치대위에 재치되는 IC패키지의 리드선에 접촉하도록 되어 있는 복수의 콘택트핀과 재치대의 대각선위의 2코너 또는 4코너에 설치되고 재치대에 재치될 IC패키지의 재치대에 대한 위치결정을 하는 가이드를 구비하고 상기 가이드의 재치대에 재치될 IC패키지의 리드선을 안내하는 수직면부는 상기 IC재치대의 IC재치면에 대하여 연직방향으로 뻗어있고, 이 수직면부의 높이는 콘택트핀이 재치면에 접하고 있는 상태일때에 콘택트핀위에 IC패키지의 리드선을 재치하였을때의 재치면으로 부터 리드선의 상면까지의 높이보다도 높게되도록 선정되어있다.
상기 가이드의 수직면부는 각 가이드에 1개씩 형성하여도 좋고 혹은 가이드에 직교하도록 2개씩 형성하여도 좋다.
제2의 목적을 달성하기 위하여 본 발명에 관한 IC소켓은 대향하는 한쌍의 변에 따라 등간격으로 열설된 콘택트핀을 지지하기 워한 복수의 절연리브사이에 콘택트핀 대신에 삽입되어서 재치될 각종 치수의 IC패키지의 삽입위치를 규제하는 가이드를 구비하고 있다.
본 발명에 의하면 가이드는 바람직하기는 판상을 이루고 있으며, 또 하나 또는 2개이상의 가이드가 사용될 수 있다.
또, 본 발명에 관한 IC소켓은 방형의 4변에 따라 등간격으로 열설된 복수의 절연리브와 인접하는 필연리브의 사이에 각각 삽입된 복수의 콘택트핀과 4변의 각 코너에 입성되고, IC패키지의 코너부분을 위치규제하는 가이드와 적어도 한쌍의 가이드의 각각에 인접하는 각변에 따라 열설된 절연리브의 사이에 콘택트핀에 대신하여 장착되는 IC패키지의 상기 IC소켓에의 삽입위치를 규제하는 적어도 한쌍의 가이드를 구비하고 있다.
또 본 발명에 관한 IC소켓은 방형의 4변에 따라 등간격으로 복수열설된 복수의 콘택트핀 삽입구멍을 가지며 기재부재에 상,하로 움직일 수 있게 부착된 플로팅부재와 기재부재에 식설되고 접속단자부가 콘택트핀 삽입구멍에 각각 삽입된 복수의 콘택트핀과 재치될 IC패키지의 코너부분을 위치규제하기 위하여 콘택트핀에 대신하여 콘택트핀 삽입구멍에 이탈가능하게 장착되는 적어도 한쌍의 가이드를 구비하고 있다.
또, 본 발명에 의하면 상기 가이드는 IC패키지의 코너부분에 걸어 맞출수 있는 형상의 오목부를 갖고 있다.
본 발명에 의하면 IC패키지를 IC소켓내의 소정위치에 항상 정확하게 장전할 수가 있고, 또한 각종 치수의 IC패키지를 장전할 수 있는 IC소켓을 제공할 수가 있다.
도1은 종래의 IC소켓의 1예의 평면도.
도2는 도1의 Ⅱ-Ⅱ선 단면도.
도3은 도2에 표시한 IC소켓의 부분확대사시도.
도4a는 본 발명에 관한 IC소켓의 제1실시예의 부분확대 사시도.
도4b는 본 발명에 관한 IC소켓의 제2실시예를 표시하는 부분확대 평면도.
도4c는 본 발명에 관한 IC소켓의 제3실시예를 표시하는 부분확대 평면도.
도5는 본 발명에 관한 IC소켓의 제4실시예의 평면도.
도6은 제4실예에 사용되고 있는 가이드의 사시도.
도7은 본 발명에 관한 IC소켓의 제5실시예의 부분확대 평면도.
도8은 제5실시예에 사용되고 있는 가이드의 확대 사시도.
도9는 본 발명에 관한 IC소켓의 제6실시예의 사시도.
도10은 제6실시예에 사용되는 가이드의 사시도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 기재부재 2,13 : 커버부재
1a : 가이드홈 2a : 다리부
2b : 캠부 3 : 스프링
4 : 절연리브 5 : 콘택트핀
5a : 접점부 5b : 작동부
5c : 스프링부 5d : 기재부
6 : 재치대 6a : 공극
7,8,10,16 : 가이드 7b : 수직면부
8a : 양단 8b : 수직평면
9 : 가이드부재 10a : 오목부
10b : 돌기 12 : 플로팅부재
14 : 록레버 P : IC패키지
L : 리드선
도4a,4b 및 4c는 본 발명에 관한 IC소켓의 서로 상이하는 실시예를 표시하고 있다. 도면중 도1 내지 도3에 표시한 것과 실질상 동일한 부재 및 부분에는 동일 부호가 붙여져 있다.
이것들의 실시예는 어느 것이나 가이드부의 구성을 제외하고 도1 및 도2에 표시한 종래의 IC소켓과 동일하게 구성되어 있으므로, 여기서는 전체의 구성에 관한 설명은 생략되어 있다.
도4a는 본 발명의 제1실시예를 표시하고 있다. 이 실시예에서는 재치대(6)의 재치면(6a)으로 부터 콘택트핀(5)위에 타고 있는 리드선(L)의 상면까지의 높이 A에 대하여 가이드(7)가 다음식을 만족시키는 높이(H)의 수직면부(7b)를 갖고 있다.
H > A
이때문에 콘택트핀(5)을 외방으로 회전운동 시키기전에 즉, 커버부재(2)를 압압하기 전에 콘택트핀(5)위에 IC패키지(P)의 리드선(L)을 재치하였다고 하더라도 가이드(7)의 수직면부(7b)쪽이 리드선(L)의 상면위치보다도 높으므로 가이드(7)의 수직면부(7b)는 리드선(L)을 안내하는 기능을 충분히 수행할 수가 있어 콘택트핀(5)을 외방으로 회전운동시키기 전에 라드선(L)이 수평방향으로 어긋나는 일이 없어진다.
수직면부(7b)는 각 가이드(7)에 1개 또는 2개를 형성시킬 수가 있다. 도4b의 제2실시예는 각 가이드(7)에 2개의 수직면부(7b)를 설치한 경우의 구성을 표시한다.
각 수직면부(7b)는 리드선 열의 단부에 위치하는 리드선(L1)에 각각 접촉하고 리드선(L1)을 안내함으로써 IC패키지(P)를 재치대(6)위의 소정의 위치에 자리잡게 할 수가 있다.
도4c의 제3실시예는 각 가이드(7)에 1개의 수직면부(7b)를 설치한 경우의 구성을 표시한다. 이 실시예에 있어서는 IC소켓의 대각선상에 2개의 가이드(7)가 설치되어 있으며 각 가이드(7)에는 수직면부(7b)가 1개썩 형성되어 있다. 각 수직면부(7b)는 IC패키지(P)의 리드선열의 단부에 위치하는 리드선(Ll)에 접촉하여 리드선(L1)을 안내함으로써 IC패키지(P)를 재치대(6)위의 소정의 위치에 자리잡게 할수가 있다.
이와같이 가이드(7)는 재치대(6)의 4개의 모든 코너에 설치하는 것은 반드시 필요치는 않고 그것에 대응하여 가이드(7)의 수직면부(7b)도 재치대(6)의 4개의 모든 코너의 설치하여 놓을 필요는 반드시 없다. 재치대(6)의 4개의 코너중, 적어도 2개의 코너에 가이드(7)및 그의 수직면부(7b)를 설치해두면 IC패키지(P)를 재치대(6)의 소정의 위치에 안내할 수가 있다.
도5 및 도6은 본 발명의 제4실시예를 표시하고 있다. 이 실시예에 있어서는 대향하는 각 변에 따라 등간격으로 열설된 복수의 절연리브(4)의 사이에 각각 삽입된 복수의 콘택트핀(5)중 각열의 양단에 위치하는 콘택트핀(5)이 삽입되어 있지 않고 공극(6a)으로 되어 있다.
이 공극(6a)에는 도6에 표시한 바와같은 판(plate)형상의 가이드(8)가 각각 삽입된다. 가이드(8)는 그의 양단(8a)이 공극(6a)에 삽입할 수가 있는 형상을 하고 있으며 이 가이드(8)를 공극(6a)에 삽입함으로써 도5에 표시한 바와같이, 한쌍의 가이드(8)와 복수의 콘택트핀(5)에 의해 에워쌓여지는 영역R(파선의 해칭이 실시되어 있는 부분)이 형성된다. 이 경우 판형상 가이드(8)의 배설위치를 바꾸고, 가이드(8)의 두께를 적절히 선정함으로써 수직평면(8b)을 리드(L)의 가이드면으로 할수가 있고 IC패키지(P)를 재치대(6)위의 소정위치에 정확히 자리잡게 할 수가 있다. 이 가이드(8)는 공극(6a)으로부터 자유롭게 떼어낼 수가 있으나 필요에 따라 접착제에 의해 기재부재(1)에 고정시켜도 좋다.
이렇게해서 영역(R)에 수납가능한 패키지 본체를 갖는 IC패키지(P)의 성능을 시험하는 것이 가능게된다. 이와같이 도1 및 도2에 표시한 종래의 IC소켓에 있어서는 영역(S)에 따라 결정되는 크기를 갖는 IC패키지 밖에 시험할 수가 없었던 것에 대하여 이 실시예에 관한 IC소켓에 있어서는 콘택트핀(5)을 삽입시키는 구멍 즉 공극(6a)으로 가이드(8)를 설치하며, 이런 가이드를 IC패키지의 크기에 따라 변경함으로써 영역(S)보다도 작은 IC패키지라면 여러가지의 크기의 IC패키지를 하나의 IC소켓에 의해 시험할 수가 있다.
또한 반드시 한쌍의 가이드(8)를 사용할 필요는 없고, 1개의 가이드(8)만을 사용하여 영역(S)보다도 작은 여러가지의 크기의 영역(R)을 획정하는 것도 가능하다.
도7에 본 발명의 제5실시예를 표시한다. 이 실시예에 관한 IC소켓에 있어서는 제4의 실시예와 달라서 방형의 4변의 따라서 복수의 절연리브(4)가 등간격으로 열설되고, 인접하는 절연리브(4)의 사이에 콘택트핀(5)이 각각 삽입되어 있다.(또한 도7은 방형형상의 IC소켓의 하나의 코너부분만을 표시한다.) 또 IC소켓의 각 코너에는 IC패키지의 코너부분을 위치 규제하기 위한 가이드부재(9)가 입설되어 있다.
이 실시예에 관한 IC소켓에 있어서도 제4의 실시예와 동일하게 각 변에 병렬 배치되어 있는 복수의 콘택트핀(5)중, 각변의 양단에 위치하는 콘택트핀(5)은 떼어져 있고 공극(6a)을 형성하고 있다.
이 실시예에 관한 IC소켓에 있어서는 도8에 표시한 바와같은 가이드(10)가 IC소켓의 4개의 코너의 각각에 입설되어 있는 가이드부재(9)의 외측에 부착되어 있다. 이 가이드(l0)는 대략 C자형을 이루고 있으며 IC소켓에 장전되는 IC패키지의 코너부분에 걸어 맞출 수 있는 형상의 오목부(1Oa)를 갖고 있다. 또 가이드(1O)의 저면에는 2개의 돌기(10b)가 형성되어 있다. 이 돌기(10b)는 공극(6a)에 끼워 맞출수 있는 형상은 이루고 있으며, 각각 공극(6a)에 대응하는 위치에 형성되어 있다. 이 가이드(10)는 공극(6a)으로 부터 떼어 내기가 가능하다.
또 도7에 표시한 바와같이 가이드(10)는 돌기(10b)를 공극(6a)에 삽입하고, 가이드(10)를 IC소켓의 각 코너에 부착하였을때에 각 가이드부재(9)와 간섭되지 않는 형상을 갖고 있다.
IC소켓의 각 코너에 입설되어 있는 4개의 가이드부재(9)는 1점쇄선으로 표시하는 단부리드선까지의 모든 리드선을 가진 IC패키지의 영역(T)을 형성하고 있다.
이때문에 가이드(10)를 부착시킬 수 없는 상태에서는 모든 리드선을 가진 IC패키지의 영역(T)에 수용될 수 있는 크기의 IC패키지를 IC소켓에 부착시킬 수가 있고 그의 IC패키지의 회로시험을 실시할 수가 있다.
이에 대하여 가이드(10)를 IC소켓의 각 코너에 부착시키면 이들 4개의 가이드(1O)에 의해 영역(T)과 동일한 IC패키지의 크기이지만 각변의 단부의 리드선(도7의 1점쇄선의 위치의 리드선)을 결한 IC패키지가 대응할 수 있다. 이와같이 가이드(10)를 부착시키면 각변 단부의 리드선이 없는 IC패키지를 IC소켓에 적정하게 부착시킬 수가 있고 IC패키지의 회로시험을 실시할 수가 있다. 이 경우 수직면부(10c)는 리드선(L)의 가이드면으로 되기 때문에 IC패키지(P)를 재치대(6)상에 소정 위치에 정확히 자리잡게 할 수가 있다.
이와같이 본 실시예에 관한 IC소켓에 있어서는 가이드(10)의 부착의 유무에 따라 그 종류의 크기의 IC패키지의 회로시험을 실시하는 것이 가능케 된다.
또한 본 실시예에 있어서는 각변의 양단에 위치하는 콘택트핀(5)을 떼어내고 공극(6a)을 형성하였으나 떼어 내어야 할 콘택트핀(5)은 양단의 것에 한정되지 않는다. 시험할 IC패키지의 리드선의 형성상태에 따라 떼어내어야할 콘택트핀(5)을 선정하고 소정의 공극(6a)을 형성시킬수 가 있고 또 그와같이 하여 형성된 공극(6a)에 적합한 크기의 가이드(10)를 미리 만들어 두므로써 여러가지의 리드선 형성상태의 IC패키지를 하나의 IC소켓으로 시험할 수가 있다.
또 가이드(10)는 반드시 IC소켓의 모든 코너에 부착시킬 필요는 없다. 예를 들면 대각선 방향으로 2개를 부착시켜도 좋고, 혹은 하나의 변의 양단에 부착시켜도 좋다.
도9 및 도10에 본 발명의 제6실시예를 표시한다. 본 실시예에 관한 IC소켓은 기재부재(11)와 기재부재(11)에 대하여 상,하로 움직일 수 있게 기재부재(11)에 지지되어 있는 폴로팅부재(12)를 구비하고 있다. 기재부재(11)의 일단에는 커버부재(13)가 원추형접합(추착)되어 있고 기재부재(11)에 대하여 개폐가능 하도록 구성되어있다. 또 기재부재(11)의 타단에는 록레버(14)가 원추형접합되어 있고, 커버부재(13)의 선단에 걸어 맞추고 커버부재(13)를 폐색상태로 유지한다.
플로팅부재(12)의 표면상에는 방형의 4변에 따라서 등간격으로 복수열의 콘택트핀 삽입구멍이 설치되어 있고 이 콘택트핀 삽입구멍에는 콘택트핀(5)으로서 핀플롭이 식설되어있다. 콘택트핀 삽입구멍에 삽입되어 있는 콘택트핀(5)의 양부 접점부는 플로팅부재(12)가 삽입될때 그의 표면상에 노출하여 얻어지도록 배설되어있다. 이 노출된 콘택트핀(5)의 접점부가 플로팅부재(12)상에 재치되는 IC패키지의 랜드 접점 또는 리드선(L)과 접촉한다.
도10에 표시한 바와같이 방형형상으로 형성된 콘택트핀 삽입구멍중 코너에 위치하는 구멍(15a) 및 그것에 인접하는 한쌍의 구멍(15b)에는 콘택트핀(5)은 삽입되어 있지 않으며 공극을 이루고 있다. 이 공극을 이루고 있는 3개의 콘택트핀 삽입구멍(15a,15b)에는 도10에 표시한 바와같은 가이드(16)가 부착된다. 이 가이드(16)을 횡단면이 V자형의 블록으로 이루어지고, 플로팅부재(12)위에 재치될 BGA형과 같은 IC패키지의 코너부분에 걸어 맞출수 있는 형상의 오목부(16c)를 갖고 있다. 또 가이드(16)의 저면으로 부더는 콘택트핀 삽입구멍(15a,15b)에 삽입할 수 있는 크기의 2개의 돌기(16b)가 뻗어있다. 이들 2개의 돌기(16b)는 한쌍의 콘택트핀 삽입구멍(15b)에 삽입할 수 있는 위치에 설치되어 있다.
방형형상으로 배열되어 있는 콘택트핀(5)은 1점쇄선을 표시하는 영역(G)을 형성하고 있다. 이 때문에 가이드(16)를 부착할 수 없는 상태에 있어서는 영역(G)에 수용할 수 있는 크기의 IC패키지를 플로팅부재(12)상에 재치할 수 있고 그의 IC패키지를 시험할 수가 있다.
이에 대하여 가이드(16)를 IC소켓의 각 코너에 부착하면 이들 4개의 가이드(16)에 의해 영역(G)보다도 작은 영역(H)(파선의 해칭을 한 부분)이 형성된다. 이와같이 가이드(16)를 부착하면 영역(H)에 수용할 수 있는 크기의 IC패키지를 IC소켓에 부착할 수가 있고, 그 IC패키지의 회로시험을 실시할 수가 있다. 이 경우 갈윙형 리드를 갖는 IC패키지의 경우에는 가이드(16)의 수직면부(16d)는 리드선(L)의 가이드면으로서 역할을 하게 할 수도있다.
이와같이 본 실시예에 관한 IC소켓에 있어서는 제5실시예와 동일하게 가이드(16)의 부착유무에 따라 그 종류의 크기의 IC패키지의 회로 시험을 실시하는 것이 가능케 된다.
또한 본 실시예에 있어서는 방형형상으로 설치된 콘택트핀 삽입구멍중 코너에 위치하는 구멍(15a)및 그것에 인접하는 구멍(15b)에 콘택트핀(5)을 삽입하지 않고 공극을 형성시켰으나 공극을 형성시키는 위치는 이것으로 한정되지 않는다. 시험 할 IC패키지 크기에 따라 콘택트핀(5)의 삽입시킬 위치를 임의로 선정하여 공극을 형성시키고 또 그와같이하여 형성된 공극에 적합하는 크기의 가이드(16)를 미리 만들어 두므로써 여러가지 크기의 IC패키지를 하나의 IC소켓으로 시험할 수가 있다.
또 가이드(16)는 반드시 IC소켓 모든 코너에 부착시킬 필요는 없다. IC소켓의 4개의 코너중 적어도 2개의 코너에 부착시키면 영역 H 을 확정할 수가 있다. 예를들면 대각선 방향으로 부착시켜도 좋고 혹은 하나의 변의 양단에 부착시켜도 좋다.
이상 실시에에서는 IC패키지의 시험에 사용하는 것으로서 설명하였으나 이것들의 IC소켓이 IC패키지의 실장용에 사용할 수도 있는 것은 물론이다.

Claims (10)

  1. 방형의 기재부재와, 이 기재부재에 그의 대향하는 각변에 따라 등을 간격으로 열설된 복수의 절연리브와, 인접하는 2개의 절연리브사이에 각각 삽입된 복수의 콘택트핀과 상기 기재부재상에의 IC패키지의 재치위치를 유지하는 가이드를 구비하고, 상기 가이드는 상기 기재부재상에 IC패키지가 재치될때 이 IC패키지의 리드선을 안내하는 수직면부를 구비하고 있으며, 이 수직면부의 높이는 상기 콘택트핀이 상기 기재부재의 재치면에 접하고 있는 상태하에서 상기 콘택트핀상에 IC패키지의 리드선을 올려놓았을때의 상기 재치면으로 부터 상기 리드선의 상면까지의 높이보다도 높게 되도록 선정되어 있는 IC소켓.
  2. 방형의 기재부재와, 이 기재부재에 그의 대향하는 각변에 따라 등을 간격으로 열설된 복수의 절연리브와, 인접하는 2개의 절연리브사이에 각각에 삽입된 복수의 콘택트핀과 상기 기재부재상에의 IC패키지의 재치위치를 유지하기 위하여 대향된 한쌍의 상기 절연리브의 사이에 콘택트핀에 대신하여 상기 기재부재에 장착된 가이드를 구비한 IC 소켓.
  3. 제2항에 있어서, 상기 가이드는 판형상인 IC 소켓.
  4. 제2항 또는 제3항에 있어서, 상기 가이드가 1이상 포함되어 있는 IC 소켓.
  5. 방형의 기재부재와 이 기재부재에 그의 4변에 따라 등간격으로 열설된 복수의 절연리브와 인접하는 2개의 상기 절연리브사이에 각각 삽입된 복수의 콘택트핀과 상기 베이스 부재상에 재치되어야할 소정의 크기의 IC패키지의 코너부분의 위치를 규제하기 위하여 상기 4변의 각 코너에서 상기 기재부재에 입설된 가이드 부재와, 상기 기재부재상에의 상기 소정의 크기의 IC패키지 보다도 작은 IC패키지의 재치위치를 규제하기 위하여 적어도 한쌍의 상기 가이드부재의 각각에 인접하는 각변에 따라 열설된 상기 절연리브의 사이에 상기 콘택트핀에 대신하여 상기 기재부재에 장착된 적어도 한쌍의 가이드를 구비하는 IC 소켓.
  6. 제5항에 있어서, 상기 가이드부재는 상기 기재부재상에 IC패키지가 재치될때 이 IC패키지의 리드선을 안내하는 수직면부를 구비하고 있으며, 이 수직면부의 높이는 상기 콘택트핀이 기재부재의 재치면에 접하고 있는 상태하에서, 상기 콘택트핀상에 IC패키지의 리드선을 올려 놓았을 때의 상기 재치면으로 부터 상기 리드선의 상면까지의 높여보다도 높게 되도록 선정되어 있는 IC 소캣.
  7. 방형의 기재부재와, 이 기재부재상에 상,하로 움직일 수 있게 장가되어있고 그의 4변의 따라 복수열을 이루어서 등간격으로 천설된 복수의 콘택트핀 삽입구멍을 갖는 방형의 플로팅부재와, 상기 기재부재에 식설되어 있고 접점부가 상기 삽입구멍에 각각 삽입된 복수의 콘택트핀과 상기 플로팅부재상에 재치될 IC패키지의 코너부분의 위치를 규제하기 위하여, 상기 콘택트핀에 대신하여 상기 콘택트핀 삽입구멍에 이탈가능하게 장착될 적어도 한쌍의 가이드를 구비한 IC 패키지.
  8. 제5항 또는 제7항에 있어서, 상기 IC패키지의 코너부분에 걸어 맞출수 있도록 형성된 오목부를 갖고 있는 IC 소켓.
  9. 제2항, 제3항, 제4항, 제7항 또는 제8항에 있어서, 상기 가이드는 상기 기재부재상에 IC패키지가 재치될때 이 IC패키지의 리드선을 안내하는 수직면부를 구비하고 있으며, 이 수직면부의 높이는 상기 콘택트핀이 상기 기재부재의 재치면에 접하고 있는 상태하에서 상기 콘택트핀상에 IC패키지의 리드선을 올려놓았을때의 상기 재치면으로 부터 상기 리드선의 상면까지의 높이 보다도 높게 되도록 선정되어 있는 IC소켓.
  10. 제6항 또는 제9항에 있어서, 상기 수직면부는 상기 콘택트핀이 열설되어 있는 각변에 대향하도록 상기 가이드에 1개 또는 2개가 형성되어 있는 IC소켓.
KR1019970007275A 1996-03-06 1997-03-05 Ic 소켓 KR100265490B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP04900896A JP3339293B2 (ja) 1996-03-06 1996-03-06 Icソケット
JP8-49008 1996-03-06
JP8053197A JPH09245919A (ja) 1996-03-11 1996-03-11 Icソケット
JP8-53197 1996-03-11

Publications (1)

Publication Number Publication Date
KR100265490B1 true KR100265490B1 (ko) 2000-09-15

Family

ID=26389352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007275A KR100265490B1 (ko) 1996-03-06 1997-03-05 Ic 소켓

Country Status (2)

Country Link
US (1) US5829989A (ko)
KR (1) KR100265490B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6293964A (ja) * 1985-10-21 1987-04-30 Dai Ichi Seiko Co Ltd Ic検査用ソケツト
JPH0810615B2 (ja) * 1988-09-30 1996-01-31 山一電機株式会社 Icソケットにおけるコンタクトの開閉装置
JPH0752663B2 (ja) * 1993-01-12 1995-06-05 山一電機株式会社 Icソケット

Also Published As

Publication number Publication date
US5829989A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
EP0446014A2 (en) Top-load socket for integrated circuit device
US4846704A (en) Test socket with improved contact engagement
KR100488890B1 (ko) 전기부품용 소켓
JP2001210438A (ja) ソケット
KR100339283B1 (ko) 소켓
KR100581240B1 (ko) 번-인 테스트용 소켓
JP4464250B2 (ja) 電気部品用ソケット
US5288240A (en) Top-load socket for integrated circuit device
JP3302045B2 (ja) Icソケット
US7318736B1 (en) Burn-in sockets for BGA IC devices having an integrated slider with full ball grid compatibility
JPH0831531A (ja) 電子装置の試験ソケット用接点案内・保持モジュール及び電子装置の試験ソケット
KR101197168B1 (ko) 구조가 개선된 비지에이 소켓
US6267603B1 (en) Burn-in test socket
KR100265490B1 (ko) Ic 소켓
US20060187647A1 (en) Test kit semiconductor package and method of testing semiconductor package using the same
KR100539350B1 (ko) Ic 시험 소켓
US6544044B2 (en) Socket for BGA package
JP4467404B2 (ja) 電気部品用ソケット
JP3339293B2 (ja) Icソケット
JP4038828B2 (ja) Icソケット
KR100466483B1 (ko) 집적회로패키지용소켓장치
TW202132781A (zh) 檢查用插槽
JPH11214105A (ja) Icソケット
JP2006127935A (ja) 電気部品用ソケット
JPH09245919A (ja) Icソケット

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030516

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee