KR100265453B1

KR100265453B1 - 위상 동기 회로

Info

Publication number: KR100265453B1
Application number: KR1019980008930A
Authority: KR
Inventors: 히로히사 기쿠가와
Original assignee: 다부치 기오; 닛폰 프레시죤 써키츠주식회사
Priority date: 1997-03-17
Filing date: 1998-03-17
Publication date: 2000-09-15
Also published as: CN1203483A; CN1111955C; KR19980080333A; TW407400B; JP3313998B2; JPH10256906A; US5903197A

Abstract

본 발명은 고속이면서도 안정한 주파수 천이를 가능하게 하기 위한 것으로, 기준 신호원(1), 전압 제어 발진 회로(3)의 출력은 각각 분주 회로(2,4)에 의해 분주된다. 위상 비교 회로(5)는 이들 신호의 위상차에 상당하는 오차 신호를 출력한다. 윈도우 제너레이터 회로(9)에 의해 윈도우 신호가 출력되고, 이 펄스폭 내에 오차 신호가 안정되지 않을 때에 레벨 제너레이터 회로는 목적 주파수를 발생시킬 때에 이용되는 전압 제어 발진 회로(3)의 제어 전압치 근처의 부스트 전압을 발생한다. 로우 패스 필터 회로(7)는 차지 펌프 회로(6)의 출력과 부스트 전압을 받아서 차지되고, 제어 전압은 과도한 값까지 상승하지 않는 목적 값으로 빠르게 상승한다. 따라서, 언더슈트 및 오버슈트가 억제되며, 고속이면서도 보다 안정한 주파수 천이를 가능하게 한다.

Description

위상 동기 회로

본 발명은 위상 동기 회로에 관한 것이다.

현재, 이동체 통신 등에 이용되는 PLL 주파수 신테사이저에 쓰이는 위상 동기 회로에 있어서 기동시나 채널 전환시의 록업 시간을 단축하기 위해서 여러가지 시도가 이루어지고 있다.

예컨대, 도 12a에 나타낸 바와 같이 차지 펌프 회로(121)의 출력을 평균화해서 전압 제어 발진 회로(122)의 주파수 제어용 제어 전압으로 하는 로우 패스 필터 회로, 소위 루프 필터로서 시정수가 상이한 2개의 로우 패스 필터(123, 124)를 설치한 것이 있다. 이것은 주파수 천이시에는 시정 수가 작은 로우 패스 필터 회로(123)만을 이용해서 루프 안정에 요하는 시간을 단축하고, 록업 후에는 시정수가 큰 로우 패스 필터 회로(124)로 전환하는 것이다. 또, 125는 기준 신호원이며, 126 및 127은 각각 기준 신호원, 125는 전압 제어 발진 회로(122)의 출력을 분주하는 분주 회로이며, 128은 위상 비교 회로이다.

또한, 도 12b에 도시한 바와 같이 시정수 가변인 로우 패스 필터 회로(129)를 이용해서 주파수 천이시에는 시정수를 작게하는 것도 있다.

또한, 도시하지는 않았지만 루프 필터로의 전하 공급 능력이 상이한 2개의 차지 펌프 회로를 설치한 것도 있다. 이것은 전압 제어 발진 회로의 출력의 주파수가 목적 주파수, 소위 록크 주파수에서 크게 떨어지고 있는 때는 전하 공급 능력의 높은 차지 펌프 회로에 의해서 루프필터 회로으로의 전하의 차지, 디스차지를 행하고, 전압 제어 발진 회로의 출력을 록 주파수 근처까지 급속하게 맞추며, 그후 전하 공급 능력이 작은 차지 펌프로 미소한 조정을 행하여 록업시키는 것이다.

또한, 도 12c에 도시한 바와 같이 위상 비교회로(128)에서 비교되는 비교 주기수를 제어하기 위해, 분주 회로(126, 127)에 부가해서 별도 분주 회로(130, 131)을 설치하고, 이것들의 분주비를 제어 회로(132)에서 제어하도록 구성하고, 주파수의 천이 개시시에 일시적으로 비교 주파수를 통상의 주파수보다 높게 해서 록업 시간을 단축하고, 채널 전환은 통상의 주파수에서 록시키는 것이다. 또, 23은 로우패스 필터 회로이다.

그러나, 상술의 루프 필터 회로나 차지 펌프 회로를 전환하는 방식에서는 전환 타이밍의 판단이 어렵다. 그 때문에 전환 신호를 발생시키는 회로 규모가 크게 될 뿐 아니라 스위칭시의 노이즈에 의한 주파수 변동을 일으킨다. 또한, 루프 필터 회로를 전환하는 것에서는 2종류의 루프 필터 회로가 필요하기 때문에 회로 면적이 커진다. 또, 차지 펌프 회로를 전환하는 것에선 전하 공급 능력이 큰 차지 펌프 회로 자체가 PLL계의 노이즈를 얻어 루프 필터로 영향을 미치게 된다.

또, 상술의 비교 주파수를 천이 개시시에 일시적으로 높히는 것에 있어서는 비교 주파수를 높게하기 위한 여분의 분주 회로(130, 131)가 필요하다. 뿐만 아니라, 천이 개시시의 비교 주파수에서 채널 전환시의 통상의 주파수로 전환할 때 PLL 계에 혼란이 발생한다.

그래서, 본 발명에서는 위상 동기 회로에 있어서, 위상 비교 회로가 출력하는 위상차에 따라서 제어 전압을 출력하는 로우 패스 필터 회로의 적분 회로의 용량 소자에 차지 펌프 회로와는 별도로 부스트 전압을 인가하는 제어 회로를 설치한다. 이것에 의해 고속이면서도 안정된 주파수 천이를 가능하게 한다.

도1은 본 발명의 제 1 실시예의 위상 동기 회로의 구성을 설명하기 위한 설명도.

도2는 도1의 요부의 구성을 설명하기 위한 설명도.

도3은 도1의 동작 설명을 위한 타이밍차트.

도4는 도1의 동작 설명을 위한 설명도.

도5는 도1의 동작 설명을 위한 설명도.

도6은 본 발명의 제 2 실시예의 위상 동기 회로의 구성을 설명하기 위한 설명도.

도7은 도6의 요부의 구성을 설명하기 위한 설명도.

도8은 도6의 요부의 구성을 설명하기 위한 설명도.

도9는 도6의 요부의 구성을 설명하기 위한 설명도.

도10은 도6의 동작 설명을 위한 타이밍 챠트.

도11은 도6의 요부의 변경예를 도시하기 위한 설명도.

도12a 내지 도12c는 종래의 위상 동기 회로의 구성을 설명하기 위한 설명도.

*도면의 주요부분에 대한 부호의 설명*

1 : 기준 신호원 2 : 분주 회로(제 1 의 분주 회로)

3 : 전압 제어 발진 회로 4 : 분주 회로(제 2 의 분주 회로)

5 : 위상 비교 회로 6 : 차지 펌프 회로

7 : 로우 패스 필터 회로 8 : 윈도우 제너레이터 회로(제어 회로)

9 : 부스트 제너레이터 회로(제어 회로)

10 : 레벨 제너레이터 회로(제어 회로)

11 : 발진 제어 회로(제어 회로)

12 : 위상 비교 회로 13 : 차지 펌프 회로

14 : 로우 패스 필터 회로 15 : 부스트 회로(제어 회로)

기준 주파수 신호를 발생하는 기준 신호원과

상기 기준 신호원에서 출력되는 상기 기준 주파수 신호를 분주하는 제 1 분주 회로, 제어 전압에 따른 주파수 신호를 출력하는 전압 제어 발진 회로, 상기 전압 제어 발진 회로가 출력하는 신호를 분주하는 제 2 분주로, 상기 제 1 및 제 2 의 분주 회로 각각에서 출력되는 신호의 위상을 비교하고, 위상차에 따른 펄스폭의 오차 신호를 출력하는 위상 비교 회로, 상기 위상 비교 회로가 출력하는 상기 오차 신호에 의해 구동되는 차지 펌프 회로, 적분 회로를 포함하고, 상기 차지 펌프 회로의 출력을 평균화해서 상기 제어 전압으로서 출력하는 로우 패스 필터 회로, 상기 오차 신호를 감시하고, 소정 값 이상의 위상차가 생긴 것에 응답해서 상기 로우 패스 필터의 적분 회로의 용량 소자에 상기 위상차에 따른 부스트 전압을 인가하는 제어 회로를 구비하는 위상 동기 회로를 구성한다.

여기서, 상기 제어 회로는 상기 오차 신호의 펄스 폭이 소정 값 이상으로 되었을 때, 상기 전압 제어 발진 회로를 목적 주파수로 발진시킬 때의 제어 전압치 근처의 값의 상기 부스트 전압을 발생시키는 것이 바람직하다.

또한, 상기 제어 회로는 상기 오차 신호의 펄스폭 비교용 윈도우 신호를 발생하고, 상기 윈도우 신호와 상기 오차 신호를 비교해서 상기 오차 신호의 펄스폭이 소정 값 이상으로 되었을 때 상기 전압 제어 발진 회로를 목적 주파수에서 발진시킬 때의 제어 전압값 근처의 값에 상기 부스트 전압을 설정하기 위해 미리 설정된 레벨 설정 데이터에 기초해서 상기 부스트 전압을 발생시키는 것이 바람직하다.

또한, 상기 제어 회로는 상기 제 1 분주 회로 및/또는 상기 제 2 분주 회로의 분주비 등의 설정 데이터와 더불어 상기 레벨 설정 데이터를 기억한 기억 회로를 구비하고, 이것들의 분주비의 설정과 더불어 상기 부스트 전압의 설정을 행하는 것도 바람직하다.

또한, 기준 주파수 신호를 발생하는 기준 신호원, 상기 기준 신호원에서 출력되는 상기 기준 주파수 신호를 분주하는 제 1 분주 회로, 제어 전압에 따른 주파수의 신호를 출력하는 전압 제어 발진 회로, 상기 전압 제어 발진 회로가 출력하는 신호를 분주하는 제 2 분주 회로, 상기 제 1 및 제 2 분주 회로 각각에서 출력되는 신호의 위상을 비교하고, 위상차에 따른 펄스폭의 오차 신호를 출력하는 위상 비교 회로, 상기 위상 비교 회로가 출력하는 상기 오차 신호에 의해 구동되는 차지 펌프 회로, 적분 회로를 포함하고, 상기 차지 펌프의 회로의 출력을 평균화해서 상기 제어 전압으로서 출력하는 로우 패스 필터 회로, 상기 오차 신호를 감시하고, 상기 위상차가 소정 값을 넘어서고 있는 동안 상기 로우 패스 필터의 적분 회로의 용량 소자에 부스트 전압을 인가하고, 부스트 전압의 인가의 정지 후에 상기 위상차가 재차 소정 값을 초과해도 부스트 전압의 인가를 행하지 않는 제어 회로를 구성하는 것도 바람직하다.

(실시예)

다음에 본 발명의 제 1 실시예의 위상 동기 회로에 대해서 설명한다. 도1은 본 발명의 일 실시예의 구성을 설명하기 위한 설명도이다. 동 도면에 있어서 1은 기준 신호원이며, 기준이 되는 신호를 발생한다. 2는 분주 회로이며, 기준 신호원(1)이 출력하는 신호를 분주한다. 3은 전압 제어 발진 회로이며, 제어 단자에 인가되는 제어 전압에 따른 주파수의 신호를 출력한다. 4는 분주 회로이며, 전압 제어 발진 회로(3)가 출력하는 신호를 분주한다. 5는 위상 비교 회로이며, 분주 회로(2,4)가 출력하는 신호(A,B)의 위상을 비교하고, 단자(U,D)에 의해 위상차에 따른 펄스폭의 오차 신호를 출력한다. 즉, 신호(A)의 위상이 신호(B)에 대해서 앞서고 있을 때는 그 위상차에 대응하는 오차 신호를 단자 U 에 의해 출력하고, 반대로 지연되고 있을 때는 단자(D)에 의해 오차 신호를 출력한다. 또한, 6은 차지 펌프 회로이며, 도시하지는 않았지만 전원 단자 VDD(5V), VSS(OV) 간에 P 채널 MOS 트랜지스터, N 채널 MOS 트랜지스터 서로의 드레인 끼리를 접속해서 이루어지는 직렬 회로를 접속하고 드레인 끼리의 접속점을 출력단자로 하고 있으며, P 채널 MOS 트랜지스터, N 채널 MOS 트랜지스터의 게이트는 각각 위상 비교 회로(5)의 U 단자, D 단자의 출력에 의해 온, 오프 구동된다.

7은 로우 패스 필터 회로이며 차지 펌프 회로(6)의 출력을 평균화해서 제어 전압으로서 출력한다. 구체적인 구성은 도2에 도시한다. 여기에서는 2단의 적분 회로(71,72)로 이루어진다. 1단째의 적분 회로(71)는 저항(R1~R4), 용량 소자(C1)로 이루어지고, 저항(R1)의 한쪽의 단자(CH)에 차지 펌프 회로(6)의 출력이 인가되며, 저항(R2)의 한쪽의 단자(BS)에 후술하는 부스트 전압이 인가된다. 2 단째의 적분 회로(72)는 저항(R5) 및 용량 소자(C2)로 이루어지며, 출력단자(OUT)에 제어 전압을 발생한다.

8은 윈도우 제너레이터 회로이며, 위상 비교 회로(5)에 입력되는 신호(B)의 하강을 펄스폭의 중심으로 한 윈도우 신호를 출력한다. 즉 분주 회로(4)의 분주단의 내부 신호를 파형 정형해서 윈도우 신호가 생성된다. 또, 여기서는 신호(B)의 하강을 펄스폭의 중심으로 한 윈도우 신호를 출력하는 하지만, 동일하게 신호(A)의 하강을 펄스폭의 중심으로 한 윈도우 신호를 출력하도록 해도 된다.

9는 부스트 제너레이터 회로이며, 윈도우 신호, 오차 신호(U,D)를 받고, 윈도우 신호의 펄스 폭내에 상기 오차 신호가 수용되지 않을 경우에 부스트 신호를 발생하고, 상기 윈도우 신호의 펄스폭 내에 상기 오차 신호가 수용되는 경우에 부스트 신호의 발생을 정지한다. 즉, 출력 단자의 상태를 하이임피던스로 한다. 여기에선 단자(U,D)로부터의 오차 신호에 대해서 각각 "H", "L"의 상태의 신호를 발생한다.

(10)은 레벨 제너레이터 회로이며, 부스트 제너레이터 회로(9)가 출력하는 부스트 신호에 응답해서 발진 주파수 변경시에 이용되는 분주 데이터와 더불어 미리 설정된 전압 레벨 데이터에 따른 전압치을 부스트 전압으로서 출력한다. 즉, 전압 제어 발진 회로(3)를 목적 주파수로 발진시키는 때 이용되는 제어 전압 근처의 전압값이 부스트 전압으로서 발생된다.

11은 발진 제어 회로이며, 전압 제어 발진 회로(3)를 복수의 목적의주파수로 발진시키기 위해 각 주파수 마다 분주 데이터, 전압 레벨 데이터를 설정한 기억부(도시하지 않음)를 구비하고 도시하지 않은 제어부(예컨대, 본 예를 이용한 전자 기기의 제어부)에서의 주파수 변경 명령에 따라서 목적 주파수에 따른 분주 데이터에 기초해서 분주비 설정 신호를 분주 회로(2,4)에 출력하고, 이들의 분주비를 변경시킴과 동시에 전압 레벨 데이터에 기초해서 레벨 설정 신호를 레벨 제너레이터 회로(9)에 출력하고, 부스트 전압의 값을 결정하게 한다.

다음에, 본 예의 동작에 대해서 도3의 타이밍차트를 참조하면서 설명한다.

도 3 에서는 전압 제어 발진 회로(3)의 발진 주파수가 천이하고 있는 상태를 도시한 것으로, 분주 회로(2,4)에서 각각 출력되는 기준 신호원(1), 전압 제어 발진 회로(11)에서 신호를 분주한 신호(A,B)는 도3의 A, B 에 도시하듯이 신호 A 의 위상에 대해서 신호 B 의 위상이 지연된 상태에 있다. 위상 비교 회로(5)는 신호 A, B 를 비교해서 도3의 U에 도시하는 오차 신호(U)를 출력한다. 오차 신호(U)에 의해 차지 펌프 회로(6)가 작동하고, 로우 패스 필터 회로(7)의 용량 소자(C1, C2)가 차지된다. 그런데, 윈도우 제너레이터 회로(8)는 신호 B 의 하강을 펄스폭 중심으로 하는 도3의 W에 도시하는 윈도우 신호(W)를 부스트 제너레이터 회로(9)에 출력하고 있다. 부스트 제너레이터 회로(9)는 여기에선 윈도우 신호(W)의 펄스폭 내에서 오차 신호(U)가 새어나오기 때문에 오차 신호(U)에 응답해서 부스트 신호를 발생한다. 부스트 신호를 받은 레벨 제너레이터 회로(10)는 도3의 BS 에 도시하듯이 전압 제어 발진 회로(3)를 목적 주파수로 발진시킬 때 이용되는 제어 전압 근처의 전압치의 부스트 전압을 출력한다. 예컨대, 도4에 도시한 바와 같이 목적 주파수를 t1로 했을 때는 그 발생에 요하는 제어 전압값(V1) 근처의 전압치의 부스트 전압이 발생한다. 이 부스트 전압은 도 3 에 도시한 로우 패스 필터 회로(7)의 단자(BS)에 인가된다. 이것에 의해 1단째의 적분 회로(71)에 있어서, 콘덴서(C1)는 단자(CH)에 인가되는 차지 펌프 회로(6)에서의 출력에 부가해서 부스트 전압에 의해서도 차지되어 제어 전압은 신속하게 상승한다. 전압 제어 발진 회로(3)의 발진 주파수의 상승에 의해 신호 A, B 의 위상차가 작아지며, 오차 신호가 윈도우 신호의 펄스폭내에 수용되면 부스트 전압은 정지되며, 단자 BS는 하이임피던스로 된다. 이후, 차지 펌프 회로(6)에 의한 차지만으로 제어 전압은 상승하고, 목적 주파수를 발생하는데 적당한 제어 전압값으로 되어, 본 예의 위상 동기 회로는 록업한다. 도5 의 a, b 에 각각 부스트 전압을 이용한 경우와 이용하지 않는 경우의 주파수와 시간의 관계를 도시한다. a에서는 부스트 전압을 이용해서 주파수를 단번에 상승시켜서 목적 주파수(f1)에 근접시킨 후, 차지 펌프 회로(6)에 의해 록업시키기 때문에 부스트 전압을 이용하지 않는 경우(b)에 비해서 신속하게 록업한다. a,b 각각은 타이밍(t0, t1)에서 록업한다.

또, 신호 B 의 위상이 신호 A 의 위상에 비해서 앞서게 하고, 게다가 오차 신호 D 가 윈도우 신호의 펄스폭 내에 수용되지 않는 경우에는 "L" 레벨의 부스트 신호가 발생되지만, 이것을 받은 레벨 제너레이터 회로(10)는 부스트 전압을 전원단자(VSS)의 전위로 하기 때문에, 주파수는 신속하게 저하되고, 상술의 신호 B 의 위상이 신호 A 의 위상에 대해서 지연되어 상술한 동작이 행해진다.

이상과 같이, 본 예에서는 주파수 천이의 초기에 차지 펌프 회로(6)에서의 출력에 덧붙여서 부스트 전압에 의해 제어 전압을 신속하게 상승시키고, 그 후 차지 펌프 회로(6)만에 의해서 세밀한 정밀도로 제어 전압을 상승시키기 때문에 고속이면서 고정밀도로 목적 주파수를 얻는데 적당한 제어 전압치로 할 수 있고, 신속하게 본예의 위상 동기 회로는 록업시킬 수 있다. 또, 목표 주파수가 f1인 경우에는 부스트 전압의 값을 VDD 로 한 경우에서는 콘덴서(C1)로의 전하 차지가 과대해서 주파수 f1 보다 높은 위의 fy 부근까지 전압 제어 발진 회로(3)가 동작하고 만다. 이 때문에, 도5의 C에 도시한 바와 같이 오버슈트 및 이것을 보정하는 언더슈트가 과대해져서 수렴에 시간이 걸려 록업 시간은 빨라지지 않는다. 본 예에서는 이와 같은 점을 고려해서 부스트 전압을 목적 주파수의 발생에 요하는 제어 전압치의 근처의 값으로 하고, 오차 신호가 소정의 펄스폭을 넘는 경우에 부스트 신호를 이용하는 것이다. 또한, 윈도우 신호와 오차 신호를 비교해서 필요한 경우만 부스트 전압을 이용하는 것도 오버슈트 및 언더슈트의 제어에 공헌하고 있다.

또한, 본 예에서의 부스트 전압치는 목적 주파수의 발생에 요하는 제어 전압치의 근처의 값이지만 목적 주파수의 발생에 요하는 제어 전압값 그 자체는 아니며, 전압 제어 발진 회로(3)의 특성(에컨대, 응답성 등)이나 로우 패스 필터의 구조나 시정수에 따라서도 달라 각 주파수마다 최적값으로 설정한다. 이와 같은 설정은 분주 데이터의 설정과 동시에 행한다. 일반적으로 주파수 천이시에 위상 동기 회로에서 이용되는 데이터는 기준 신호원에 대한 분주 회로의 분주비의 설정용, 전압 제어 발진 회로에 대한 분주 회로의 분주비의 설정 및 기능 설정용의 3 종류이며, 이들의 데이터는 각 주파수 마다 미리 설정되며, 위상 동기 동작을 제어하는 제어 회로의 기억부(본 예에선 발진 제어 회로(11)내의 도시생략 기억부)에 저장되어 있다. 또한, 기준 신호원에 대한 분주 회로의 분주비의 설정, 기능 설정은 동시에 행해지며, 특히 기준 신호원에 대한 분주 회로의 분주비에 의해 설정되는 주파수(본 예에 있어서의 신호 A 의 주파수)는 한번 설정되면 통상 변경되는 일은 없다. 이것에 대해서 전압 제어 발진 회로에 대한 분주 회로의 분주비의 설정은 주파수 변경 때마다 행해진다. 여기서, 본 예에서는 부스트 전압 설정용 데이터 비트를 전압 제어 발진 회로(3)에 대한 분주 회로(4)의 분주비의 설정용 데이터 비트에 부가해서 기억하고, 주파수 변경 때마다 판독하며, 분주 회로(4)의 설정과 동시에 레벨 제너레이터 회로(7)의 설정도 행한다. 이와 같이, 본 예에서는 각 주파수 마다 최적 부스트 전압을 설정할 수 있고, 전압 제어 발진 회로(3)에서의 전 주파수역에 걸쳐 록업 시간을 단축할 수 있다. 또한, 위상 동기 회로의 설계에 있어서 전압 제어 발진 회로의 시방 변경이 되어도 부스트 전압의 설정값을 변경하므로서 대응 가능하며 전압 제어 발진 회로 이외의 부분의 시방 변경을 최소로 억지하는 것이 가능하며, 나아가 비용 절감을 추진하는 것이 가능하다.

또한, 상기 제 1 실시예에서는 레벨 제너레이터 회로(10)에 의해서 부스트 전압의 값을 설정했지만, 본 발명은 이것에 한정되는 것은 아니며, 부스트 전압을 미리 1 개의 값으로 고정해도 좋으며, 또한, 부스트 전압의 사용에 제한을 부가해도 좋다. 이하에 이와 같이 구성한 제 2 실시예의 위상 동기 회로에 대해서 설명한다.

우선, 본 예의 구성에 대해서 도 6 을 참조하면서 설명한다. 동 도면에 있어서 도1과 같은 부호로 도시한 것은 도1과 같은 구성 요소를 도시하는 것으로 한다. 도6에 있어서 12는 위상 비교 회로이며, 13은 차지 펌프 회로이다. 이들 위상 비교 회로(12)와 차지 펌프 회로(13)의 구체적인 구성은 도7에 도시된다. 위상 비교 회로(12)는 복수의 NAND 게이트, 인버터에 의해 구성되고, 신호 A, B를 각각 단자 FR, FV로 받고, 신호 A 의 위상이 신호 B 에 대해서 앞서고 있을 때는 그 위상차에 대응하는 오차 신호를 단자 u에서 출력하고, 반대로 지연되고 있을 때는 단자 d에서 오차 신호를 출력한다. 차지 펌프 회로(13)는 P 채널 MOS 트랜지스터, N 채널 MOS 트랜지스터를 서로의 드레인 끼리 접속되게 전원 단자 VDD, VSS 간에서 직렬로 접속하고, 드레인 끼리를 접속하는 접속점에 출력단자(OUT1)를 설치하게 된다. P, N 채널 MOS 트랜지스터는 각각 위상 비교 회로(5)의 단자 u, d 에서의 오차 신호에 응답해서 온, 오프되고 출력단자(OUT1)에서 후술하는 로우 패스 필터 회로에 전원을 공급한다. 또, 도 7 에 있어서 단자 R은 리세트 단자이며, 도시하지 않은 발진 제어 회로의 리세트 신호를 입력하고, 위상 비교 회로(12), 차지 펌프 회로(13)는 리세트 하기 위한 것이다. 14는 로우 패스 필터 회로이며, 구체적인 구성은 도 8 에 도시도어 있는데, 여기에서는 2 단의 적분 회로(141, 142)로 이루어진다. 1단째의 적분회로(141)는 저항(r1~r4), 용량 소자(c1)로 이루어지며 저항(r1)의 한쪽의 단자(ch)에 차지 펌프 회로(13)의 출력이 인가되며, 저항(r2)의 한쪽의 단자(bs)에 후술하는 부스트 회로에서의 부스트 전압이 인가된다. 또, 2단째의 적분 회로(142)는 저항(r5), 용량 소자(c2)로 이루어지고, 출력단자(OUT2)에 제어 전압을 발생한다. 15는 부스트 회로이고, 구체적인 회로 구성은 도 9 에 도시하는 바와 같으며, D 플립플롭(df1~df4), NAND 게이트(nal~na5), NOR 게이트(no1), 인버터(i1~i4), N 채널 MOS 트랜지스터(N1), P 채널 MOS 트랜지스터(P1)로 이루어진다. 인버터(i1)의 입력 단자에 윈도우 신호를 받는 동시에 단자(d1,d2)에 위상 비교 회로(12)의 단자 u, d에서의 오차 신호를 받고, 출력단자(OUT3)에 각각 대응한 출력 전압을 발생한다.

다음에 본 예의 동작에 대해서 설명한다.

도10은 본예의 동작을 설명하기 위한 타이밍 차트이며, 도3에 도시한 것과 같은 부호는 도3과 같은 신호를 도시하는 것으로 한다. 도10의 타이밍에 있어서 본예의 위상 동기 회로는 동작을 개시하는 것으로 한다. 또한, 이 타이밍에 있어서 리세트 신호 R 에 의해 본 예의 위상 동기 회로 전체에 리세트를 가한 후 동작이 개시된다. 이것에 의해 D 플립플롭(df1~df4)은 리세트 상태를 유지하고 있으며, NOR 게이트(nol)는 출력을 "H"로 하고 있고, P 채널 MOS 트랜지스터(P1), N 채널 MOS 트랜지스터(N2)는 더불어 오프이며, 출력단자(OUT3)는 하이임피던스로 되며, 로우 패스필터 회로(14)는 차지 펌프 회로(13)에서의 출력만을 받는다.

동작 개시 직후, 신호 A에 대해서 신호 B가 지연되고 있다고 하면, 타이밍(t1)에 오차 신호(u)가 "H"로 된다. 다음에 타이밍(t2)에 윈도우 신호(W)가 발생한다. D 플립플롭(df1)은 인버터(i1), NAND 게이트(nal)로 거쳐서 클럭 단자(cp1)에 받으며, 윈도우 신호(W) 의 하강에 동기해서 데이터 단자(d1)에 받고 있는 단자 u에서의 신호 "H"를 래치하고, 출력 신호를(Q1)에 도시한 바와 같이 "H"로 한다. 신호(Q1)는 NAND 게이트(na4)를 거쳐서 P 채널 MOS 트랜지스터(P1)를 온으로 한다. 이것에 의해 단자(OUT3)는 전원 단자(VDD) 측에 이끌리고, 부스트 전압으로서 로우 패스필터(14)의 단자(bs)에 인가된다. 또한, 여기서는 목적 주파수를 발생시키는데 소요되는 전압 제어 발진 회로(3)의 제어 전압값을 전원단자(VDD)의 값으로 하고 있다. 또, 이 보다 낮은 제어 전압값이 필요한 경우는 출력단자(OUT3)의 출력을 적당한 전압치로 하는 분압 회로를 거쳐서 출력하게 하면 좋다. 예컨대, 도 11 에 도시하는 분압 회로(16)를 설치하고, 출력단자(OUT3)를 분압용 2개의 저항(r6, r7)으로 이루어지는 직렬 회로를 거쳐서 전원단자 VSS 에 접속하고, 2개의 저항의 접속점을 출력 단자로 하며, 이 출력 단자에서의 출력을 트랜스미션 게이트(tr)를 거쳐서 단자(bs)에 출력케 하면 좋다. 또, 동 도면에 있어서 도 8, 9 에 쓰인 것과 같은 부호는 도8 및 도9 의 것과 마찬가지의 구성 요소를 도시하고 있다. 또한, 도10에 도시하는 동작에 있어서 출력 단자(OUT3)가 하이임피던스로 되는 타이밍에 있어서는 트랜스미션 게이트(tr)가 닫혀서 단자(bs)측이 하이임피던스로 되게 구성하는 것이 바람직하다.

그런데, 콘덴서(c1)는 차지 펌프 회로(13)에서의 오차 신호와 더불어 부스트 전압에 의해서 충전되고 부스트 전압은 목적 주파수에 소요되는 제어 전압값(여기에선 전원단자 VDD 의 값) 근처로 된다. 이것에 의해 신호 A, B의 위상차가 작아지며, 오차 신호 u가 윈도우 신호(W)의 펄스폭내에 수용되게 되면, 즉, 타이밍(t3)에 있어서 윈도우 신호(W)가 오차 신호(u)가 재차 "H"로 되는 것에 선행해서 하강하고, D 플립플롭(df1)은 단자(d1)의 상태 "L"을 판독하고 신호(Q1)를 "L"로 한다. 이것에 의해, P 채널 MOS 트랜지스터(P1)는 오프로 되며 출력 단자(OUT3)은 하이임피던스로 되며, 로우 패스 필터 회로(14)는 차지 펌프 회로(13)의 출력만을 받게 된다. 또, 신호(Q1)의 하강에 의해 D 플립플롭(df3)은 데이터 단자(d3)에서 받는 신호 "H"(데이터 단자(d3)는 전원 VDD 에 이끌리고 있다)를 래치해서 출력신호(Q3)를 "H"로 한다. 이것으로 NOR 게이트(no1)는 출력을 "L"로 고정한다. 이것으로 이후 윈도우 신호(W)의 펄스폭에 수용되지 않는 윈도우 신호(u)가 발생한 경우에도 부스트 회로(15)는 출력단자(OUT3)를 하이임피던스로 유지하고, 출력 전압은 발생하지 않는다. 즉, 본 예에서는 동작 개시 직후 1번만 부스트 전압을 이용하는 것으로 된다. 이것에 의해, 윈도우 신호의 펄스폭을 근소하게 초과하는 오차 신호의 발생에 의해서 과도하게 부스트 전압이 쓰이며, 도리여 오버슈트 및 언더슈트가 발생하는 것은 피하는 것이며, 콘덴서(c1)의 과잉 전하 차지를 억지하고 있다. 즉, 부스트 전압의 값을 로우 패스필터 회로(14)에 의해서 하나의 값으로 고정해 두는 경우에 있어서는 상기 제 1 실시예와 같이 세밀한 부스트 전압 설정을 향한 경우에 비해 오버슈트 및 언더슈트가 일어나기 쉽고, 본 예에선 이것을 피하기 위해서 부스트 전압의 사용을 한번으로 제한하고 있다. 바꾸어 말해서 본예에서는 세밀한 부스트 전압의 설정을 행할 필요가 없고, 회로 구성을 염가로 할 수 있다.

또, 타이밍(t4) 이후에는 본예의 위상 동기 회로를 재기동하고, 신호 A 에 대해서 신호 B 의 위상이 앞서고 있을 경우의 동작을 도시하고 있다. 이 경우, 위상 비교 회로(12)의 단자(d)에 오차 신호(d)가 발생하는 것으로 된다. 이 오차 신호(d)를 데이터 단자(d2)에 받은 D 플립플롭(df2)은 클럭 단자(CP2)에 윈도우 신호(W)를 반전한 것에 상당하는 신호를 받고 있으며, 그 하강으로 데이터 단자(d2)의 상태를 래치해서 출력 신호(Q2)를 "H"로 한다. 또한, D 플립플롭(df4)은 클럭 단자에 출력 신호(Q2)를 받고 있으며, 그 하강에 데이터 단자(d4)의 상태 "H"를 래치한다. 이것으로 오차 신호(d)가 윈도우 신호(W)의 펄스폭내에 수용되지 않는 경우에 N 채널 MOS 트랜지스터(N1)를 온으로 해서 출력단자(OUT3)가 "L"로 된다. 이것으로 로우 패스 필터 회로(14)의 단자(bs)는 전원 단자(VSS) 측에 이끌리며, 차지 펌프 회로(13)의 출력만을 받는데 비해 급속히 제어 전압은 강하한다. 또한, 오차 신호(d)가 윈도우 신호(W)의 펄스폭내에 수용되면 출력단자(OUT3)가 하이임피던스 상태로 된다. 또한, 이 경우에도 출력 단자(OUT3)는 한번 "L"로 되어 하이인피던스로 되면, 이후 하이임피던스로 유지된다.

또한, 이상의 설명에서는 위상 동기 회로의 기동시에 부스트 전압을 이용하는 것으로 설명했지만, 전압 제어 발진 회로(3)의 주파수를 변경하는 경우에 D 플립플롭(df3,df4)을 리세트하게 해서 이 경우에도 부스트 전압을 쓰는 것으로 해도 좋다.

이상 같이 본 예에서는 상기 제 1 실시예와 거의 동일하게 고속 록업시킨다는 효과를 유지하면서, 부스트 전압의 사용을 제한해서 부스트 전압값의 설정을 간소화하고 있다.

본 발명에 의하면 고속이면서도 안정된 주파수 천이가 가능하게 된다.

특히, 목적 주파수에 따른 부스트 전압을 설정하고, 소정의 위상차가 발생하는 것에 응답해서 부스트 전압을 쓰는 것에서는 전압 제어 발진 회로의 전 주파수 영역에 걸쳐서 주파수 천이를 고속화할 수 있다. 나아가서는 위상 동기 회로의 설계에 있어서 전압 제어 발진 회로의 시방 변경에 맞춘 설계 변경이 용이해지며, 비용의 저감을 추진하는 것이 가능하게 된다.

또한, 부스트 전압의 사용을 한번만으로 제한하게 하면, 그렇게 세밀한 부스트 전압의 설정을 행하지 않고도 오버슈트 및 언더슈트를 억지할 수 있으며, 염가의 구성으로 고속 주파수 변이 가능한 위상 동기 회로가 실현 가능하게 된다.

Claims

기준 주파수 신호를 발생하는 기준 신호원,

상기 기준 신호에서 출력되는 상기 기준 주파수 신호를 분주하는 제 1 의 분주 회로,

제어 전압에 따른 주파수의 신호를 출력하는 전압 제어 발진 회로,

상기 전압 제어 발진 회로가 출력하는 신호를 분주하는 제 2 의 분주 회로,

상기 제 1 및 제 2 분주 회로 각각에서 출력되는 신호의 위상을 비교하고, 위상차에 따른 펄스 폭의 오차 신호를 출력하는 위상 비교 회로,

상기 위상 비교 회로가 출력하는 상기 오차 신호에 의해 구동되는 차치 펌프 회로,

적분 회로를 포함하고, 상기 차지 펌프 회로의 출력을 평균화해서 상기 제어 전압으로서 출력하는 로우 패스 필터 회로 및,

상기 오차 신호를 감시하고, 소정 값 이상의 위상차가 발생한 것에 응답해서 상기 로우 패스 필터의 적분 회로의 용량 소자에 상기 위상차에 따른 부스트 전압을 인가하는 제어 회로를 구비하는 것을 특징으로 하는 위상 동기 회로.
제 1 항에 있어서, 상기 제어 회로는 상기 오차 신호의 펄스폭이 소정 값 이상으로 되었을 때, 상기 전압 제어 발진 회로를 목적 주파수로 발진시키는 때의 제어 전압치 근처의 값의 상기 부스트 전압을 발생시키는 것을 특징으로 하는 위상 동기 회로.
제 1 항에 있어서, 상기 제어 회로는 상기 오차 신호의 펄스폭 비교용 윈도우 신호를 발생하고, 상기 윈도우 신호와 상기 오차 신호를 비교해서 상기 오차 신호의 펄스폭이 소정 값 이상으로 되었을 때, 상기 전압 제어 발진 회로를 목적 주파수로 발진시킬 때의 제어 전압치 근처의 값에 상기 부스트 전압을 설정하기 위해서 미리 설정된 레벨 설정 데이터에 기초해서 상기 부스트 전압을 발생시키는 것을 특징으로 하는 위상 동기 회로.
제 3 항에 있어서, 상기 제어 회로는 상기 제 1 분주 회로 및/또는 상기 제 2 분주 회로의 분주비 등의 설정 데이터와 더불어 상기 레벨 설정 데이터를 기억한 기억 회로를 구비하고, 상기 분주비의 설정과 더불어 상기 부스트 전압의 설정을 행하는 것을 특징으로 하는 위상 동기 회로.
기준 주파수 신호를 발생하는 기준 신호원,

상기 기준 신호원에서 출력되는 상기 기준 주파수 신호를 분주하는 제 1 의 분주 회로,

제어 전압에 따른 주파수의 신호를 출력하는 전압 제어 발진 회로,

상기 전압 제어 발진 회로가 출력하는 신호를 분주하는 제 2 의 분주 회로,

상기 제 1 및 제 2 분주 회로 각각에서 출력되는 신호의 위상을 비교하고, 위상차에 따른 펄스폭의 오차 신호를 출력하는 위상 비교 회로,

상기 위상 비교 회로가 출력하는 상기 오차 신호에 의해 구동되는 차지 펌프 회로,

적분 회로를 포함하고, 상기 차지 펌프 회로의 출력을 평균화해서 상기 제어 전압으로서 출력하는 로우 패스 필터 회로 및,

상기 오차 신호를 감시하고, 상기 위상차가 소정 값을 넘어서고 있는 동안 상기 로우 패스 필터의 적분 회로의 용량 소자에 부스트 전압을 인가하며, 부스트 전압의 인가의 정지 후에 상기 위상차가 재차 소정의 값을 넘어서도 부스트 전압의 인가를 행하지 않는 제어 회로를 구비하는 것을 특징으로 하는 위상 동기 회로.