KR100265153B1

KR100265153B1 - Pal 방식의 색 신호 발생 회로

Info

Publication number: KR100265153B1
Application number: KR1019970074431A
Authority: KR
Inventors: 가와따 준이찌; 나이또우 마사유끼
Original assignee: 다카노 야스아키; 산요 덴키 가부시키가이샤
Priority date: 1996-12-27
Filing date: 1997-12-26
Publication date: 2000-09-01
Also published as: CN1200630A; CN1119030C; DE69733935T2; EP0851687B1; ATE301905T1; KR19980064703A; DE69733935D1; EP0851687A2; EP0851687A3

Abstract

컬러 버스트 신호의 4배의 주파수의 기준 신호를 분주하고, 위상이 45도씩 다른 복수의 색 신호를 발생시키는 분주기(1), 상기 기준 신호의 위상을 지연시키는 제1 지연 회로(22), 상기 분주기(1)의 제1 출력 신호를 상기 제1 지연 회로(22)의 지연 신호에 동기시켜 제1 컬러 버스트 신호로서 출력하는 제1 절단 회로(24), 및 상기 분주기(1)의 제2 출력 신호를 상기 제1 지연 회로(22)의 지연 신호에 동기시켜 제2 컬러 버스트 신호로서 출력하는 제2 절단 회로(25)를 구비한다.

이로 인해, 최소한의 지연 회로에 의해 화면 중에 슈퍼임포즈하는 문자에 착색을 행하기 위한 PAL 방식의 색 신호 발생 회로를 구성할 수 있다.

Description

ＰＡＬ 방식의 색 신호 발생 회로

본 발명은 가정용 VTR 등에 이용되는 온스크린 디스플레이의 색 신호 발생 회로에 관한 것으로, 특히 내부 작성 화면에 착색을 행하기 위한 PAL 방식의 색 신호 발생 회로에 관한 것이다.

내부 작성 화면에 사용하는 색 신호 발생 회로로서 도 1과 같은 것이 알려져 있다. 도 1에서 참조 번호(4)는 8색의 45도 위상 색 신호 발생 회로이고, 분주기(1), 시프트 회로(2) 및 지연 회로(11, 12, 13, 14, 15, 16)를 구비한다. 분주기(1)는 플립플롭(1a, 1b)을 구비하고, 컬러 버스트 신호의 4배의 주파수에 대응하는 4배의 서브 캐리어 4fsc(NTSC인 경우, fsc는 3.58㎒)를 4분주한다. 시프트 회로(2)는 인버터(3)를 통해 공급되는 분주기(1)의 출력 신호를 클럭으로서 이용하여 위상 시프트 처리를 행한다.

이 분주기(1)와 시프트 회로(2)의 동작에 의해 여러가지의 위상 신호가 발생다. 구체적으로는 도 3에 도시한 Φ0으로부터 Φ7이다. 이 중, 소망하는 색에 필요한 6개의 신호가 대응하는 지연 회로(11 내지 16)에 인가된다. 각 지연 회로는 소망하는 색이 되도록 필요한 지연을 행하여 위상 조정을 행하고 있다. 도 3의 파형(b)은 지연 후의 신호 파형을 도시한다.

이와 같이 도 1의 회로에 따르면, 4fsc의 신호를 분주하여 얻은 45도마다의 위상각을 갖는 색 신호를 작성하고 해당 색 신호를 소망하는 색이 되도록 지연시키고 있기 때문에, 색 신호를 작성할 수 있다.

도 1의 회로는 NTSC 방식에 이용되지만, PAL 방식의 경우에도 마찬가지의 회로로 색 신호를 작성할 수 있다. 도 2는 그와 같은 PAL 방식의 회로의 원리도를 도시한 것으로, 이 경우에도 컬러 버스트 신호의 4배의 주파수에 대응하는 4배의 서브 캐리어 4fsc를 1/4분주가로 1/4 분주하고, 45도씩 위상이 다른 복수의 분주 출력 신호를 얻는다. 그리고, 이 분주 출력 신호에 대해 복수의 지연 회로를 준비하고 소망하는 지연을 실시하여 필요한 색을 얻는다.

도 2에 도시된 바와 같이, 예를 들면 마젠타이면 60도와 300도의 위상 신호를 발생시킨다. 60도의 위상 신호는 135도의 버스트 신호에 대해 마젠타가 되고, 300도의 위상 신호는 225도의 버스트 신호에 대해 마젠타가 된다. PAL에서는 위상이 다른 버스트 신호가 1 수평 주기마다 전송되므로, 1개의 색에 대해 2개의 위상 신호가 필요해진다. 도 2에서, 최초의 문자가 대문자로 도시된 것은 135도의 버스트 신호에 대한 색이다. 최초의 문자가 소문자로 도시되는 것은 225도의 버스트 신호에 대한 색이다.

그러나, 도 2의 색 신호 발생 회로에서는 각 색마다 전용의 지연 회로가 필요해져서 지연 회로의 수가 많아진다고 하는 문제가 있었다. 지연 회로는 콘덴서 등을 필요로 하는 경우가 많고, IC화에는 부적합하여 비용이 상승하게 된다.

본 발명의 목적은 PAL 방식의 색 신호 발생 회로에서 지연 회로의 수를 감소시켜 복수의 색 신호를 발생시키는 것에 있다.

본 발명에서는 컬러 버스트 신호의 4배의 주파수 4fsc의 기준 신호를 분주하여 45도씩 위상이 다른 주파수 fsc의 복수의 분주 신호를 얻는다. 그리고, 해당 분주 신호의 1개를 기준 신호를 지연시킨 지연 신호에 동기시켜 절단하고, 이것을 제1 컬러 버스트 신호로 한다. 또한, 다른 분주 신호를 상기 기준 신호를 지연시킨 지연 신호에 동기시켜 절단하고, 제2 컬러 버스트 신호를 얻는다. 따라서, 제1 컬러 버스트, 제2 컬러 버스트 신호는 각각의 분주 신호로부터 일정량만큼 위상이 어긋나게 된다. 또한, 다른 분주 신호는 제1 컬러 버스트 및 제2 컬러 버스트 신호의 위상이 시프트되어 있음으로써 해당 컬러 버스트 신호에 대해 상대적으로 상이 어긋난 것이 된다.

예를 들면, 기준 신호에 대해 14도 어긋나 이것을 135도의 제1 컬러 버스트 신호로 하면, 이 제1 컬러 버스트 신호에 기초하여 그린(G) "240°", 시안(Cy) "284°", 마젠타(Mg) "60°", 레드(R) "104°"에 거의 상당하는 위상의 색 신호가 다른 분주 신호로부터 얻어지게 된다(G: 239°= 225°+14°, Cy: 284°= 270°+14°, Mg: 59°= 45°+14°, R: 104°=90°+14°).

또한, 옐로우(Yl) "167°", 블루(B) "347°"에 대해서는, 더욱이 소정의 위상의 분주 신호를 제2 지연 회로로부터의 제2 지연 신호에 동기시켜 제3 절단 회로를 이용하여 절단함으로써 제1 컬러 버스트 신호에 대한 상대적 위상이 각 색에 따른 소정의 것이 된다. 예를 들면, 옐로우(Yl)는 180°의 분주 신호에 대해 제3 절단 회로로 28°지연시킴으로서 166°(180°-28°+14°)의 색 신호가 얻어진다. 또한, 블루(B)와 마찬가지로 360°의 분주 신호를 제3 절단 회로로 지연시킴으로써 346°(360°-28°+14°)의 색 신호가 얻어진다. 또한, 제2 컬러 버스트 신호에 대응하는 색 신호, 그린(g), 시안(cy), 마젠타(mg), 레드(r), 옐로우(yl), 블루(b)에 대해서도 상기 제1 컬러 버스트 신호에 대응하는 각 색 신호와 동일하게 하여 작성할 수 있다.

또한, 제1 절단 회로, 제2 절단 회로 및 제3 절단 회로 중 적어도 하나는 D타입의 플립플롭으로 구성할 수 있어 해당 플립플롭의 데이타 입력단에 분주기로부터 출력되는 분주 신호가 수신되고, 클럭 입력단에 상기 제1 또는 제2 지연 회로로부터의 상기 제1 또는 제2 지연 신호가 수신되는 구성으로 하면 된다.

본 발명의 색 신호 발생 회로에서는 이상과 같은 구성을 채용함으로써 PAL 방식의 회로에서 6색의 색 신호를 지연 회로로서 2종류 이용함으로서 작성할 수 있다. 또한, 절단 회로로는 플립플롭 회로를 이용할 수 있다.

도 1은 종래의 색 신호 발생 회로를 도시하는 도면(NTSC).

도 2는 종래의 PAL 방식의 색 신호 발생 회로를 도시하는 도면.

도 3은 도 1의 회로의 동작을 도시하기 위한 파형도(NTSC).

도 4는 본 발명의 제1 실시 형태에 따른 색 신호 발생 회로를 도시하는 도면.

도 5는 절단 회로의 구성을 도시하는 도면.

도 6은 본 발명에서 발생하는 색 신호의 위상을 설명하는 위상도.

도 7은 도 4의 회로의 동작을 도시하기 위한 파형도.

도 8은 도 4의 회로의 동작을 도시하기 위한 파형도.

도 9는 본 발명의 제2 실시 형태에 따른 색 신호 발생 회로를 도시하는 도면.

도 10은 도 9의 회로의 동작을 도시하기 위한 파형도.

도 11은 도 9의 회로의 동작을 도시하기 위한 파형도.

도 12는 본 발명의 제3 실시 형태에 따른 색 신호 발생 회로를 도시하는 도면.

도 13은 도 12의 회로의 동작을 도시하기 위한 파형도.

도 14는 도 12의 회로의 동작을 도시하기 위한 파형도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 분주기

22 : 제1 지연 회로

23 : 제2 지연 회로

24 : 제1 절단 회로

25 : 제2 절단 회로

＜제1 실시 형태＞

도 4는 본 발명의 제1 실시 형태에 따른 색 신호 발생 회로를 도시하는 것으로, 참조 번호(1)는 컬러 버스트 신호의 4배의 주파수의 서브 캐리어 4fsc를 분주하고 위상이 45도씩 다른 복수의 색 신호를 발생시키는 분주기, 참조 번호(22)는 상기 4fsc의 신호의 위상을 14도 지연시키는 제1 지연 회로, 참조 번호(23)는 상기 4fsc의 신호의 위상을 28도 지연시키는 제2 지연 회로, 참조 번호(24)는 상기 분주기(1)의 분주 출력 신호 Q1을 상기 제1 지연 회로(22)의 지연 신호에 동기시켜 제1 버스트 신호 Q1a로서 출력하는 제1 절단 회로, 참조 번호(25)는 분주기(1)의 분주 출력 신호 Q8을 상기 제1 지연 회로(22)의 지연 신호에 동기시켜서 제2 버스트 신호 Q8d로서 출력하는 제2 절단 회로이다.

분주기(1)는 도 1과 마찬가지로 2단의 플립플롭계에 의해 구성되므로 설명을 생략한다. 절단 회로는 도 5에 도시한 바와 같이 D형 플립플롭으로 구성되어, 분주기(1)의 출력 신호(분주 신호)가 D단자로 지연 회로(22)의 출력 신호(지연 신호)가 클럭 단자로 인가되는 구성이 된다.

색 신호의 위상 관계를 도 6에 도시한다. 도 6에서 버스트 신호는 1 수평 주기마다 135도와 225도의 위치에 발생한다. 도 6에서 0도, 45도, 90도, 135도, 180도, 225도, 270도, 315도는 도 4의 분주기(1)에서 작성될 수 있다.

화면 표시에 사용되는 6색(마젠타, 레드, 옐로우, 그린, 시안, 블루)은 0도, 45도, 90도, 135도, 180도, 225도, 270도, 315도의 8개의 축으로부터 떨어진 위상량을 기준으로 정리하여 기재하면 다음과 같이 나타난다.

Mg: 60°=45°+15° G : 240°=225°+15°

mg: 300°=315°-15° g : 120°=135°-15°

R : 104°=90°+14° Cy : 284°=270°+14°

r : 256°=270°-14° cy : 76°=90°-14°

B : 347°=360°-13° Yl : 167°=180°-13°

b : 13°=0°+13° yl : 193°=180°+13°

이 표로부터 밝힌 바와 같이 G(그린)와 Mg(마젠타)에 착안하면 G는 225도로부터 15도 진행한 곳에 위치하고 Mg도 45도로부터 15도 진행한 곳에 위치하고 있다. 이 때문에, 양자는 같은 이상(移相) 회로에 의해 조정할 수 있다. 또한, g(그린)와 mg(마젠타)에 착안하면 g는 135도로부터 15도 지연된 곳에 위치하고 mg도 315도 지연된 곳에 위치하고 있다. 이 때문에, 양자도 동일한 이상 회로에 의해 조정할 수 있다.

마찬가지로, 레드(R, r)와 시안(Cy, cy)에서도 14도의 이상 회로에 의해 조정할 수 있다.

또한, 블루(B, b)와 옐로우(Yl, yl)에서도 13도 이상 회로에 의해 조정할 수 있다.

이와 같이, 상기 3종류의 위상은 ±15도, ±14도, ±13도로 매우 가까운 곳에 존재하고 있다.

12

그래서, 본 실시 형태에서는 ±14도 진행하는 것으로 통일함으로써 이상량을 동일하게 했다. ±14도이면 나머지 2종류 모두 1도 어긋나고 있어 거의 원래 색을 손상시키는 일은 없다. 이 14도의 이상은 이상 회로를 사용해도 좋지만 버스트 신호의 위상을 14도 지연시킴으로서 행한다. 이에 따라, 상대적으로 색을 작성할 수 있다. 색 신호는 버스트 신호에 대한 위상차로 표시된다. 구체적으로는 4fsc의 신호의 위상을 14도 지연시키는 제1 지연 회로(22)에 의해, ±14도를 만들어 4fsc의 신호의 위상을 28도 지연시키는 제2 지연 회로(23)에 의해 -28도를 만들어 토탈 ±14도를 만든다.

그 모습을 도 4에 도시한다. 도 4의 단자(27)에는 4fsc의 신호가 인가된다. 해당 4fsc의 신호는 제1 지연 회로(22)에서 14도 지연되어 버스트 신호를 발생시키는 제1 절단 회로(24)에 클럭 신호로서 인가된다. 분주기(1)로부터는 위상이 다른 Q1 내지 Q14가 발생한다(위상각 0°, 45°, 90°, 135°, 180°, 225°, 270°, 315°의 8종류). 도 7의 4fsc는 단자(27)로부터의 4fsc의 신호를 도시하고 4fsc의 신호를 1/4로 분주하면 주파수 fsc의 Q1 내지 Q14가 얻어진다. 신호 Q1은 제1 절단 회로(24)에 데이타 신호로서 인가된다. 이 때문에, 제1 절단 회로(24)로부터는 도 7의 Q1a에 도시한 버스트 신호가 얻어진다. 이 버스트 신호는 135도의 위상의 버스트 신호로 Q2 내지 Q7의 색 신호의 기준이 된다.

상기 버스트 신호의 이상에 의해 도 4의 Q3, Q4, Q6, Q7은 도 7에 도시된 바와 같이 레드, 마젠타, 시안, 그린을 도시한다. 그 위상량을 다음에 도시한다.

R : 104°=90°+14°

Mg : 59°=45°+14°

Cy : 284°=270°+14°

G : 239°=225°+14°

블루와 옐로우는 정규값으로 -13도이므로 제2 지연 회로(23)에 의해 -14도를 만들어 대용한다. 구체적으로는 절단 회로(28)와 절단 회로(29)를 사용하여 -28도를 만들어 제1 절단 회로(24)에 의한 +14도 가산되어 토탈 -14도를 만들고 있다.

도 7의 Q2는 28도 DELAY로 도시하는 클럭에 의해 절단되어 Q2b(옐로우)가 된다. 마찬가지로, Q5는 Q5c(블루)가 된다.

따라서, 도 4의 Q2b, Q3, Q4, Q5c, Q6 및 Q7에는 135도의 버스트에 대한 6색이 표시된다. 이 때, 도 4의 회로에 의하면 6색을 지연 회로를 불과 2개 사용하는 것만으로 발생시킬 수 있다.

다음에, 225도의 버스트에 대한 표시에 대해 설명한다. 225도의 버스트는 제2 절단 회로(25)에 의해 작성된다. 이 버스트 신호에 대한 6색은 Q9 내지 Q14에 기초하여 만들어진다. Q1 내지 Q7과 다른 점은 절단 회로의 불과 2개 많게 필요해지는 것으로 기본 동작은 동일하다.

제2 절단 회로(25)에 의한 버스트 신호의 이상에 의해 도 4의 Q9, Q12는 블루와 옐로우를 도시하게 된다. 그 위상량을 다음에 도시한다.

yl : 194°=180°+14°

블루 : 14°=0°+14°

블루와 옐로우는 정규값으로부터 1도 어긋나 있지만 실용 상은 문제없다. 레드, 마젠타, 시안, 그린은 -14도 위상을 어긋나게 하면 좋으므로 절단 회로(30 내지 33)에 의해 행한다. 그 결과, 도 8에 도시한 바와 같이 도 4의 Q9, Q10e, Q11f, Q12, Q13g 및 Q14h에는 225도의 버스트 신호에 대한 6색이 표시된다.

따라서, 도 4의 회로에 의하면 PAL 방식에서의 6색을 지연 회로를 불과 2개 사용하는 것만으로 발생시킬 수 있다.

＜제2 실시 형태＞

도 9는 제2 실시 형태에 따른 색 신호 발생 회로를 도시한다.

상기 제2 실시 형태와 다른 점은 13°지연 회로(42)와 26°지연 회로(43)를 설치하여 4fsc로부터의 위상 시프트량을 ±13도로 설정한 점이다.

이상 시프트량 ±13도는 ±15도에 대해서는 2도의 어긋나 있어 ±14도에 대해서는 1도의 어긋나 있다. 이 정도이면 거의 원래의 색을 손상시키는 일은 없다.

이 ±13도의 이상은 이상 회로를 사용해도 좋지만 버스트 신호의 위상을 13도 지연시킴으로 행한다. 이에 따라, 상대적으로 색을 작성할 수 있다. 색 신호는 버스트 신호에 대한 위상차로 표시된다. 구체적으로는, 4fsc의 신호의 위상을 13도 지연시키는 제1 지연 회로(42)에 의해 ±13도를 만들어 4fsc의 신호의 위상을 26도 지연시키는 제2 지연 회로(43)에 의해 -26도를 만들어 토탈 ±13도를 만든다.

그 모습을 도 9에 도시한다. 도 9의 단자(27)에는 4fsc의 신호가 인가된다. 해당 4fsc의 신호는 제1 지연 회로(42)로 13도 지연되어 제1 버스트 신호를 발생시키는 제1 절단 회로(44)에 클럭 신호로서 인가된다. 분주기(1)로부터는 위상이 다른 Q1 내지 Q14가 발생한다(위상각은 0°, 45°, 90°, 135°, 180°, 225°, 270°, 315°의 8종류). 그 모습을 도 10, 도11에 도시한다. 도 10의 4fsc는 단자(27)로부터의 4fsc의 신호를 도시하고, 4fsc의 신호를 1/ 4로 분주하면 주파수 fsc의 Q1 내지 Q14가 얻어진다. 도 10의 4fsc는 4fsc의 신호 파형을 도시하고 13도 DELAY는 제1 지연 회로(42)의 출력 신호, 26도 DELAY는 제2 지연 회로(43)의 출력 신호를 도시한다.

신호 Q1은 제1 절단 회로(44)에 데이타 신호로서 인가된다. 이 때문에, 제1 절단 회로(44)로부터는 도 18의 Q1a에 도시한 버스트 신호가 얻어진다. 이 버스트 신호는 135도의 위상의 버스트이고 Q2 내지 Q7의 색 신호의 기준이 된다.

상기 버스트 신호의 이상에 의해 도 9의 Q3, Q4, Q6, Q7은 그대로 도 10에 도시된 바와 같이 레드, 마젠타, 시안, 그린을 도시한다. 그 위상량을 다음에 도시한다.

R : 103°=90°+13°(정규값 104°)

Mg : 58°=45°+13°(정규값 59°)

Cy : 283°=270°+13°(정규값 284°)

G : 238°=225°+13°(정규값 240°)

블루와 옐로우는 정규값에서는 이상량이 -13도이므로, 제2 지연 회로(43)에 의해 -13도를 만든다. 구체적으로는 절단 회로(48)와 절단 회로(49)를 사용하여 -26도를 만든다. 제1 절단 회로(44)로부터의 버스트 신호 이상량이 -13도이기 때문에 상대적으로 Q2b, Q5c는 ±13도 가산되게 되어 토탈 -13도의 위상 시프트가 행해지고 있다.

도 10의 Q2는 26도 DELAY로 도시하는 클럭에 의해 절단되어 Q2b(옐로우)가 된다. 마찬가지로 Q5는 Q5c(블루)가 된다.

따라서, 도 9의 Q2b, Q3, Q4, Q5c, Q6 및 Q7에는 135도의 버스트에 대한 6색이 표시된다. 이 때, 도 9의 회로에 의하면 6색을 지연 회로를 불과 2개 사용하는 것만으로 발생시키게 할 수 있다.

다음에, 225도의 버스트에 대한 표시에 대해 설명한다. 225도의 버스트는 제2 절단 회로(45)에 의해 작성된다. 이 버스트 신호에 대한 6색은 Q9 내지 Q14에 기초하여 만들어진다. Q1 내지 Q7과 다른 점은 절단 회로의 불과 2개 많게 필요해지는 것이고 기본 동작은 동일하다.

제2 절단 회로(45)에 의한 버스트 신호의 이상에 의해 도 9의 Q9, Q12는 옐로우와 블루를 도시하게 된다. 그 위상량을 다음에 도시한다.

yl : 193°=180°+13°(정규값 193)

블루 : 13°=0°+13°(정규값 13)

블루와 옐로우는 정규값 그대로 표시 가능하다. 레드, 마젠타, 시안, 그린은 -13도 시프트가 실시되어 이것으로 형성되기 때문에, 제2 지연 회로(43)로부터 신호를 공급되는 절단 회로(50 내지 53)에 의해 행한다. 그 결과, 도 11에 도시한 바와 같이 도 9의 Q9, Q10e, Q11f, Q12, Q13g 및 Q14h에는 225도의 버스트에 대한 6색이 표시된다.

따라서, 도 9의 회로에 의하면 PAL 방식에서의 6색을 지연 회로를 불과 2개 사용하는 것만으로 발생시킬 수 있다.

또, 도 9의 각 절단 회로(44, 45, 48, 49, 50, 51, 52, 53)는 제1 실시 형태의 도 5에 도시한 회로 구성과 동일하다.

＜제3 실시 형태＞

도 12는 본 발명의 제3 실시 형태의 색 신호 발생 회로를 도시하는 것으로 (62)는 상기 4fsc의 신호의 위상을 15도 지연시키는 제1 지연 회로, (63)은 상기 4fsc의 신호의 위상을 30도 지연시키는 제2 지연 회로이다. 도 12의 구성의 상술한 제1 실시 형태, 제2 실시 형태와 상위한 점은 15° DELAY 회로(62), 30° DELAY 회로(63)를 구비하고, 분주 신호에 대해 ±15°의 위상 시프트 처리를 실시 하는 점이고,

분주기(1)의 출력 신호의 위상이 도 1 외에는 도 4, 도 9의 회로와 거의 동일한 구성이다. 또한, 각 절단 회로(64, 65, 69, 70, 71, 72, 73)는 각각 도 5에 도시하는 구성과 동일하다.

도 12의 단자(27)에는 4fsc의 신호가 인가된다. 해당 4fsc의 신호는 제1 지연 회로(42)로 15도 지연되어 버스트 신호를 발생시키는 제1 절단 회로(64)에 클럭 신호로서 인가된다. 분주기(1)로부터는 위상이 다른 Q1 내지 Q14가 발생한다(위상각은 0°, 45°, 90°, 135°, 180°, 225°, 270°, 315°의 8종류). 그 모습을 도 13, 도 14에 도시한다. 도 13의 4fsc는 단자(27)로부터의 4fsc의 신호를 도시하고, 4fsc의 신호를 1/ 4로 분주하면, 주파수 fsc의 Q1 내지 Q14가 얻어진다. 도 13의 4fsc는 4fsc의 신호 파형을 도시하고 15도 DELAY는 제1 지연 회로(62)의 출력 신호, 30도 DELAY는 제2 지연 회로(63)의 출력 신호를 도시한다.

신호 Q1은 제1 절단 회로(64)에 데이타 신호로서 인가된다. 이 때문에, 제1 절단 회로(64)로부터는 도 13의 Q1a에 도시한 버스트 신호가 얻어진다. 이 버스트 신호는 135도의 위상의 버스트 신호이고 다른 실시 형태와 마찬가지의 Q2 내지 Q7의 색 신호의 기준이 된다.

상기 버스트 신호의 이상에 의해, 도 12의 Q3, Q4, Q6, Q7은 도 13에 도시된 바와 같이 레드, 마젠타, 시안, 그린을 도시한다. 그 위상량을 다음에 도시한다.

R : 105°=90°+15°(정규값 104°)

Mg : 60°=45°+15°(정규값 59°)

Cy : 285°=270°+15°(정규값 284°)

G : 240°=225°+15°(정규값 240°)

블루와 옐로우는 정규값에서는 이상량이 -13도이므로, 제2 지연 회로(68)에 의해 -13도에 가깝게 -15도를 만들어 이것으로 대용한다. 구체적으로는, 절단 회로(68)와 절단 회로(69)를 사용하여 각각 -30도를 만든다. 제1 절단 회로(4)로부터의 버스트 신호는 -15도 시프트되기 때문에, 해당 블루와 옐로우는 상대적으로 버스트 신호 +15도가 가산되게 되어 토탈 -15도를 만들고 있다.

도 13의 Q2는 30도 DELAY로 도시하는 클럭에 의해 절단되어 Q2b(옐로우)가 된다. 마찬가지로, Q5는 Q5c(블루)가 된다.

따라서, 도 12의 Q2b, Q3, Q4, Q5c, Q6 및 Q7에는 135도의 버스트에 대한 6색이 표시된다. 이때, 도 12의 회로에 의하면 6색을 지연 회로를 불과 2개 사용하는 것만으로 발생시킬 수 있다.

다음에, 225도의 버스트에 대한 표시에 대해 설명한다. 225도의 버스트는 제2 절단 회로(65)에 의해 작성된다. 이 버스트 신호에 대한 6색은 Q9 내지 Q14에 기초하여 만들어진다. Q1 내지 Q7과 다른 점은 절단 회로의 불과 2개 많게 필요해지는 것이고 기본 동작은 동일하다.

제2 절단 회로(65)에 의한 버스트 신호의 이상에 의해 도 12의 Q9, Q12는 옐로우와 블루를 도시하게 된다. 그 위상량을 다음에 도시한다.

yl : 195°=180°+15°(정규값 193°)

bule : 15°=0°+15° (정규값 13°)

블루와 옐로우는 정규값으로부터 2도 어긋난 값으로 표시 가능하다. 레드, 마젠타, 시안, 그린은 -15도를 실시하도록 하므로, 제2 지연 회로(63)로부터 신호를 공급되는 절단 회로(70 내지 73)에 의해 행한다. 그 결과, 도 14에 도시한 바와 같이, 도 12의 Q9, Q10e, Q11f, Q12, Q13g 및 Q14h에는 225도의 버스트에 대한 6색이 표시된다.

따라서, 도 12의 회로에 의해 PAL 방식에서의 6색을 지연 회로를 불과 2개 사용하는 것만으로 발생시킬 수 있다.

상기한 바와 같이, 본 발명의 PAL 방식의 색 신호 발생회로에 의하면, 최소한의 지연 회로에 의해 화면 중에 슈퍼임포즈하는 문자에 착색을 행할 수 있다.

Claims

복수의 색 신호를 발생하는 색 신호 발생 회로에 있어서,

컬러 버스트 신호의 4배의 주파수의 기준 신호를 분주하고 위상이 45도씩 다른 복수의 분주 신호를 발생시키는 분주기,

상기 기준 신호의 위상을 제1 지연량만큼 지연시켜 제1 지연 신호를 얻는 제1 지연 회로,

상기 분주기로부터 출력되는 복수의 분주 신호 중의 제1 출력 신호를 상기 제1 지연 회로로부터 출력되는 제1 지연 신호에 동기시켜 출력하는 제1 절단 회로, 및

상기 분주기로부터 출력되는 복수의 분주 신호 중의 제2 출력 신호를 상기 제1 지연 회로로부터 출력되는 상기 제1 지연 신호에 동기시켜서 출력하는 제2 절단 회로

를 구비하고,

상기 제1 절단 회로로부터의 출력 신호를 제1 컬러 버스트 신호로서 출력하고, 상기 제2 절단 회로로부터의 출력 신호를 제2 컬러 버스트 신호로서 출력함과 동시에, 상기 분주기로부터 발생되는 복수의 분주 신호에 기초한 복수의 색 신호를 출력하는 것을 특징으로 하는 색 신호 발생 회로.
복수의 색 신호를 발생시키는 색 신호 발생 회로에 있어서,

컬러 버스트 신호의 4배의 주파수의 기준 신호를 분주하고 위상이 45도씩 다른 복수의 분주 신호를 발생시키는 분주기,

상기 기준 신호의 위상을 제1 지연량만큼 지연시켜 제1 지연 신호를 얻는 제1 지연 회로,

상기 기준 신호의 위상을 제2 지연량만큼 지연시켜 제2 지연 신호를 얻는 제2 지연 회로,

상기 분주기로부터 출력되는 복수의 분주 신호 중의 하나인 제1 출력 신호를 상기 제1 지연 회로로부터 출력되는 제1 지연 신호에 동기시켜서 출력하는 제1 절단 회로,

상기 분주기로부터 출력되는 복수의 분주 신호 중의 하나인 제2 출력 신호를 상기 제1 지연 회로로부터 출력되는 제1 지연 신호에 동기시켜서 출력하는 제2 절단 회로, 및

상기 분주기로부터 출력되는 복수의 분주 신호 중의 하나인 제3 출력 신호를 상기 제2 지연 회로로부터 출력되는 제2 지연 신호에 동기시켜서 출력하는 제3 절단 회로

를 구비하고,

상기 제1 절단 회로로부터의 출력 신호를 제1 컬러 버스트 신호로서 출력하고, 상기 제2 절단 회로로부터의 출력 신호를 제2 컬러 버스트 신호로서 출력함과 동시에, 상기 분주기로부터의 복수의 분주 신호 및 상기 제3 절단 회로로부터의 출력 신호를 색 신호로서 출력하는 것을 특징으로 하는 색 신호 발생 회로.
제1항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 14도인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 14도이고, 상기 제2 지연 회로의 제2 지연량은 약 28도인 것을 특징으로 하는 색 신호 발생 회로.
제1항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 13도인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 13도이고, 상기 제2 지연 회로의 제2 지연량은 약 26도인 것을 특징으로 하는 색 신호 발생 회로.
제1항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 15도이고, 상기 제2 지연 회로의 제2 지연량은 약 30도인 것을 특징으로 하는 색 신호 발생 회로.
제1항에 있어서, 상기 제2 절단 회로에 공급되는 상기 제2 출력 신호와, 상기 제1 절단 회로에 공급되는 제1 출력 신호는 위상이 다른 분주 신호인 것을 특징으로 하는 색 신호 발생 회로.
제8항에 있어서, 상기 제2 출력 신호와 상기 제1 출력 신호는 서로 90도 위상이 다른 것을 특징으로 하는 색 신호 발생 회로.
제1항에 있어서, 제1 절단 회로, 제2 절단 회로 및 제3 절단 회로 중의 적어도 하나는 상기 분주기로부터 출력되는 상기 분주 신호를 데이타 입력단에서 수신하고, 상기 제1 또는 제2 지연 회로로부터의 상기 제1 또는 제2 지연 신호를 클럭 입력단에서 수신하는 D 타입 플립플롭인 것을 특징으로 하는 색 신호 발생 회로.
제1항에 있어서, 상기 색 신호 발생 회로로부터 출력되는 복수의 색 신호는 그린, 시안, 마젠타 및 레드 중의 적어도 어느 하나를 포함하는 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 14도인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 13도인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 제1 지연 회로의 제1 지연량은 약 15도이고, 상기 제2 지연 회로의 제2 지연량은 약 30도인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 제2 절단 회로에 공급되는 상기 제2 출력 신호와, 상기 제1 절단 회로에 공급되는 제1 출력 신호는 위상이 다른 분주 신호인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 제1 절단 회로, 제2 절단 회로 및 제3 절단 회로 중의 적어도 하나는 상기 분주기로부터 출력되는 상기 분주 신호를 데이타 입력단에서 수신하고, 상기 제1 또는 제2 지연 회로로부터의 상기 제1 또는 제2 지연 신호를 클럭 입력단에서 수신하는 D 타입 플립플롭인 것을 특징으로 하는 색 신호 발생 회로.
제2항에 있어서, 상기 색 신호 발생 회로로부터 출력되는 복수의 색 신호는 그린, 시안, 마젠타 및 레드 중의 적어도 어느 하나를 포함하는 것을 특징으로 하는 색 신호 발생 회로.