KR100255960B1 - 질화 실리콘막의 uv-촉진된 건식 스트리핑 방법 - Google Patents

질화 실리콘막의 uv-촉진된 건식 스트리핑 방법 Download PDF

Info

Publication number
KR100255960B1
KR100255960B1 KR1019950025447A KR19950025447A KR100255960B1 KR 100255960 B1 KR100255960 B1 KR 100255960B1 KR 1019950025447 A KR1019950025447 A KR 1019950025447A KR 19950025447 A KR19950025447 A KR 19950025447A KR 100255960 B1 KR100255960 B1 KR 100255960B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
silicon nitride
fluorine
silicon
Prior art date
Application number
KR1019950025447A
Other languages
English (en)
Other versions
KR960009031A (ko
Inventor
시. 그레이 데이비드
더블유. 버터바우 제프리
Original Assignee
베노 지. 샌드
에프에스아이 인터내셔날, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베노 지. 샌드, 에프에스아이 인터내셔날, 인코포레이티드 filed Critical 베노 지. 샌드
Publication of KR960009031A publication Critical patent/KR960009031A/ko
Application granted granted Critical
Publication of KR100255960B1 publication Critical patent/KR100255960B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • B08B7/0057—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like by ultraviolet radiation
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/002—Other surface treatment of glass not in the form of fibres or filaments by irradiation by ultraviolet light
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 플라즈마 또는 플라즈마 유출물이 없는 건식반응 환경에서 질화실리콘 막을 빠르게 스트리핑(박리제거) 하기 위한 UV-촉진된 처리공정에 관한 것이다. 상기 처리공정은, UV조사에 의해 광분해되어 원자상태의 불소를 생성할 수 있는 다원자 형태 불소함유 가스와 UV조사에 기판웨이퍼를 동시에 노출시키는 것이 가능한 밀봉된 반응기 내에서 수행된다. 500Å/분을 초과하는 질화실리콘 스트리핑 속도를 UV-자극 불소이용 처리공정으로 쉽게 획득할 수 있으며, 이 때 웨이퍼 전체온도를 300℃이하로 유리가 가능하다. 30이상의 산화실리콘에 대한 질화실리콘 에칭 선택성은, UV조사에 의해 광분해되어 원자형태의 염소 또는 브롬을 생성할 수 있는 염소 또는 브롬함유 가스가 불소함유 가스와 혼합하여 사용될 시 필드산화물 및 패드산화물층의 존재 하에 질화실리콘 LOCOS 차폐층을 스트리핑하는 경우에 달성될 수 있다. 선택성 및 에칭속도는 UV 램프노출, 기판온도, 질소희석물의 첨가 및 광분해 가능한 염소 또는 브롬함유 가스를 통하여 조절된다. 본 발명에 따른 처리공정은, 플라즈마 유출물과 결합되어 튀겨진 오염물 및 하전된 입자들의 완전한 제거를 포함하여 건식질화실리콘 스트리핑용 플라즈마-하류에칭 장치에 대한 많은 제한 문제에 역점을 두고 있다.

Description

질화 실리콘막의 UV-촉진된 건식 스트리핑 방법
제1도는 제거될 PBL퇴적층을 가지는 실리콘 웨이퍼의 개략적인 단면도.
제2도는 낮은(50℃) 초기 웨이퍼 온도수준에서, 질화실리콘(Si3N4), 열산화물 및 도핑된 붕인규산유리(BPSG)에 대한 UV-촉진된 3불화염소(ClF3) 에칭 속도를 나타내는 그래프.
제3도는 높은(150℃) 초기 웨이퍼 온도수준에서, Si3N4, 열산화물 및 BPSG에 대한 UV-촉진된 에칭 속도를 나타내는 그래프.
제4도는 일정한 0.25 ClF3분율 및 100℃ 초기 웨이퍼 온도에서, UV/ClF, 에칭 시 열산화물에 대한 질화실리콘의 에칭속도와 선택성에 대한 염소 첨가의 효과를 나타내는 그래프.
제5도는 일정한 500Ssccm ClF3흐름 및 150℃ 초기웨이퍼 온도에서, UV/ClF3에칭 시 열산화물에 대한 질화실리콘의 에칭 속도와 선택성에 대한 염소 첨가의 효과를 나타내는 그래프.
제6도는 Si3N4, 열산화물 및 BPSG막의 UV/F2에칭과 UV/F2+Cl2에칭을 비교하는 그래프.
제7도는 오존 생성 중간압 수은 아아크 램프를 이용한 UV/ClF3및 UV/ClF3+Cl2에칭과, 무오존(Ozone-free)중간압 수은 아아크 램프를 이용한 UV/ClF3및 UV/ClF3+Cl2에칭의 비교를 보여주는 그래프.
본 발명은 반도체 기판으로부터 질화실리콘막을 제거하기 위한 건식 처리 공정에 관한 것이다.
일반적으로 화학증기 증착된 (CVD)질화실리콘막과 플라즈마 촉진된 화학증기 증착된 (PICVD)질화실리콘막은 개선된 집적회로 제조에 있어서 중요한 용도를 가지는데, 특별한 용도로는 실리콘국부산화(Local Oxidation of Silicon)(LOCOS)용 마스킹(차폐)층, 표면 안정화층과 확산장벽 및 집적회로용 최종기계보호층으로의 용도가 포함된다. 한편 개선된 CMOS(상보형 금속산화물-실리콘)트랜지스터 제조시 활성 부위를 분리하는 보다 적절한 방법은, Lin, T., M. Tsai 및 C. Yoo,가 1991에 (J. Electrochem.SOC., 138(7), pp2145) 발표한 “PBLOCOS에서의 트윈-화이트-리본효과 및 홈형성 메카니즘 “(Twin-White-Ribbon Effect and Pit Formation Mechanism in PBLOCOS)에 기재되어 있는 바와 같이, 실리콘 기판상에 존재하는 산화실리콘/폴리실리콘(polysilicon)/질화실리콘의 퇴적물과 관련이 있는 폴리-버퍼드 LOCOS처리(poly-buffered LOCOS process)(PBL)이다. 이 때 상기 퇴적물을 구성하는 각각의 층의 두께가 전형적으로 산화실리콘 패드 층은 10nm, 폴리실리콘층은 50nm, 상부의 질화실리콘층은 250nm이다. 실리콘기판 위에 상기와 같은 합성 막을 증착시킨 후에, 활성 장치 부위가 마스크(차폐)되고, 비등방성 플라즈마 에칭처리가 전형적으로 패드산화물에 개구(open)나 움푹 파인 필드(field)부위를 에칭하는데 이용된다. 그 다음에, 웨이퍼는 에칭된 영역에서 전형적으로 두께가 500nm인 필드산화물의 성장을 위해 열산화처리를 받는데, 이러한 처리는 또한 질화실리콘의 상부에 얇은 옥시(OXY)질화물막을 남긴다. 필드산화물이 성장된 후에는 퇴적층이 제거된다.
최근 들어, 활성 장치 부위로부터 PBL퇴적층 제거는 옥시질화물상층의 에칭 또는 “디글레이즈”(deglaze)를 위한 불화수소(HF)산 용액을 포함하는 습식 화학 처리 단계를 통해 이루어지며, 이어서 고온의 인산용액에서 질화실리콘층이 제거된다. 그 다음에, 폴리실리콘층이 부가적인 건식 에칭 처리에서 제거되며, 패드산화물은 습식 또는 건식처리를 이용하여 스트리핑(박리제거)시킬 수 있다. 이러한 복잡한 습/건식 처리 공정을 전체 PBL퇴적층을 제거할 수 있는 건식 처리 방법으로 대체하려는 상당한 노력이 이루어져 왔다. 이러한 대체는 처리 공정의 집합화(clusterability)라는 관점에서뿐만 아니라 처리공정에서 고온의 인산용액 제거라는 점에서도 이점이 있을 수 있다. 안전문제를 야기하며 환경에 유해한 고온의 인산은 다루기가 어렵고 전형적으로 조립 연구실내에서 가장 오염된 화학물 중에 하나이다.
일반적으로, 건식 LOCOS 분리 퇴적층 제거 처리공정은, 산화실리콘상에 있는 질화실리콘에 대한 선택성이 15이상 달성되면서, 빠른 속도로 질화실리콘(및 폴리실리콘)을 에칭하는 것이 요구된다. 선택성을 15이상으로 하는 요구는 질화물 스트리핑처리 동안에 필드산화물의제거를 제한하며, 과에칭 조건동안에 패드산화물을 얇게 하거나 천공형성하는 것을 방해한다.
질화물 LOCOS 마스크스트리핑 용도로 평가되어 온 건식 처리에는 플라즈마에칭, 플라즈마하류에칭 및 불소할로겐간 화합물과 다른 자발성반응가스를 이용한 질화실리콘의 플라즈마 없는(plasmaless) 에칭을 포함한다.
1981년 10월에 도쿄에서 발행된, Akira가 발표한 논문(Proc. of Dry. Proc. Symp, p19)에서는, 상류 CF4-O2RF방전에서 생성된 플루오르(F)원소가 열 이산화규소(SiO2와 PSG(도핑된 인규산유리)가 매우 천천히 에칭되는 동안에, 적절한 속도로 질화실리콘(Si3N4)을 자발적으로 에칭하는 플라즈마 빔 실험에 대해서 설명하고 있다.
1982년에 Sanders et al.이 발표한 논문(J. Electrochem. SOC., 129(11)., p2559)에서는, 상업용 배럴(barrel)에칭장치에서 CF4-O2혼합물을 이용한 이산화규소 상에서 Si3N4의 선택적 등방성(isotropic) 건식 에칭에 관한 연구내용을 발표했으며, CF3Br의 첨가가 질화물에 대한 선택성을 5에서 20이상으로 증가시킨다는 것도 발견하였으며, 추가로 기본플루오르화학과정에 다른 종류의 할로겐화물을 첨가함에 따라, 염소(Cl2), 브롬(Br2), 요오드(I2)의 순서로 질화물선택성을 증가시키는 효과가 있음을 제시하고 있다.
1989년에 Suto et al.이 발표한 논문(J. Electrochem. SOC., 136(7), P2032)에서는, NF3방전화합물에 Cl2의 첨가가 질화물 선택성을 상당히 증진시키는, 하류마이크로파 플라즈마 처리에서의 이산화규소에 대한 Si3N4의 선택성을 연구 발표하였다.
Lowenstein et al.이 발표한 논문
(J. Vac. Sci. Technol. A, 7(3), 1989, P686); (J. Electrochem. SOC., 138(5), 1991, p1389); 및 (Proc. of ECS, 93(21), 1993, p373)에서는, 마이크로파 이용 원격(microwave-based remote)플라즈마 반응기에서 LOCOS분리구조의 에칭을 특성화하였다. 상기 참조 문헌에서는, 열이 산화규소와 폴리실리콘에 대한 질화실리콘의 에칭선택성에 관한 수소첨가의 효과뿐만 아니라 기판온도의 효과에 대해서도 상세히 기재되어 있으며, 또한 비슷한 건식 처리에서 옥시질화실리콘 제거가 종래의 습식 고온 인산처리 공정과 서로 비교되어 있다. 그러나, 상기의 모든 참조문헌은 플라즈마에칭시스템에 관한 것이다. 일반적으로, 직접플라즈마 에칭시스템은 활성 장치 부위에서 생겨나는 다양한 형태의 전하와 탄도손상 때문에 사용하기가 어렵다. 플라즈마 글로(glow)부위보다는 플라즈마 유출물에 기판을 노출시키는, 질화실리콘 건식스트리핑용 하류플라즈마시스템은 웨이퍼 상에 있는 플라즈마튜브에 튀겨진(Sputtered) 오염물의 퇴적, 웨이퍼 화학작용에 대한 전달튜브물질과 형태의 강한 효과, 잔여 전하 플럭스(flux)와 장기간 존속하는 고에너지 준안정물(metastables)에의 기판 노출 및 반응기 조건 결과에 대한 처리 민감성을 포함하는 단점을 가지고 있다. 따라서 웨이퍼기판으로부터 질화실리콘을 스트리핑하기 위해 건식무플라즈마(plasma-free) 처리를 필요로 한다.
Ibbotson et al.이 발표한 논문(Appl. Phys. Lett., 46(10), 1984,p2939)에서는, 플라즈마 증착 질화실리콘과 LPCVD Si3N4는, 열적 이산화규소가 감지할 수 있는 정도의 속도로 에칭되지 않는 동안에, 단지 3불화염소(ClF3)의 증기만을 이용하여 무플라즈마처리에서 적절한 속도로 에칭이 가능하다는 점을 설명하고 있다.
Saito et al.이 발표한 논문(IEICE Trans. Electron., E75-C(7), July, 1992, p834)에서는, ClF3증기를 이용한 열로 성장되고, 튀겨지고, 그리고 플라즈마 증착된 질화실리콘막의 “플라즈마없는 에칭”에 관해 보다 깊게 연구되었다. ClF3에칭동안에 열 질화실리콘을 낮은 강도의 UV에 노출시키는 것은 에칭개시전의 유도시간을 감소시키며, 약 2정도의 계수값으로 ClF3-Si3N4에칭속도를 증가시킨다는 것이 밝혀졌다. 연구 보고된 조건 하에서는, Si3N4선택성이 100이상이었지만, 질화물 에칭속도는 5Å/분 이하였다.
함께 출원진행 중에 있는 특허출원 중에서 1994년 6월 14일에 출원된 것으로 일련번호가 88/259,542인 특허출원은, 다양한 형태의 산화실리콘 사이에서의 선택성이, 여러 종류의 산화실리콘을 포함하는 기판이 광분해 가능한 불소함유 기체로 구성된 무플라즈마 가스 환경에 노출되고 UV자외선으로 조사될 때, 거의 1:1의 계수값으로 된다는 점을 공개하고 있다.
본 발명은 기판으로부터 질화실리콘막을 제거하기 위한 건식처리공정에 관한 것으로서, 상기 처리 공정은 100Å/분이 상의 속도로 질화실리콘막을 제거하는 것이 가능하며 경우에 따라서는 500Å/분 이상의 속도를 나타내기도 한다. 바람직하게는 상기 결과는 처리공정을 단순화시키고 웨이퍼와 기초재료의 손상물 최소화시키는 플라즈마 또는 플라즈마 유출물이 존재하지 않는 상태에서 이루어진다. 또한 본 발명은 산화실리콘이 존재하는 상태에서 산화실리콘의 제거를 최소화하면서 질화실리콘막의 제거를 가능하게 한다. 이러한 처리의 특별한 용도로, LOCOS나 PBL처리공정에 이어지는 질화실리콘 마스크(차폐)를 스트리핑하는 것이 있을 수 있다.
본 발명은 종래의 고온 인산을 이용하는 방법보다 많은 여러 가지의 장점을 제공한다. 우선 첫째로, 고온 인산은 매우 반응성이 강하고 고온인 액체로 그 양이 매우 많이 존재하기 때문에 안전에 위협을 주는 문제점이 있다. 둘째로, 인산은 산업계에서 가장 더러운 화학물 중의 하나인데 반해, 본 발명에서는 매우 높은 수준의 순도로 쉽게 획득이 가능한 가스를 사용한다. 세째로, 고온 인산처리 공정은 웨이퍼 상에 입자들을 생성 및 퇴적시키지만, 본 발명은 최악의 경우라도 단지중성 입자들이 약간 퇴적될 뿐이다. 넷째로, 고온 인산처리 공정 시 생성되는 인산염 노폐물은 주요 공해오염물질인데 반해, 본 발명에 따른 가스상 배출물의 세정으로부터 생성되는 노폐물은 단지 고온 인산처리 공정으로부터 생성되는 노폐물의 일부분밖에 되지 않는다. 따라서 본 발명은 기초가 되는 패드산화물에 대한 높은 선택성을 유지하면서, 종래의 질화실리콘 LOCOS막에 대한 고온 인산스트리핑 과정에서 발생되는 여러 한계를 극복하고 있다.
또 다른 용도가 반도체장치의 제조과정 중에서 질화실리콘막을 제거하고자 하는 경우에 존재한다. 또한 상기와 같은 용도에 있어서, 본 발명은 질화실리콘막을 제거하는데 이용될 수도 있다. 특히 산화실리콘의 다른 형태들이 존재하며 이러한 산화실리콘이 질화실리콘과 관련하여 보유되는 것이 바람직스러운 환경에서, 산화실리콘상에 있는 질화실리콘에 대한 고선택성이 쉽게 이용될 수 있다. 산화실리콘의 다른 형태에는 CVD산화물, 열산화물 및 도핑된 산화물이 포함되는데, 이 때 도핑된 산화물로는 도핑된 붕인규산유리(BPSG), 도핑된 인규산유리(PSG), 도핑된 붕규산유리(BSG) 및 스핀 온 글라스(spin on glass)(SOG) 가 있다.
일면에서, 본 발명은 기판으로부터 질화실리콘을 제거하는 방법에 관한 것으로, 이 방법은 UV조사에 의해 광분해되어 원자상태의 불소를 생성할 수 있는 불소함유 가스로 이루어진 제1가스와 UV조사에 의해 광분해되어 원자상태의 염소나 브롬을 생산할 수 있는 염소함유가스 또는 브롬함유 가스로 이루어진 제2가스 중에서, 적어도 하나의 제1가스와 적어도 하나의 제2가스로 구성되어 있는 가스 환경에 기판을 배치시키며, 가스 환경의 존재 하에 기판을 UV조사에 노출시키는 것으로 되어 있다. 상기 불소함유 가스 중에서, 적합한 가스의 예로는 불소(F2), 불소할로겐간화합물, 불소할로겐간화합물 중 특히 3불화 염소(ClF3), 황의 불화물 및 2불화크네논(XeF2)등이 있다.
또 다른 일면에서, 본 발명은 기판으로부터 질화실리콘을 제거하는 방법에 관한 것으로, 이 방법은 UV조사에 의해 광분해되어 원자상태의 불소를 생성할 수 있는 불소 함유 가스로 이루어진 제1가스 중에서, 적어도 하나의 제1가스로 구성되어 있는 가스 환경에 기판을 배치시키며, 가스 환경의 존재 하에 기판을 UV에 노출시키는 것으로 되어 있으며, 그때에, 180 내지 400nm범위에 걸쳐 기판표면에서의 UV조사의 집적 강도(integrated intensity)는 적어도 50mW/cm2이며, UV조사 전 기판온도는 20 내지 400℃ 범위이며, 상기 제1가스의 분압은 적어도 10토르(torr)이다.
3불화염소(ClF3)나 불소(F2)와 같이 UV에 해 광분해될 수 있는 불소함유 가스를 포함하고 있는 가스 환경 및 자외선조사에, 웨이퍼 표면을 동시에 노출시킴으로써 본 발명에 따른 처리공정을 달성할 수 있다. 바람직한 실시예에 있어서는, UV조사에 의해 광분해되어 원자상태의 염소나 브롬을 생성할 수 있는 염소함유 가스 또는 브롬함유 가스로 이루어진 제2가스가 가스 환경에 함께 사용된다. 본 발명에 따른 처리공정의 전형적인 조건은 총 가스압력이 100토르이며, 총 흐름속도는 1000sccm이며, 1% 내지 90%의 3불화염소 분율을 가지며, 1 % 내지 50%의 염소분율 및 출발온도가 40℃인 상태를 포함한다. UV조사는 중간압 수은증기 방전램프에서 제공될 수 있다. 상기와 같은 발명의 목적을 위한 UV조사선은 180 내지 400nm범위의 화학방사선이다.
본 발명에 따른 방법의 실시에 있어서는, 불소함유가스의 공급원을 에칭 또는 세정하려는 기판재료를 수용하는 처리실에 연결한다. 처리실은 바람직하게는 화학적으로 불활성재료로 구성된 진공용기이고, 이 용기는 주위 대기로부터 밀폐 밀봉되어 있고 적당한 진공장치에 의해 20밀리토르 이하의 기본압까지 배기시킬 수 있는 것이 바람직하다. 그래서 처리실은 낮은 기본압 예컨대 20밀리토르까지 진공화시킨다. 기판은, 위와 유사한 기본압까지 배기될 수 있는 격리된 로드락 챔버(load-lock chamber; 장입재 격리실)를 통해 처리실에 도입되게 하는 것이 좋다. 기판을 처리실에 도입하고 거기서 제거하는 것은, 대기의 오염물 특히 물 증기가 처리실내에 도입되는 것을 막기 위해 이 로드락 챔버를 통해 행한다. 또는, 진공화전에 기판을 챔버 내에 도입할 수도 있다.
이 처리실은 또한, 기판재료를 주위대기에 노출시키지 않고 다른 처리 모듈에 순차적으로 전달해 주고 또는 그 모듈로부터 전달받는 진공로보트 클러스터 전달유니트(전달용 집합체 장치)와 전달 인터페이스(경계부)를 공유한다.
ClF3와 같은 불소함유가스는, 불소함유가스가 바람직하게는 10~760토르 범위의 주분압을 기판 위에 형성하는 가스 환경을 만들도록 처리실 내로 도입된다. 바람직하게는 불소함유가스는 적어도 20토르의 분압으로 도입되며, 보다 바람직하게는 약 50토르 또는 그 이상의 분압으로 도입된다.
본 발명에 이용할 수 있는 적당한 불소함유가스에는 ClF3이외에, BrF3, BrF5및 IF5와 같은 다른 종류의 불소할로겐간화합물과 또한, 불소(F2), SF6및 XeF2이 포함된다. 한편 NF3와 같이 UV조사에 의해 쉽게 광분해되지 않는 불소함유 가스는 본 발명에 따른 불소함유 가스로 사용하는데 적합하지 못하다.
하나의 실시예에 있어서, 광분해에 의해 원자상태의 염소 또는 브롬의 원을 제공할 수 있는, 예컨대 Cl2, Br2, CCl4, CF3Cl과 같은 염화플루오르탄소 및 CF3Br과 같은 브로모플루오르탄소 등의 제2가스가 또한 처리실내로 도입된다. 이때 바람직한 제2가스는 염소(Cl2)와 브롬(Br2)이며, 가장 바람직하게는 염소(Cl2)를 포함하는 것이다. 제2가스는 1밀리토르-760토르 범위의 분압으로 사용될 수 있다. 바람직하게는 불소함유 가스와 제2가스의 분압의 비가 2대1부터 1대2까지이다. 바람직한 가스혼합물은 각각의 분압이 약 50토르 정도인 ClF3와 Cl2의 혼합물이다.
또한, 불활성 가스 또는 불활성가스의 혼합물이 처리실 내로 도입될 수 있다. 불활성가스는 처리될 재료에 대해 불활성이고 존재하는 처리조건 하에서 가스상내에 잔존할 수 있는 어떤 가스이던 좋다. 적당한 불활성가스에는 질소, 아르곤 및 헬륨이 포함된다.
바람직하게는, 처리공정이 하류플라즈마유출물과 같은 플라즈마생성물 또는 플라즈마가 실질적으로 없는 상태에서 수행된다. 즉, 바람직하게는 가스 환경의 가스가 원자상태의 바닥상태(ground state)로 반응용기 내에 도입된다. 그러나, 전술한 조건 하에서 가스 환경에 광분해될 수 있는 불소함유가스를 사용하는 것은, 가스 환경이 상류플라즈마생성기로부터 생겨난 플라즈마생산물을 포함하고 있을 때, 질화실리콘의 에칭을 달성하는데 있어서 또한 장점을 제공한다. 예를 들어, 불소함유 가스 및/또는 염소 혹은 브롬함유가스가, 미국특허 4,741,800 또는 미국특허 4,687,544에 기재된 바와 같이 기구 안에서 고주파 원 또는 마이크로파 원과 같은 상류플라즈마 발생원으로 자극될 수 있다.
안전성문제로 인해 총 가스압은 대기압 또는 그 이하로 유지되는 것이 바람직스럽다.
불소함유가스 또는 가스혼합물은, 예컨대 가스분배 샤우어헤드(showerhead)를 통해서, 기판 위에 균일한 방사상층류 패턴을 형성시키는 방식으로 처리실 내로 도입될 수 있다. 이런 방식에 의해 에칭 생성물 및 오염물은 층류 흐름 내에 휴행하게 됨으로써 제거가 촉진된다. 그러나 본 발명은 기타의 반응성 가스류패턴 또는 거의 정체된 가스환경을 이용해서도 실시될 수 있다.
기판 위의 불소함유 가스상 및 처리될 기판표면은, 바람직하게는 처리실에 있는 UV투명창을 통해 UV광으로 조사된다. 180-420nm범위에서 주출력을 제공하는 협대역 조사원도 상관없지만 파장범위 180 내지 600nm의 광대역 조사가 사용된다. 적당한 조사원은 중간압력 수은램프 및 크세논 섬광램프이다. UV조사는 펄스형일 수도 있고 또는 연속형 일 수도 있다. 180-239nm 범위에서 출력을 거의 제공하지 않거나 전혀 출력을 제공하지 못하는 무오존(ozone-free) UV조사원도 또한 적절하게 사용될 수 있다. 레이저 및 적절한 광학장치를 사용하여 필요한 UV광자속(포톤플럭스)을 발생시킬 수도 있다. 기판 막 및 오염물 제거속도는 UV조사강도, UV노출시간 및/또는 UV램프 또는 레이저의 펄스율에 의해 크게 조정될 수 있다.
180-400nm범위에 걸쳐서 UV조사강도는 적어도 50mW/cm2가 되는 것이 바람직 하며, 보다 바람직하기는 적어도 200mW/cm2가 되는 것이다. 본 발명에 유용한 전형적인 광대역 UV조사원은, 245±5nm에서 약 25mW/cm2의 강도를 가지면서 180-400nm범위에 걸쳐서 약 250mW/cm2의 집적강도를 제공할 것이다. 적어도 50mW/cm2의 강도를 제공하며, 바람직하게는 240∼400nm범위에서 적어도 200mW/cm2의 강도를 제공하는 무오존 조사원이 이용될 수 있으며, 이러한 무오존 조사원은 오존생성 조사원보다 안전성 문제에 있어 매우 증대한 장점을 제공한다. 상기와 같은 본 발명의 목적을 위해, UV조사강도가 기판표면에서 결정된다. UV조사개시전의 기판온도는 20-400℃범위 내인 것이 바람직하며, 보다 바람직하게는 적어도 150℃는 되어야 하며, 250℃ 이상이 되어서는 안 된다.
처리 후에는, 처리실을 배기시키고 기판을 인출한다.
상술한 바와 같이, 본 발명에 따른 처리공정의 특별한 한가지 용도는 LOCOS 또는 PBL처리공정에 이어지는 질화실리콘 마스크를 제거하는 것이다. 제1도에 나타낸 바와 같이, PBL퇴적층이 형성되어 있는 실리콘 웨이퍼기판(10)이 도시되어 있다. PBL퇴적층은 전형적으로 100옴스트롱(Å)두께를 가지는 “패드”산화실리콘층(12), 전형적으로 500Å두께를 가지는 폴리실리콘층(14) 및 전형적으로 2500Å 두께를 가지는 질화실리콘층(16)이 연속적으로 쌓여 있는 구조로 구성되어 있다. PBL퇴적층이 형성된 다음에, PBL퇴적층은 차폐(마스크)되고 에칭되며, 그런 다음에 차폐되지 않고 에칭된 영역에 “필드 산화물”층(18)을 형성하였다. 단층(스텝)을 형성한 필드산화물은 PBL퇴적층의 상부에 얇은 옥시질화실리콘층(20)을 생성한다. 필드산화물층(18)이 형성된 다음에, PBL퇴적층이 패드산화물층까지 하방향으로 제거된다.
즉, 층(20,16 및 14)이 제거된다. 본 발명에 따른 처리공정은 효과적으로 상기 층들의 제거를 수행한다.
다음의 비 한정적 실시예들을 통해 본 발명을 설명하고자 한다.
[실시예]
본 발명에 따른 실시예 연구에 있어서, 사용되는 반응기는 100, 150 또는 200mm 웨이퍼의(UV-촉진된 처리공정을 수행할 수 있는 원형(Prototype)단일 웨이퍼 진공클러스터 모듈이며, 진공 로보트클러스터 조정기와 경계면을 이루고 있다. 반응기 모듈은, 할로겐 레디칼 이외에도 HF 및 HCl증기의 공격에 영향을 받지 않는 견성코팅 처리를 거친 6061알루미늄으로 만들어졌다.
이러한 연구목적을 위해, 건식 러프(rough)펌프는 진공반응기가 10밀리토르 이하의 기본압이 되도록 가스를 빼내는데 이용되었다. 고순도 사파이어 창이 웨이퍼 전면을 UV(및/또는 IR)빛에 노출시키는 것을 가능하게 하였으며, 또한 사파이어 재료는 화학처리공정에 의한 공격에 영향을 받지 않았다. 가스가 방사상 층류 패턴으로 웨이퍼 상에 도입되었으며, 에칭생성물 및 미립자를 웨이퍼 표면으로부터 멀리 떨어진 곳으로 이동시키는 것을 촉진시켰다. 이러한 연구목적을 위해, 고강도(10-50mW/cm2, 254nm), 황대역 UV조사가 상업적으로 이용 가능한 중간압력 수은 방전 오존생성램프 및 무오존램프를 이용해서 생성되었다. 무오존램프용 고에너지 커트오프(cutoff)는 약 245nm에 있으며, 오존생성램프용 커트오프는 약 180nm에 있다. 특별히 주목되는 경우 이외에 본 연구실시예에서 제출되는 데이터는 오존생성 램프를 이용해서 얻어진 값이다.
처리 전 웨이퍼 온도는, 전형적으로 50 내지 150℃ 범위 내에서 근접히터를 사용하여 조절하였다. 전형적으로 30 내지 60초 정도인 UV노출시기 동안에, 웨이퍼온도는 UV램프로부터 나오는 IR출력으로 인해 변화가 있었다. 그러나, 처리 동안 웨이퍼 온도는 전형적으로 300℃를 넘지 않았다.
이러한 연구 실시예에서 사용된 가스에는, 에어 프러덕트 씨. 피. 그레이드사(Air Products C. P. Grade)(99,0%)제품인 ClF3및 사이언티픽 가스 프로덕트 VLSI그레이드사(Scientific Gas Products VLSI Grade)(99,998%)제품인 Cl2가 포함되었다. 또한 건조질소는 LN2증기운반 시스템으로부터 나온 것이 사용되었으며, 전형적으로 H2O불순물을 10ppm이하로 가지고 있다. 2000Å두께의 LPCVO 질화실리콘(Si3N4)막을 질화물 에칭 연구를 위해, 열산화물인 200Å 두께의 패드층 위에 준비했다. 5000Å 두께의 BPSG(3%B/3%P)막 및 4000Å 두께의 수증기 성장 열산화물을 산화물 에칭 선택성 연구를 위해 사용하였다. 상술한 모든 작업은 150%두께의 P-Si(100) 기판 웨이퍼 상에서 수행되었으며, 에칭처리전 막두께 및 에칭처리 후 막두께는 모두 광학적으로 측정되었다.
[실시예 1]
제2도 및 제3도에 나타낸 바와 같이, Si3N4에칭속도는, 고ClF3흐름분율 및 두개의 다른 온도수준에서 열산화실리콘 및 농축된 BPSG에 대한 에칭속도와 비교된다. 이러한 연구 실시예에 있어서, 희석물로써 건조질소를 사용하여 총 흐름을 1000 sccm으로 유지하였으며, 총 반응기 압력을 100토르로 유지했다. 컴퓨터 및 실험을 통한 연구에서 상기 의 조건들이 본 발명에 따른 반응기 구성 배치에서 150mn웨이퍼 상에 균일한 가스분포를 유도한다는 것이 밝혀졌다.
전술한 건식스트리프(Strip)처리공정에서, 모든 웨이퍼는 기판표면을 동일한 에칭전 상태로 만들기 위해 표준화된 세정절차 과정을 거쳤다. 그런 다음에, 웨이퍼 운반기를 10밀리토르 이하로 감압되어 있는 진공로보트클러스터 승강기 내로 삽입시켰다. 웨이퍼를 조정기(handler)에 의해 진공상태인 처리모듈 내로 삽입시켰다. 반응기 압력이 100토르로 안정되게 하기 위해 모듈 안으로 가스상 반응물의 유입이 UV노출 개시 전에 약 30초간 이루어졌다. 에칭되는 막 및 실험조건에 따라 웨이퍼를 1-5분 동안 UV빛에 노출시켰으며, 다음에 UV노출을 멈추고 반응쳄버를 기본압으로 배기시키고 건조질소로 깨끗이 씻어내었다.
질화실리콘 및 산화실리콘의 UV/ClF3에칭속도가 제2도에서 각각 0.5, 0.75 및 0.9의 ClF3흐름분율에 따라 비교되어 있다. 이 때 초기 기판온도는 50℃였다. 질화실리콘 에칭속도가, 상기와 같은 낮은 온도에서는 흐름분율에 따라 160Å/분부터 200Å/분까지 증가한다는 것이 알려졌으며, 반면에 도핑된 산화물 및 도핑되지 않은 산화물의 에칭속도는 전형적으로 10Å/분 이하였다. 에칭선택성은 가장 높은 ClF3흐름분율에서 20을 초과하였다. 그러나, 상기와 같은 조건 하에서는 질화물 에칭속도가 사용할 수 없을 정도로 낮았다.
기판 출발온도를 150℃로 증가시키면(제3도), Si3N4및 산화실리콘의 에칭속도가 실질적으로 증가했으며, 이는 양쪽경우 모두에 있어서 포지티브(Positive)활성화에너지를 보여주고 있는 것이다. 그러나 제3도의 결과는 온도가 UV/ClF3이산화규소 에칭이 보다 강하게 열적으로 활성화되도록 하기 위해 산화실리콘 에칭속도를 증가시키는데 있어서 불균형적인 효과를 가진다는 점을 보여주고 있다. 결과적으로 Si3N4에칭속도가 상기의 온도에서 800Å/분까지 증가하는 동안에 산화물에 대한 질화물의 선택성은 약 8에서 1로 떨어진다.
[실시예 2]
실시예 1의 결과는, 기판온도, UV강도 및/또는 ClF3농도를 증가시킴으로써 Si3N4에칭속도를 상당히 촉진시킬 수 있는 반면에, 전형적으로 열 산화물에 대한 에칭선택성이 떨어진다는 점을 보여주고 있다. 본 실시예에서는 고Si3N4에칭속도 및 고선택성 모두를 달성한 본 발명에 따른 UV-촉진된 화학처리 공정에 대해 설명하고 있다.
ClF3흐름속도가 250sccm, 초기온도가 100℃, 압력이 100토르 및 염소가스가 제4도에 나타낸 바와 같은 속도로 도입된 점을 제외하고는, 이전의 실시예와 마찬가지로 웨이퍼를 처리하였다. 이러한 조건 하에서는 선택성이, 염소가 없는 상태시 4대1에서부터 Cl2/ClF3의 비가 2인 상태시 10대1까지 개선되었다. 단지 UV/Cl2만의 상태에서는 Si3N4나 SiO2모두 실질적인 속도의 측정이 이루어지지 않았다.
500sccm의 ClF3흐름속도 및 150℃의 초기 기판온도 조건에서, 염소를 첨가한 효과가 제5도에 도시되어 있다. 총 흐름속도는 질소로 구성된 흐름잔여물을 가지면서 1000sccm으로 유지되었다. 다만 Cl2대ClF3의 비가 1.5대1인 경우에 있어서는 예외적으로 1250sccm의 총 흐름속도을 사용하였다. 염소만으로 된 처리공정을 위해, 500sccm의 염소를 500sccm의 질소와 함께 유입시켰다. 25%염소를 첨가시키면, 산화물에 대한 질화물의 선택성이 20이상으로 증가되며 산화실리콘 에칭이 거의 완벽하게 억제되는 것이 밝혀졌다. 이러한 점은 패드산화물층을 파괴하지 않으면서 질화물막을 광범위하게 과에칭할 수 있게 한다. 질소희석물이 존재하지 않는 조건(500sccm ClF3, 500sccm Cl2)하에서, 90대1의 비율로 에칭 선택성이 측정되었다.
제4도 및 제5도에 표시된 데이터는 Cl2억제에 대한 메카니즘이 염소원자의 광분해 생산효율에 의존한다는 점을 암시하고 있으며, 결과적으로 브롬의 첨가도 성질상 비슷한 효과를 나타낼 것으로 여겨진다.
[실시예 3]
실시예 2에서 얻어진 결과와 비슷한 에칭 결과가, 200-400nm의 빛에 의해 효과적으로 광분해되는 불소나 UV에 의해 효과적으로 광분해되는 다른 불소함유 가스를 사용함에 따라 달성될 수 있다.
제6도에는, 도핑되지 않은 산화실리콘 뿐만 아니라 Si3N4에 대한 UV/F2및 UV/F2+Cl2에칭 결과를 보여주고 있다. UV/F2인 경우에는 100토르의 압력, 100℃의 초기웨이퍼 온도, 500sccm F2및 500sccm N2의 조건을 사용하였으며, UV/F2+Cl2인 경우에는 압력 및 온도는 상기와 같으며, 다만 500sccm F2및 500sccm Cl2인 조건을 사용하였다. UV/F2에칭은, 비슷한 온도 및 흐름속도에서 UV/ClF3에칭보다 더 큰 속도로 모든 막을 에칭한다는 것이 밝혀졌다. 그러나, 염소를 첨가하면 산화실리콘의 에칭이 거의 완벽하게 억제되어, 그 결과 Si3N4에 대한 매우 높은 선택적 에칭처리 공정을 수행할 수 있다는 점이 또다시 밝혀졌다.
[실시예 4]
Si3N4의 UV/ClF3에칭에 있어서, 오존생성 UV램프(180-400nm)사용시의 효과와 무오존 UV램프(240-400nm)사용시의 효과를 대비한 결과가 제7도에 나타나 있다. 이때 기본적인 조건은 100토르의 압력과 150℃의 초기 웨이퍼온도로 하였다. 제1가스 혼합물은 500sccm ClF3와 500sccm N2로 하였으며, 제2가스 혼합물은 500sccm ClF3와 750sccm Cl2로 하였다. 무오존램프를 사용했을 시, 에칭속도의 실질적인 감소가 질화실리콘 에칭속도에서 발견되지 않았다. 결과적으로 본 발명의 목적을 위해, 240-400nm범위에 걸쳐서 기판표면에 적어도 50mW/cm2, 보다 바람직하게는 적어도 200mW/cm2의 집적강도를 제공하는 무오존 UV원이 적합한 것으로 판단된다. 이러한 것은 안전과 건강이 중요한 상업적인 처리공정에서 특별한 장점을 가진다.

Claims (16)

  1. 자외선 조사로 광분해되어 원자상태의 불소를 생성할 수 있는 불소함유가스로 이루어진 제1가스와, 자외선 조사로 광분해되어 원자상태의 염소나 브롬을 생산할 수 있는 염소함유 가스 또는 브롬함유 가스로 이루어진 제2가스 중에서, 적어도 하나의 제1가스와 적어도 하나의 제2가스로 구성되어 있는 가스환경에 기판을 배치시키며, 가스환경의 존재 하에서 기판을 자외선에 노출시키는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  2. 자외선 조사로 광분해되어 원자상태의 불소를 생성할 수 있는 불소함유가스로 이루어진 제1가스 중에서, 적어도 하나의 제1가스로 구성되어 있는 가스환경에 기판을 배치시키며, 가스환경의 존재 하에서 기판을 자외선에 노출시키는 것으로 되어 있으며, 100∼400nm 범위에 걸쳐 기판표면에서 자외선 조사의 집적강도가 적어도 30mW/cm2이고, 자외선 조사전의 기판온도는 20-400℃ 범위이며, 상기 제1가스의 분압이 적어도 10torr인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  3. 제1항 또는 제2항에 있어서, 가스환경이 흐름가스 환경인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1가스가 불소, 불소할로겐간화합물, 황의 불화물 및 불화크세논(XeF2)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 기판이 실리콘 또는 산화실리콘으로 구성되는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  6. 제1항 또는 제2항에 있어서, 상기 가스환경이 불활성가스, 바람직하게는 헬륨(He), 아르곤(Ar) 또는 질소(N2)를 추가로 포함하는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  7. 제1항 또는 제2항에 있어서, 상기 기판은 기판표면의 적어도 일부분위에 기판에 보유시키기를 소망하는 산화실리콘 물질, 바람직하게는 도핑된 산화물막, 화학증착(CVD) 산화물막 또는 열산화물막을 포함하고 있는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  8. 제1항 또는 제2항에 있어서, 에칭시키려는 질화실리콘 물질이 옥시질화실리콘, 폴리실리콘 및 산화실리콘으로 구성되는 그룹으로부터 선택되는 적어도 하나의 물질을 포함하는 복합퇴적물의 일부분인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  9. 제1항 또는 제2항에 있어서, 상기 질화실리콘이 실리콘 기판상에 대한 실리콘 부분산화(LOCOS)처리용 차폐(마스크)층인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  10. 제1항 또는 제2항에 있어서, 상기 제1가스의 분압이 10torr~760torr 범위인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  11. 제1항 또는 제2항에 있어서, 자외선 조사 전의 기판온도가 적어도 150℃인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  12. 제1항 또는 제2항에 있어서, 상기 제1가스가 불소(F2), 3불화염소(ClF3) 또는 3불화브롬(ClBr3)이고, 가스환경이 제2가스로 염소를 함유하고, 240~400nm 범위에 걸친 기판표면에 대한 자외선 조사의 집적강도가 적어도 200mW/cm2이고, 제1가스의 압력이 적어도 20torr이며, 보다 바람직하게는 적어도 50torr이고, 제1 및 제2가스가 2대1~1대2의 압력비로 존재하고, 자외선 조사 전의 기판온도가 150~250℃인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  13. 제1항 또는 제2항에 있어서, 상기 기판은 실리콘 웨이퍼이며, (a) 상기 배치시키는 단계 전에 자외선 투명창을 가지고 있는 처리실을 낮은 기본 압력까지 감압시키고, 실리콘 웨이퍼 기판을 처리실 내에 도입하는 단계, (b) 상기 처리실내로 상기 가스환경을 도입하는 것에 의해서, 상기 배치단계수행 하는 단계, (c) 상기 처리실내에 있는 가스환경 및 기판을 상기 자외선 투명창을 통해 자외선에 조사시키는 것에 의해서, 상기 노출단계를 수행하는 단계, (d) 처리실을 감압시키는 단계 및 (e) 기판을 처리실로부터 제거하는 단계를 추가로 포함하는 것을 특징으로 기판으로부터 질화실리콘을 제거하는 방법.
  14. 제1항 또는 제2항에 있어서, 가스환경에 플라즈마 생성물이 실질적으로 없는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  15. 제1항 또는 제2항에 있어서, 배치단계가 상기 기판을 포함하는 처리실내로 제1가스 및 제2가스를 도입하는 것으로 되어 있으며, 상기 처리실내에 상기 가스를 도입하기 전에 플라즈마 생성원으로 상기 가스를 자극하는 단계를 추가로 포함하는 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
  16. 제1항 또는 제2항에 있어서, 질화실리콘 제거속도가 적어도 10Å/분 보다 바람직하게는 500Å/분인 것을 특징으로 하는 기판으로부터 질화실리콘을 제거하는 방법.
KR1019950025447A 1994-08-18 1995-08-18 질화 실리콘막의 uv-촉진된 건식 스트리핑 방법 KR100255960B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/292,359 1994-08-18
US08/292,359 1994-08-18
US08/292,359 US5534107A (en) 1994-06-14 1994-08-18 UV-enhanced dry stripping of silicon nitride films

Publications (2)

Publication Number Publication Date
KR960009031A KR960009031A (ko) 1996-03-22
KR100255960B1 true KR100255960B1 (ko) 2000-05-01

Family

ID=23124324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025447A KR100255960B1 (ko) 1994-08-18 1995-08-18 질화 실리콘막의 uv-촉진된 건식 스트리핑 방법

Country Status (4)

Country Link
US (1) US5534107A (ko)
EP (1) EP0697715A1 (ko)
JP (1) JP3152593B2 (ko)
KR (1) KR100255960B1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814156A (en) * 1993-09-08 1998-09-29 Uvtech Systems Inc. Photoreactive surface cleaning
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
US5726480A (en) * 1995-01-27 1998-03-10 The Regents Of The University Of California Etchants for use in micromachining of CMOS Microaccelerometers and microelectromechanical devices and method of making the same
US6849471B2 (en) * 2003-03-28 2005-02-01 Reflectivity, Inc. Barrier layers for microelectromechanical systems
US6083413A (en) * 1995-10-19 2000-07-04 Massachusetts Institute Of Technology Metals removal process
TW350095B (en) * 1995-11-21 1999-01-11 Daido Hoxan Inc Cutting method and apparatus for semiconductor materials
US5922219A (en) * 1996-10-31 1999-07-13 Fsi International, Inc. UV/halogen treatment for dry oxide etching
US6120697A (en) 1997-12-31 2000-09-19 Alliedsignal Inc Method of etching using hydrofluorocarbon compounds
US6635185B2 (en) 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6207553B1 (en) 1999-01-26 2001-03-27 Advanced Micro Devices, Inc. Method of forming multiple levels of patterned metallization
US6569775B1 (en) 1999-03-30 2003-05-27 Applied Materials, Inc. Method for enhancing plasma processing performance
US20040259323A1 (en) * 1999-05-11 2004-12-23 Wei-Kang King Semiconductor structure containing field oxide and method for fabricating the same
EP1083593A1 (en) 1999-09-10 2001-03-14 Interuniversitair Micro-Elektronica Centrum Vzw Etching of silicon nitride by anhydrous halogen gas
US6429083B1 (en) * 1999-09-24 2002-08-06 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation to augment etch rate differences of spacer materials
US6402957B1 (en) 1999-10-15 2002-06-11 Seh America, Inc. Bromine biocide removal
US6290864B1 (en) * 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6949202B1 (en) 1999-10-26 2005-09-27 Reflectivity, Inc Apparatus and method for flow of process gas in an ultra-clean environment
US7041224B2 (en) * 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
US6284006B1 (en) * 1999-11-15 2001-09-04 Fsi International, Inc. Processing apparatus for microelectronic devices in which polymeric bellows are used to help accomplish substrate transport inside of the apparatus
US6500356B2 (en) * 2000-03-27 2002-12-31 Applied Materials, Inc. Selectively etching silicon using fluorine without plasma
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
ATE518239T1 (de) * 2000-04-17 2011-08-15 Mattson Tech Inc Verfahren zur uv-vorbehandlung von ultradünnem oxynitrid zur herstellung von siliziumnitridschichten
US7270724B2 (en) 2000-12-13 2007-09-18 Uvtech Systems, Inc. Scanning plasma reactor
US6843258B2 (en) * 2000-12-19 2005-01-18 Applied Materials, Inc. On-site cleaning gas generation for process chamber cleaning
US6773683B2 (en) * 2001-01-08 2004-08-10 Uvtech Systems, Inc. Photocatalytic reactor system for treating flue effluents
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
AU2002303842A1 (en) * 2001-05-22 2002-12-03 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US7189332B2 (en) 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
US20030073302A1 (en) * 2001-10-12 2003-04-17 Reflectivity, Inc., A California Corporation Methods for formation of air gap interconnects
TW506105B (en) * 2001-10-26 2002-10-11 Nanya Technology Corp Method for forming interconnect
KR20030039446A (ko) * 2001-11-13 2003-05-22 삼성전자주식회사 Ｆｂａｒ 제조방법
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6835616B1 (en) 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
US7026235B1 (en) 2002-02-07 2006-04-11 Cypress Semiconductor Corporation Dual-damascene process and associated floating metal structures
US6965468B2 (en) * 2003-07-03 2005-11-15 Reflectivity, Inc Micromirror array having reduced gap between adjacent micromirrors of the micromirror array
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) * 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7645704B2 (en) * 2003-09-17 2010-01-12 Texas Instruments Incorporated Methods and apparatus of etch process control in fabrications of microstructures
ITLU20050002A1 (it) * 2005-02-08 2006-08-09 Solar Systems & Equipments Srl UN NUOVO PROCESSO PER IL TRATTAMENTO IN AMBIENTE DI CLORO DELLE CELLE SOLARI A FILM SOTTILI DI CdTe/CdS senza l'uso di CdC12.
US20100186810A1 (en) * 2005-02-08 2010-07-29 Nicola Romeo Method for the formation of a non-rectifying back-contact a cdte/cds thin film solar cell
US9997325B2 (en) 2008-07-17 2018-06-12 Verity Instruments, Inc. Electron beam exciter for use in chemical analysis in processing systems
US8603292B2 (en) * 2009-10-28 2013-12-10 Lam Research Corporation Quartz window for a degas chamber
US8584612B2 (en) * 2009-12-17 2013-11-19 Lam Research Corporation UV lamp assembly of degas chamber having rotary shutters
US8492736B2 (en) 2010-06-09 2013-07-23 Lam Research Corporation Ozone plenum as UV shutter or tunable UV filter for cleaning semiconductor substrates
JP5537324B2 (ja) * 2010-08-05 2014-07-02 株式会社東芝 半導体装置の製造方法
US9200932B2 (en) 2012-05-29 2015-12-01 Rosemount Inc. Differential pressure transmitter with redundant sensors
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JPWO2021079780A1 (ko) * 2019-10-25 2021-04-29
JPWO2021106602A1 (ko) * 2019-11-27 2021-06-03

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2841477A (en) * 1957-03-04 1958-07-01 Pacific Semiconductors Inc Photochemically activated gaseous etching method
US3122463A (en) * 1961-03-07 1964-02-25 Bell Telephone Labor Inc Etching technique for fabricating semiconductor or ceramic devices
US3511727A (en) * 1967-05-08 1970-05-12 Motorola Inc Vapor phase etching and polishing of semiconductors
US3669774A (en) * 1969-11-20 1972-06-13 Rca Corp Low temperature silicon etch
JPS5211175A (en) * 1975-07-18 1977-01-27 Toshiba Corp Activated gas reacting apparatus
JPS5329076A (en) * 1976-08-31 1978-03-17 Toshiba Corp Plasma treating apparatus of semiconductor substrates
JPS5920923B2 (ja) * 1976-10-08 1984-05-16 呉羽化学工業株式会社 熱風循環式焼却炉
JPS53121469A (en) * 1977-03-31 1978-10-23 Toshiba Corp Gas etching unit
US4183780A (en) * 1978-08-21 1980-01-15 International Business Machines Corporation Photon enhanced reactive ion etching
US4314875A (en) * 1980-05-13 1982-02-09 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
DE3269040D1 (en) * 1981-04-02 1986-03-27 Perkin Elmer Corp Discharge system for plasma processing
JPS57200569A (en) * 1981-06-05 1982-12-08 Nec Corp Apparatus for treating surface with gas decomposed by light
JPS59135730A (ja) * 1983-01-24 1984-08-04 Hitachi Ltd 表面改質装置
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
JPH0642456B2 (ja) * 1984-11-21 1994-06-01 株式会社日立製作所 表面光処理方法
US4643799A (en) * 1984-12-26 1987-02-17 Hitachi, Ltd. Method of dry etching
JPS61174639A (ja) * 1985-01-28 1986-08-06 Semiconductor Energy Lab Co Ltd 光エツチング方法
US4687544A (en) * 1985-05-17 1987-08-18 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
US5221423A (en) * 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
US4938815A (en) * 1986-10-15 1990-07-03 Advantage Production Technology, Inc. Semiconductor substrate heater and reactor process and apparatus
US4857140A (en) * 1987-07-16 1989-08-15 Texas Instruments Incorporated Method for etching silicon nitride
JPH01134932A (ja) * 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
JPH01319944A (ja) * 1988-06-21 1989-12-26 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
US5178682A (en) * 1988-06-21 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate and apparatus therefor
WO1990005994A1 (en) * 1988-11-18 1990-05-31 Kabushiki Kaisha Tokuda Seisakusho Dry-etching method
EP0376252B1 (en) * 1988-12-27 1997-10-22 Kabushiki Kaisha Toshiba Method of removing an oxide film on a substrate
US5068040A (en) * 1989-04-03 1991-11-26 Hughes Aircraft Company Dense phase gas photochemical process for substrate treatment
US5022961B1 (en) * 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
EP0418540A3 (en) * 1989-08-11 1991-08-07 Sanyo Electric Co., Ltd. Dry etching method
WO1991003075A1 (en) * 1989-08-21 1991-03-07 Fsi International, Inc. Gas substrate processing module
US5431772A (en) * 1991-05-09 1995-07-11 International Business Machines Corporation Selective silicon nitride plasma etching process
US5228206A (en) * 1992-01-15 1993-07-20 Submicron Systems, Inc. Cluster tool dry cleaning system
US5254176A (en) * 1992-02-03 1993-10-19 Tokyo Electron Limited Method of cleaning a process tube
US5234540A (en) * 1992-04-30 1993-08-10 Submicron Systems, Inc. Process for etching oxide films in a sealed photochemical reactor
US5437765A (en) * 1994-04-29 1995-08-01 Texas Instruments Incorporated Semiconductor processing

Also Published As

Publication number Publication date
JPH08107090A (ja) 1996-04-23
KR960009031A (ko) 1996-03-22
EP0697715A1 (en) 1996-02-21
JP3152593B2 (ja) 2001-04-03
US5534107A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
KR100255960B1 (ko) 질화 실리콘막의 uv-촉진된 건식 스트리핑 방법
KR100344275B1 (ko) 세정방법
US6124211A (en) Cleaning method
US4028155A (en) Process and material for manufacturing thin film integrated circuits
US5556714A (en) Method of treating samples
US4699689A (en) Method and apparatus for dry processing of substrates
JPH06507942A (ja) 低い固有応力および／または低い水素含有率をもつＳｉＯ↓ｘフィルムの堆積法
GB2293795A (en) Cleaning vacuum processing chamber
US5110394A (en) Apparatus for forming interconnection pattern
JP3158993B2 (ja) プラズマエッチング方法
EP0692141B1 (en) Stripping, passivation and corrosion inhibition of semiconductor substrates
Inoue et al. Reduction of interface‐state density by F2 treatment in a metal‐oxide‐semiconductor diode prepared from a photochemical vapor deposited SiO2 film
JP3208820B2 (ja) ドライエッチング装置の清浄化方法
US5418397A (en) Semiconductor device having an interconnection pattern
JPH03155621A (ja) ドライエッチング方法
JP3432013B2 (ja) 酸化膜の形成方法
JPH03133125A (ja) レジストアッシング装置
KR100585083B1 (ko) 초박막 게이트 산화막 형성 방법
JP2532353B2 (ja) 気相エッチング方法および装置
JPH0821560B2 (ja) 半導体装置の製造方法
JPS63120424A (ja) 処理方法
Voshchenkov PLASMA ETCHING PROCESSES FOR GIGAHERTZ SILICON INTEGRATED CIRCUITS (Part 2)
JPH04343423A (ja) ダメージフリードライエッチング方法
JPH0351292B2 (ko)
JPH04107823A (ja) 半導体装置のパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee