KR100254584B1 - 에이티엠 셀 모니터 회로 - Google Patents

Abstract

본 발명은 ATM 셀 모니터 회로에 관한 것으로, 특히 각 채널에 대해 다수의 서로 다른 VPI 값을 갖는 ATM 셀이 존재하는 구간에서 모든 VPI 값에 대하여 해당 VPI 값을 갖는 셀의 존재 여부를 모니터할 수 있도록 하는 ATM 셀 모니터 회로에 관한 것이다.

종래에는 VP 연속성 검사 셀을 통해 연속성 검사를 하는 경우 뿐만 아니라 해당 VPI를 포함한 ATM 셀에 대하여 일반적인 사용자 셀이 일정시간 동안 존재하지 않을 경우에도 비정상 상태로 판단하여 VP 연속성 검사 셀이나 사용자 셀에 대해 일정시간 단위로 연속성 검사를 해야 하는 문제점이 있었다.

본 발명은 ATM 방식에서 각 채널에 대해 다수의 서로 다른 VPI 값을 갖는 ATM 셀에 대하여 모든 VPI 값에 대해 해당 VPI 값을 갖는 셀의 존재 여부를 모니터할 수 있도록 함으로써, 해당 셀이 존재하는 경우에만 연속성 검사 셀이나 사용자 셀 등을 검출하여 효율적으로 셀의 연속성 검사를 할 수 있게 된다.

Description

에이티엠 셀 모니터 회로

본 발명은 ATM 셀 모니터 회로에 관한 것으로, 특히 각 채널에 대해 다수의 서로 다른 VPI 값을 갖는 ATM 셀이 존재하는 구간에서 모든 VPI 값에 대하여 해당 VPI 값을 갖는 셀의 존재 여부를 모니터할 수 있도록 하는 ATM 셀 모니터 회로에 관한 것이다.

일반적으로, ATM(Asynchronous Transfer Mode ; 비동기 전송 모드) 네트워크 상에서의 유지 보수의 기능 중에서 셀의 연속성에 관한 검사가 있다. VP(Virtual Path ; 가상 경로) 레벨에서의 경우 가상 경로 레벨(F4) OAM(Operational, Administration and Maintenance) 셀을 통해 연속성 체크 기능을 하는 VP 연속성 검사 셀과 같은 예가 있는데, 실제 연속성 체크를 하여 정상적으로 수행되지 않았을 경우 전송 선로 상이나 또는 다른 이상이 있다고 판단하게 된다.

이것은 VP 연속성 검사 셀을 통해 연속성 검사를 하는 경우 뿐만 아니라 해당 VPI(Virtual Path Identifier ; 가상 경로 식별 번호)를 갖는 셀에 대하여 일반적인 사용자 셀이 일정 시간 동안 존재하지 않을 경우에도 비정상적인 상태라고 판단하여 대국 방향으로 VP-AIS(VP-Alarm Indication Signal) 셀을 전송할 수 있다. 이 경우 VP-CC 셀이나 사용자 셀에 대해 일정 시간 단위로 연속성 검사를 하는 기능이 필요하게 된다. 이때 ATM 레벨에서 모든 VPI 값에 대해 셀의 존재 여부를 조사하고 이를 주제어부 등 전체 시스템을 관장하는 기능을 하는 프로세서가 인식할 수 있는 방법이 있어야 한다.

한편, VP- AIS는 VP 연결의 연결점에서 VP 연결의 장애가 검출된 경우에, 해당 장애를 연결점에서 순방향으로 제공하고 있는 VP 연결에 대해서 발생하기도 하는데, VP-AIS 셀은 VP 연결이 장애 상태이면 연속해서 보낸다. 이때, 해당 VP-AIS 셀의 발생 주기는 1초에 1셀 비율이며, 장애가 회복되면 곧 VP-AIS 셀 송신은 중지된다. VP 연결 종단점에서는 VP-AIS 셀을 한 개라도 수신하면 VP-AIS 상태라고 판정하며, (20±0.5)초 이내에 VP-AIS 셀을 수신하지 않거나 또는 연속성 검사 셀이 한 개라도 수신되면, 수신 종단점에서는 VP-AIS 상태를 해제한다.

또한, VP 연결의 연속성 검사 기능은 VP 연결이 수용되어 있는 물리 계층의 장애가 검출되지 않을 경우나 설정된 VP 연결에서 사용자 정보 셀의 전송이 되지 않은 상태에서도 VP 연결의 장애 검출이 가능하도록 하기 위해 필요하다. 메커니즘으로서는 우선 VP 연결의 송신측 종단점에서 미리 설정된 시간 간격 내에서 사용자 정보 셀의 전달이 없는 경우에 VP 연결의 연속성 검사용 OAM 셀을 삽입하여 전송한다. 대향하는 VP 연결의 수신측 종단점에서는 미리 설정된 시간 간격으로 사용자 셀 또는 OAM 셀이 수신되지 않을 경우에는 VP 연결에 장애가 발생하였다고 판단하고 대향하는 종단점에 VP-RDI(VP-Remote Defect Indication) 신호를 보낸다.

VP 연결의 성능 감시 기능은 어떤 VP 연결에서 여러 개의 사용자 정보 셀로 구성되는 블록에 대해 성능 관리용 OAM 셀을 삽입하여 실현하는데, 성능 관리 OAM 셀의 삽입 요구는 N 개의 사용자 정보 셀이 송신될 때마다 발생되며, 삽입 요구후 최초로 나타나는 빈 셀 구간에 OAM 정보 셀을 삽입하여 전달한다. OAM 정보 셀의 삽입 간격은 사용자 정보 셀의 블록 길이 N에 의존하지 않고 빈 셀의 비율에 의존하다.

전술한 바와 같이, 종래에는 VP 연속성 검사 셀을 통해 연속성 검사를 하는 경우 뿐만 아니라 해당 VPI를 포함한 ATM 셀에 대하여 일반적인 사용자 셀이 일정시간 동안 존재하지 않을 경우에도 비정상 상태로 판단하여 VP 연속성 검사 셀이나 사용자 셀에 대해 일정시간 단위로 연속성 검사를 해야 하는 문제점이 있었다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, ATM 방식에서 각 채널에 대해 다수의 서로 다른 VPI 값을 갖는 ATM 셀에 대하여 모든 VPI 값에 대해 해당 VPI 값을 갖는 셀의 존재 여부를 모니터할 수 있도록 함으로써, 해당 셀이 존재하는 경우에만 연속성 검사 셀이나 사용자 셀 등을 검출하여 셀의 연속성 검사를 하도록 하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 각 채널의 ATM 셀로부터 VPI 값에 해당하는 8비트 데이터와 해당 ATM 셀의 채널번호에 해당하는 3비트 데이터를 래치하여 해당 VPI 값의 8비트 데이터를 상위 5비트와 하위 3비트로 분류한 후, 상위 5비트 데이터와 채널번호에 해당하는 3비트의 데이터를 우측 포트로 출력하고, 하위 3비트는 VPI 값의 유무를 판단할 수 있도록 8비트 데이터로 디코딩하여 좌측 포트로 출력하는 VPI 래치부와; 클럭 펄스가 입력됨에 따라 1 초 단위로 VPI 값의 유무를 갱신하기 위해 어드레스 신호를 발생시켜 출력하는 카운터와; 상기 VPI 래치부의 우측 포트를 통해 출력되는 어드레스 신호와 상기 카운터로부터 출력되는 어드레스 신호를 다중화하여 출력하는 제 1 다중화기와; 상기 VPI 래치부의 우측 포트를 통해 출력되는 어드레스 신호와 상기 카운터로부터 출력되는 어드레스 신호를 다중화하여 출력하는 제 2 다중화기와; 래치 신호에 따라 8비트 데이터를 래치한 후, 출력 포트를 통해 출력하는 D 플립플롭과; 상기 VPI 래치부의 좌측 포트를 통해 출력되는 8비트 데이터와 상기 D 플립플롭으로부터 출력되는 8비트 데이터를 논리합하여 출력하는 OR 게이트와; 상기 OR 게이트로부터 출력되는 8비트 데이터와 클리어 신호를 논리곱하여 출력하는 AND 게이트와; 이중 포트로 구성되며, 상기 제 1 다중화기로부터 출력되는 어드레스 신호에 따라 상기 AND 게이트로부터 출력되는 8비트 데이터를 기록하고, 상기 제 2 다중화기로부터 출력되는 어드레스 신호에 대응되는 8비트 데이터를 출력하는 제 1 RAM과; 이중 포트로 구성되며, 상기 카운터로부터 출력되는 어드레스 신호에 따라 상기 제 1 RAM으로부터 출력되는 8비트 데이터를 기록하고, 프로세서 측으로부터 인가되는 어드레스 신호에 대응되는 8비트 데이터를 상기 프로세서 측에 출력하는 제 2 RAM을 포함하는데 있다.

도 1은 본 발명에 따른 ATM 셀 모니터 회로의 구성 블록도.

도 2는 본 발명에 따른 ATM 셀 모니터 회로의 동작을 위한 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

11 : VPI 래치부 12 : 제 1 다중화기

13 : OR 게이트 14 : AND 게이트

15 : 제 1 RAM 16 : 제 2 다중화기

17 : 제 2 RAM 18 : D 플립플롭

19 : 카운터

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명에 따른 ATM 셀 모니터 회로는 도면 도 1에 도시된 바와 같이 VPI 래치부(11), 제 1 다중화기(12), OR 게이트(13), AND 게이트(14), 제 1 RAM(15), 제 2 다중화기(16), 제 2 RAM(17), D 플립플롭(18), 카운터(19)를 구비하여 이루어진다.

VPI 래치부(11)는 각 채널의 ATM 셀로부터 VPI 값에 해당하는 8비트 데이터와 해당 ATM 셀의 채널번호에 해당하는 3비트 데이터를 래치한 후, 해당 VPI 값의 8비트 데이터 중에 상위 5비트 데이터와 채널번호에 해당하는 3비트의 데이터는 제 1 RAM(15)의 어드레스 신호로 사용하기 위해 VH 포트(우측 포트)를 통해 제 1 다중화기(12)의 D0 포트와 제 2 다중화기(16)의 D0 포트에 인가하고, 하위 3비트는 VPI 값의 유무를 판단할 수 있도록 8비트 데이터로 디코딩하여 제 1 RAM(15)의 데이터로 사용하기 위해 VL 포트(좌측 포트)를 통해 OR 게이트(13)의 입력단에 인가한다.

제 1 다중화기(12)는 VPI 래치부(11)의 VH 포트로부터 출력되어 D0 포트를 통해 입력되는 어드레스 신호와 카운터(19)로부터 출력되어 D1 포트를 통해 입력되는 어드레스 신호를 다중화하여 제 1 RAM(15)의 AL 포트에 인가한다.

OR 게이트(13)는 VPI 래치부(11)의 VL 포트로부터 인가되는 8비트의 데이터와 D 플립플롭(18)의 출력포트(Q)로부터 인가되는 8비트의 데이터를 논리합하여 AND 게이트(14)의 입력단에 인가한다.

AND 게이트(14)는 OR 게이트(13)로부터 인가되는 8비트의 데이터와 클리어 신호를 논리곱하여 제 1 RAM(15)의 DL 포트에 인가한다.

제 1 RAM(15)은 이중 포트로 구성되며, 제 1 다중화기(12)로부터 출력되어 AL 포트를 통해 인가되는 어드레스 신호에 따라 AND 게이트(14)로부터 DL 포트를 통해 입력되는 8비트 데이터를 기록하고, 제 2 다중화기(12)로부터 출력되어 AR 포트를 통해 인가되는 어드레스 신호에 대응되는 8비트 데이터를 DR 포트를 통해 제 2 RAM(17)의 DL 포트에 인가함과 동시에 D 플립플롭(18)의 D 포트에 인가한다.

제 2 다중화기(16)는 VPI 래치부(11)의 VH 포트로부터 출력되어 D0 포트를 통해 입력되는 어드레스 신호와 카운터(19)로부터 출력되어 D1 포트를 통해 입력되는 어드레스 신호를 다중화하여 제 1 RAM(15)의 AR 포트에 인가한다.

제 2 RAM(17)은 이중 포트로 구성되며, 카운터(19)의 출력포트(Q)로부터 출력되어 AL 포트를 통해 인가되는 어드레스 신호에 따라 제 1 RAM(15)의 DR 포트로부터 출력되어 DL 포트를 통해 입력되는 8비트 데이터를 기록하고, 프로세서 측으로부터 AR 포트를 통해 인가되는 어드레스 신호에 대응되는 8비트 데이터를 DR 포트를 통해 해당 프로세서 측에 인가한다.

D 플립플롭(18)은 래치 신호에 따라 제 1 RAM(15)의 DR 포트를 통해 출력되어 D 포트로 입력되는 8비트 데이터를 래치한 후, 출력 포트(Q)를 통해 OR 게이트(13)의 입력단에 인가한다.

카운터(19)는 클럭 펄스가 입력됨에 따라 1 초 단위로 VPI 값의 유무를 갱신하기 위해 어드레스 신호를 발생시켜 제 1 다중화기(12)의 D1 포트와, 제 2 다중화기(16)의 D1 포트 및 제 2 RAM(17)의 AL 포트에 해당 어드레스 신호를 인가한다.

이와 같이 구성된 본 발명에 따른 ATM 셀 모니터 동작을 첨부된 도면 도 2에 도시된 타이밍도를 참조하여 설명하면 다음과 같다.

ATM 셀 모니터 동작은 한 개의 ATM 셀 액세스 타임 동안에 제 1 RAM(15)과 제 2 RAM(17)에 대해 래치(LATCH), 리드(READ), 라이트(WRITE), 클리어(Clear)의 동작을 하는데, 제 1 RAM(15)과 제 2 RAM(17)은 초기에 입력되는 모든 어드레스 신호에 대하여 존재하는 데이터는 없는 상태에서 시작된다.

먼저, 타이밍도의 1 단계와 2 단계 동안 VPI 래치부(11)에서 각 채널의 ATM 셀로부터 VPI 값에 해당하는 8비트 데이터와 해당 ATM 셀의 채널번호에 해당하는 3비트 데이터를 래치한 후, 해당 VPI 값에 해당하는 8비트 데이터를 상위 5비트와 하위 3비트로 분류한 뒤, VH 포트로는 상위 5비트와 채널번호에 해당하는 3비트 데이터를 제 1 다중화기(12)를 통해 제 1 RAM(15)의 AL 포트로 인가하여 해당 제 1 RAM(15)의 어드레스 신호로 사용하고, VL 포트로는 하위 3비트를 디코딩하여 8비트 데이터로 만들어서 OR 게이트(13)와 AND 게이트(14)를 통해 제 1 RAM(15)의 DL 포트로 인가하여 해당 제 1 RAM(15)의 데이터로 사용한다. 또한, 1 단계 동안에 제 1 RAM(15)은 우측 포트(DR)를 리드(READ)하는 동작을 하고 D 플립플롭(18)은 제 1 RAM(15)로부터 해당 VPI 값의 유무를 나타내는 데이터를 래치하며, 2 단계 동안에 제 1 RAM(15)은 좌측 포트(DL)에 VPI 래치부(11)의 VH 포트로부터의 어드레스 신호에 대응하는 VL 포트로부터의 데이터와 D 플립플롭(18)의 출력 데이터를 논리합하여 해당 제 1 RAM(15)의 데이터로 입력한다. 이것은 제 1 RAM(15)에 저장되는 데이터의 형태가 8 개의 VPI 값에 대한 정보이므로 1 개의 VPI 값을 래치하여 메모리에 쓰고자 할 때 기저장된 나머지 7 개의 VPI 값에 해당하는 정보는 그대로 유지시키기 위한 것이다.

한편, 3 단계 동안에는 카운터(19)로부터 출력되는 신호가 제 1 RAM(15)과 제 2 RAM(17)의 어드레스 신호로 사용되고, 제 1 RAM(15)의 우측 포트(DR)를 읽어서 제 2 RAM(17)의 좌측 포트(DL)에 입력하는 동작을 수행하며, 4 단계 동안에는 카운터(19)로부터 출력되는 신호가 제 1 RAM(15)의 어드레스 신호로 사용되고, AND 게이트(14)에 의해 제 1 RAM(15)의 어드레스 신호를 클리어 하는 동작을 수행한다.

이상과 같이, 본 발명은 ATM 방식에서 각 채널에 대해 다수의 서로 다른 VPI 값을 갖는 ATM 셀에 대하여 모든 VPI 값에 대해 해당 VPI 값을 갖는 셀의 존재 여부를 모니터할 수 있도록 함으로써, 해당 셀이 존재하는 경우에만 연속성 검사 셀이나 사용자 셀 등을 검출하여 효율적으로 셀의 연속성 검사를 할 수 있게 된다.

Claims (1)

1. 각 채널의 ATM 셀로부터 VPI 값에 해당하는 8비트 데이터와 해당 ATM 셀의 채널번호에 해당하는 3비트 데이터를 래치하여 해당 VPI 값의 8비트 데이터를 상위 5비트와 하위 3비트로 분류한 후, 상위 5비트 데이터와 채널번호에 해당하는 3비트의 데이터를 우측 포트로 출력하고, 하위 3비트는 VPI 값의 유무를 판단할 수 있도록 8비트 데이터로 디코딩하여 좌측 포트로 출력하는 VPI 래치부와; 클럭 펄스가 입력됨에 따라 1 초 단위로 VPI 값의 유무를 갱신하기 위해 어드레스 신호를 발생시켜 출력하는 카운터와; 상기 VPI 래치부의 우측 포트를 통해 출력되는 어드레스 신호와 상기 카운터로부터 출력되는 어드레스 신호를 다중화하여 출력하는 제 1 다중화기와; 상기 VPI 래치부의 우측 포트를 통해 출력되는 어드레스 신호와 상기 카운터로부터 출력되는 어드레스 신호를 다중화하여 출력하는 제 2 다중화기와; 래치 신호에 따라 8비트 데이터를 래치한 후, 출력 포트를 통해 출력하는 D 플립플롭과; 상기 VPI 래치부의 좌측 포트를 통해 출력되는 8비트 데이터와 상기 D 플립플롭으로부터 출력되는 8비트 데이터를 논리합하여 출력하는 OR 게이트와; 상기 OR 게이트로부터 출력되는 8비트 데이터와 클리어 신호를 논리곱하여 출력하는 AND 게이트와; 이중 포트로 구성되며, 상기 제 1 다중화기로부터 출력되는 어드레스 신호에 따라 상기 AND 게이트로부터 출력되는 8비트 데이터를 기록하고, 상기 제 2 다중화기로부터 출력되는 어드레스 신호에 대응되는 8비트 데이터를 출력하는 제 1 RAM과; 이중 포트로 구성되며, 상기 카운터로부터 출력되는 어드레스 신호에 따라 상기 제 1 RAM으로부터 출력되는 8비트 데이터를 기록하고, 프로세서 측으로부터 인가되는 어드레스 신호에 대응되는 8비트 데이터를 상기 프로세서 측에 출력하는 제 2 RAM을 포함하는 것을 특징으로 하는 ATM 셀 모니터 회로.

Images