JPH09247162A - 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 - Google Patents
伝送品質監視ｏａｍ機能の無瞬断二重化切替回路Info
- Publication number
- JPH09247162A JPH09247162A JP8050128A JP5012896A JPH09247162A JP H09247162 A JPH09247162 A JP H09247162A JP 8050128 A JP8050128 A JP 8050128A JP 5012896 A JP5012896 A JP 5012896A JP H09247162 A JPH09247162 A JP H09247162A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- oam
- quality monitoring
- cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭの二重化された伝送品質監視ＯＡＭ機
能を現用系から予備系へ切り替える際にデータの連続性
を失わずに切替えられる無瞬断切替回路を得る。 【解決手段】 自系が現用系である場合、ＯＡＭセル組
立・挿入回路３１は外部からセルを入力する都度、ＢＩ
Ｐ値等のデータをＲＡＭ１３から読み出してＢＩＰ値演
算を行い、演算結果を出力データセレクタ３７を介して
ＲＡＭ１３へ出力する。ＲＡＭ１３は伝送品質監視ＯＡ
Ｍセル組立情報を格納する。また、ＯＡＭセル組立・挿
入回路３１はＯＡＭセル送出命令が出された後の最初の
空きセルを入力した時に伝送品質監視ＯＡＭセルを組立
て、この伝送品質監視ＯＡＭセルをこの空きセルの代わ
りに出力セルとして出力する。また、ＯＡＭセル送出命
令ライトアドレスカウンタ３４の値とＯＡＭセル送出命
令リードアドレスカウンタ３５の値は予備系へ出力さ
れ、カウンタの内容を一致させる為に用いられる。
能を現用系から予備系へ切り替える際にデータの連続性
を失わずに切替えられる無瞬断切替回路を得る。 【解決手段】 自系が現用系である場合、ＯＡＭセル組
立・挿入回路３１は外部からセルを入力する都度、ＢＩ
Ｐ値等のデータをＲＡＭ１３から読み出してＢＩＰ値演
算を行い、演算結果を出力データセレクタ３７を介して
ＲＡＭ１３へ出力する。ＲＡＭ１３は伝送品質監視ＯＡ
Ｍセル組立情報を格納する。また、ＯＡＭセル組立・挿
入回路３１はＯＡＭセル送出命令が出された後の最初の
空きセルを入力した時に伝送品質監視ＯＡＭセルを組立
て、この伝送品質監視ＯＡＭセルをこの空きセルの代わ
りに出力セルとして出力する。また、ＯＡＭセル送出命
令ライトアドレスカウンタ３４の値とＯＡＭセル送出命
令リードアドレスカウンタ３５の値は予備系へ出力さ
れ、カウンタの内容を一致させる為に用いられる。
Description
【０００１】
【発明の属する技術分野】この発明は、広帯域ＩＳＤＮ
などに用いられる非同期転送モードすなわちＡＴＭ（As
ynchronous Transfer Mode）の伝送品質監視ＯＡＭ（Op
eration And Maintenance）機能が二重化されている場
合の二重化切替手段に関するものである。
などに用いられる非同期転送モードすなわちＡＴＭ（As
ynchronous Transfer Mode）の伝送品質監視ＯＡＭ（Op
eration And Maintenance）機能が二重化されている場
合の二重化切替手段に関するものである。
【０００２】
【従来の技術】一般にＡＴＭを用いた場合、網に対して
仮想的なチャネルを提供するバーチャルチャネル（Ｖ
Ｃ：Virtual Channel、以下ＶＣと略す）の概念および
仮想的なチャネルの束でありかつ仮想的なパスを提供す
るバーチャルパス（ＶＰ：Virtual Pass， 以下ＶＰと
略す）の概念により、柔軟な網を構築することができ
る。ＶＰおよびＶＣの高度な設計・運用にはＶＰおよび
ＶＣレベルのＯＡＭセルを用いたＯＡＭ機能が必要とな
り、その内容についてＩＴＵ（International Telecomm
unication Union）−Ｔ（旧ＣＣＩＴＴ）で標準化作業
が行われている。
仮想的なチャネルを提供するバーチャルチャネル（Ｖ
Ｃ：Virtual Channel、以下ＶＣと略す）の概念および
仮想的なチャネルの束でありかつ仮想的なパスを提供す
るバーチャルパス（ＶＰ：Virtual Pass， 以下ＶＰと
略す）の概念により、柔軟な網を構築することができ
る。ＶＰおよびＶＣの高度な設計・運用にはＶＰおよび
ＶＣレベルのＯＡＭセルを用いたＯＡＭ機能が必要とな
り、その内容についてＩＴＵ（International Telecomm
unication Union）−Ｔ（旧ＣＣＩＴＴ）で標準化作業
が行われている。
【０００３】図１４は上記ＯＡＭ機能のうち、例えばＮ
ＴＴ Ｒ＆Ｄ，ＶＯＬ．４２，Ｎｏ．３，Ｐ．３８１，
１９９３の「バーチャルパスのＯＡＭ技術」に記述され
ている伝送品質監視機能を示した伝送品質監視機能図で
あり、図１４（ａ）は伝送品質監視機能の動作例を示す
概念図である。
ＴＴ Ｒ＆Ｄ，ＶＯＬ．４２，Ｎｏ．３，Ｐ．３８１，
１９９３の「バーチャルパスのＯＡＭ技術」に記述され
ている伝送品質監視機能を示した伝送品質監視機能図で
あり、図１４（ａ）は伝送品質監視機能の動作例を示す
概念図である。
【０００４】図１４（ａ）において、１４１は局舎Ａ、
１４２は局舎Ｂであり、１４３は局舎Ａ内に設けられ、
ＶＰのスイッチング及び多重等を行なうクロスコネクト
装置（ＸＣともいう）、１４４は局舎Ｂ内に設けられた
ＶＰのスイッチング及び多重等を行なうクロスコネクト
装置、１４５および１４６は端末、１４７はクロスコネ
クト装置１４３とクロスコネクト装置１４４との間を流
れているセルの品質監視結果の収集等を行なうオペレー
ションセンタ、１４００はクロスコネクト装置１４３と
クロスコネクト装置１４４との間に設定されたＶＰ、１
４０１は端末１４５とクロスコネクト装置１４３との間
を流れるユーザセル、１４０２はＶＰ１４００を流れる
ユーザセル、１４０３はクロスコネクト装置１４４と端
末１４６との間を流れるユーザセル、１４０４はクロス
コネクト装置１４３において伝送品質監視用として挿入
されクロスコネクト装置１４４において分離かつ分析さ
れる伝送品質監視ＯＡＭセル、１４０５はクロスコネク
ト装置１４３によって挿入された後ＶＰ１４００を流れ
る伝送品質監視ＯＡＭセルである。但し、図１４（ａ）
ではクロスコネクト装置１４３が伝送品質監視機能の送
信側であり、クロスコネクト装置１４４が受信側である
ことを前提としている。
１４２は局舎Ｂであり、１４３は局舎Ａ内に設けられ、
ＶＰのスイッチング及び多重等を行なうクロスコネクト
装置（ＸＣともいう）、１４４は局舎Ｂ内に設けられた
ＶＰのスイッチング及び多重等を行なうクロスコネクト
装置、１４５および１４６は端末、１４７はクロスコネ
クト装置１４３とクロスコネクト装置１４４との間を流
れているセルの品質監視結果の収集等を行なうオペレー
ションセンタ、１４００はクロスコネクト装置１４３と
クロスコネクト装置１４４との間に設定されたＶＰ、１
４０１は端末１４５とクロスコネクト装置１４３との間
を流れるユーザセル、１４０２はＶＰ１４００を流れる
ユーザセル、１４０３はクロスコネクト装置１４４と端
末１４６との間を流れるユーザセル、１４０４はクロス
コネクト装置１４３において伝送品質監視用として挿入
されクロスコネクト装置１４４において分離かつ分析さ
れる伝送品質監視ＯＡＭセル、１４０５はクロスコネク
ト装置１４３によって挿入された後ＶＰ１４００を流れ
る伝送品質監視ＯＡＭセルである。但し、図１４（ａ）
ではクロスコネクト装置１４３が伝送品質監視機能の送
信側であり、クロスコネクト装置１４４が受信側である
ことを前提としている。
【０００５】また、図１４（ｂ）は伝送品質監視用ＯＡ
Ｍセルのフォーマットを示す構造図である。図１４
（ｂ）において、１４１０は伝送品質監視ＯＡＭセル
（全体構成）である。次に、伝送品質監視ＯＡＭセル１
４１０の構成を説明する。１４１１は伝送品質監視ＯＡ
Ｍセル１４１０が流れるＶＰの識別用として用いられる
ＶＰＩ（Virtual Path Identifier）であり、ユーザセ
ルのＶＰＩと同一の値を有する。
Ｍセルのフォーマットを示す構造図である。図１４
（ｂ）において、１４１０は伝送品質監視ＯＡＭセル
（全体構成）である。次に、伝送品質監視ＯＡＭセル１
４１０の構成を説明する。１４１１は伝送品質監視ＯＡ
Ｍセル１４１０が流れるＶＰの識別用として用いられる
ＶＰＩ（Virtual Path Identifier）であり、ユーザセ
ルのＶＰＩと同一の値を有する。
【０００６】また、１４１２はＶＰ用ＯＡＭセルを他の
セルと識別するための特定の値（１６進数で０００３ま
たは０００４）を有するＶＣＩ（Virtual Channel Iden
tifier）、１４１３はユーザ情報かネットワーク情報か
の識別を示すペイロードタイプ（以下、ＰＴと略す）、
１４１４は予約ビット（以下、ＲＥＳと略す）、１４１
５はオーバフロー時にセル廃棄を行なうか否かの優先度
を示すセルロスプライオリティビット（以下、ＣＬＰと
略す）、１４１６はＶＰＩ１４１１〜ＣＬＰ１４１５の
ＣＲＣによって求められるヘッダエラーコントロールコ
ード（以下、ＨＥＣと略す）である。ＶＰＩ１４１１〜
ＨＥＣ１４１６で当該伝送品質監視用ＯＡＭセルのヘッ
ダを構成する。
セルと識別するための特定の値（１６進数で０００３ま
たは０００４）を有するＶＣＩ（Virtual Channel Iden
tifier）、１４１３はユーザ情報かネットワーク情報か
の識別を示すペイロードタイプ（以下、ＰＴと略す）、
１４１４は予約ビット（以下、ＲＥＳと略す）、１４１
５はオーバフロー時にセル廃棄を行なうか否かの優先度
を示すセルロスプライオリティビット（以下、ＣＬＰと
略す）、１４１６はＶＰＩ１４１１〜ＣＬＰ１４１５の
ＣＲＣによって求められるヘッダエラーコントロールコ
ード（以下、ＨＥＣと略す）である。ＶＰＩ１４１１〜
ＨＥＣ１４１６で当該伝送品質監視用ＯＡＭセルのヘッ
ダを構成する。
【０００７】また１４１７は伝送品質監視ＯＡＭセルを
示すための特定値を持つＯＡＭ種別、１４１８はＯＡＭ
セル１４１０の損失・誤配を検出するためのシーケンス
番号（以下、ＳＮと略す）、１４１９はユーザセルの損
失・誤配を検出するためのシーケンス番号（以下、ＴＵ
Ｃと略す）、１４２０はユーザセルの情報誤りを検出す
るための検査符号（Bit Interleaved Pariyty 以下、
ＢＩＰと略す）、ＳＮ１４１８〜ＢＩＰ１４２０を用い
て伝送品質監視を行う。１４２１は未使用領域であり、
ある特定値が挿入される。１４２２は伝送品質監視ＯＡ
Ｍセル１４１０のペイロード（伝送品質監視ＯＡＭセル
１４１０全体からヘッダを除いた情報部分であり、ＯＡ
Ｍ種別１４１７〜ＥＣＣ１４２２から構成される）の誤
り検出符号（以後ＥＣＣと略す場合もある）である。
示すための特定値を持つＯＡＭ種別、１４１８はＯＡＭ
セル１４１０の損失・誤配を検出するためのシーケンス
番号（以下、ＳＮと略す）、１４１９はユーザセルの損
失・誤配を検出するためのシーケンス番号（以下、ＴＵ
Ｃと略す）、１４２０はユーザセルの情報誤りを検出す
るための検査符号（Bit Interleaved Pariyty 以下、
ＢＩＰと略す）、ＳＮ１４１８〜ＢＩＰ１４２０を用い
て伝送品質監視を行う。１４２１は未使用領域であり、
ある特定値が挿入される。１４２２は伝送品質監視ＯＡ
Ｍセル１４１０のペイロード（伝送品質監視ＯＡＭセル
１４１０全体からヘッダを除いた情報部分であり、ＯＡ
Ｍ種別１４１７〜ＥＣＣ１４２２から構成される）の誤
り検出符号（以後ＥＣＣと略す場合もある）である。
【０００８】また、図１５は例えば特開平５−２９２１
１８号公報の「送信／受信装置及び通信システムにおけ
る伝送品質監視方式」に記述されている従来の伝送品質
監視装置の送信側回路の構成例を示す構成図である。図
において、１５１は送信するユーザセルの情報誤りの検
出用パリティを作成するためのＢＩＰ演算を行うＢＩＰ
−ｎ演算部、１５２はＢＩＰ−ｎ演算部１５１で演算し
たＢＩＰを記憶してあるメモリ、１５３は 端末からの
主信号（入力セル）をラッチするラッチ部、１５４はラ
ッチ部１５３でラッチされたセルがユーザセルか空きセ
ルかの識別を行うセル識別部、１５５は送信するセルの
ＶＰＩ値を格納するＦＩＦＯ（ファーストイン・ファー
ストアウト）バッファ１５７の制御を行うカウンタ、１
５６はＶＰＩ毎に監視セル数を記憶してあるセル数テー
ブル、１５８は主信号を一定時間遅延させるセル遅延
部、１５９は伝送品質監視ＯＡＭセルの挿入タイミング
により動作するマルチプレクサである。
１８号公報の「送信／受信装置及び通信システムにおけ
る伝送品質監視方式」に記述されている従来の伝送品質
監視装置の送信側回路の構成例を示す構成図である。図
において、１５１は送信するユーザセルの情報誤りの検
出用パリティを作成するためのＢＩＰ演算を行うＢＩＰ
−ｎ演算部、１５２はＢＩＰ−ｎ演算部１５１で演算し
たＢＩＰを記憶してあるメモリ、１５３は 端末からの
主信号（入力セル）をラッチするラッチ部、１５４はラ
ッチ部１５３でラッチされたセルがユーザセルか空きセ
ルかの識別を行うセル識別部、１５５は送信するセルの
ＶＰＩ値を格納するＦＩＦＯ（ファーストイン・ファー
ストアウト）バッファ１５７の制御を行うカウンタ、１
５６はＶＰＩ毎に監視セル数を記憶してあるセル数テー
ブル、１５８は主信号を一定時間遅延させるセル遅延
部、１５９は伝送品質監視ＯＡＭセルの挿入タイミング
により動作するマルチプレクサである。
【０００９】また、図１６は図１５と同じ特開平５−２
９２１１８号公報の「送信／受信装置及び通信システム
における伝送品質監視方式」に記述されている従来の伝
送品質監視装置の受信側回路の構成を示す構成図であ
り、図中、１６１は受信されたユーザセルの情報誤りを
検出するためのＢＩＰ演算を行うＢＩＰ−ｎ演算部、１
６２はＢＩＰ−ｎ演算部１６１で演算したＢＩＰを記憶
してあるメモリ、１６３は主信号（入力セル）をラッチ
するラッチ部、１６４はラッチ部１６３でラッチされた
セルの識別を行うセル識別部、１６５は伝送品質監視Ｏ
ＡＭセルがセル識別部１６４によって識別された場合に
この伝送品質監視ＯＡＭセルをラッチするＯＡＭセルラ
ッチ部、１６６はＢＩＰを格納するメモリ１６２に格納
されたＢＩＰ値とＯＡＭセルラッチ部１６５でラッチさ
れた伝送品質監視ＯＡＭセルのＢＩＰ値を比較するデー
タ比較部、１６７はデータ比較部１６６が検出したＢＩ
Ｐ値不一致のエラーの数をカウントするカウンタ、１６
８はカウンタ１６７のカウンタ値を格納するメモリであ
る。
９２１１８号公報の「送信／受信装置及び通信システム
における伝送品質監視方式」に記述されている従来の伝
送品質監視装置の受信側回路の構成を示す構成図であ
り、図中、１６１は受信されたユーザセルの情報誤りを
検出するためのＢＩＰ演算を行うＢＩＰ−ｎ演算部、１
６２はＢＩＰ−ｎ演算部１６１で演算したＢＩＰを記憶
してあるメモリ、１６３は主信号（入力セル）をラッチ
するラッチ部、１６４はラッチ部１６３でラッチされた
セルの識別を行うセル識別部、１６５は伝送品質監視Ｏ
ＡＭセルがセル識別部１６４によって識別された場合に
この伝送品質監視ＯＡＭセルをラッチするＯＡＭセルラ
ッチ部、１６６はＢＩＰを格納するメモリ１６２に格納
されたＢＩＰ値とＯＡＭセルラッチ部１６５でラッチさ
れた伝送品質監視ＯＡＭセルのＢＩＰ値を比較するデー
タ比較部、１６７はデータ比較部１６６が検出したＢＩ
Ｐ値不一致のエラーの数をカウントするカウンタ、１６
８はカウンタ１６７のカウンタ値を格納するメモリであ
る。
【００１０】次に、図１４〜図１６に示した従来の伝送
品質監視装置の動作を説明する。図１４（ａ）におい
て、まず端末１４５から局舎Ａ１４１内のクロスコネク
ト装置１４３へ向かってユーザセル１４０１が送出され
る。クロスコネクト装置１４３は端末１４５から入力さ
れたＶＰ毎の一定数のユーザセル１４０１に対して送出
セル数、誤り検出符号等を求めて図１４（ｂ）に示す伝
送品質監視ＯＡＭセル１４１０を作成した上で、上記一
定数のユーザセル１４０１毎に挿入して回線へ送出す
る。
品質監視装置の動作を説明する。図１４（ａ）におい
て、まず端末１４５から局舎Ａ１４１内のクロスコネク
ト装置１４３へ向かってユーザセル１４０１が送出され
る。クロスコネクト装置１４３は端末１４５から入力さ
れたＶＰ毎の一定数のユーザセル１４０１に対して送出
セル数、誤り検出符号等を求めて図１４（ｂ）に示す伝
送品質監視ＯＡＭセル１４１０を作成した上で、上記一
定数のユーザセル１４０１毎に挿入して回線へ送出す
る。
【００１１】回線に送出されたユーザセル１４０２およ
び伝送品質監視ＯＡＭセル１４０５を受信したクロスコ
ネクト装置１４４は、受信したユーザセル１４０２より
誤り検出符号および受信セル数を求め、受信した伝送品
質監視ＯＡＭセル１４０５に挿入されているＢＩＰ値と
比較し、不一致の場合はエラー通知を行なうことにより
伝送品質を監視する。
び伝送品質監視ＯＡＭセル１４０５を受信したクロスコ
ネクト装置１４４は、受信したユーザセル１４０２より
誤り検出符号および受信セル数を求め、受信した伝送品
質監視ＯＡＭセル１４０５に挿入されているＢＩＰ値と
比較し、不一致の場合はエラー通知を行なうことにより
伝送品質を監視する。
【００１２】伝送品質監視装置の送信側回路および受信
側回路は、回線上に複数のＶＰが存在するので、回線上
を流れているすべてのＶＰに対して伝送品質監視ＯＡＭ
セルの生成および分離を行う。そのため、クロスコネク
ト装置１４３および１４４では、各ＶＰ毎にユーザセル
数や誤り検査符号等を保持する機能が必要になり、ＲＡ
Ｍ（メモリ）を用いてユーザセル数や誤り検査符号等を
保持するのが一般的である。
側回路は、回線上に複数のＶＰが存在するので、回線上
を流れているすべてのＶＰに対して伝送品質監視ＯＡＭ
セルの生成および分離を行う。そのため、クロスコネク
ト装置１４３および１４４では、各ＶＰ毎にユーザセル
数や誤り検査符号等を保持する機能が必要になり、ＲＡ
Ｍ（メモリ）を用いてユーザセル数や誤り検査符号等を
保持するのが一般的である。
【００１３】さらに、クロスコネクト装置１４３のよう
な伝送品質監視装置の送信側回路は伝送品質監視ＯＡＭ
セルを、ユーザセルの遅延変動に影響を与えないように
するために、空きセル（ユーザセルが収容される伝送フ
レームのペイロード速度とＡＴＭレイヤから要求された
ユーザセル速度が異なる場合にペイロード速度に整合さ
せるために挿入されるセルであり、アイドルセルともい
う）の位置に挿入する。
な伝送品質監視装置の送信側回路は伝送品質監視ＯＡＭ
セルを、ユーザセルの遅延変動に影響を与えないように
するために、空きセル（ユーザセルが収容される伝送フ
レームのペイロード速度とＡＴＭレイヤから要求された
ユーザセル速度が異なる場合にペイロード速度に整合さ
せるために挿入されるセルであり、アイドルセルともい
う）の位置に挿入する。
【００１４】そのため、空きセルが入力されるまで伝送
品質監視ＯＡＭセルの送出要求を保持する必要があり、
また伝送品質監視ＯＡＭセル送出要求が発生した順に該
当ＶＰＩ値の伝送品質監視ＯＡＭセルを送出するので、
ＦＩＦＯ構成のバッファが適している。図１５および図
１６はこのＦＩＦＯ構成のバッファを用いた例を示した
ものである。
品質監視ＯＡＭセルの送出要求を保持する必要があり、
また伝送品質監視ＯＡＭセル送出要求が発生した順に該
当ＶＰＩ値の伝送品質監視ＯＡＭセルを送出するので、
ＦＩＦＯ構成のバッファが適している。図１５および図
１６はこのＦＩＦＯ構成のバッファを用いた例を示した
ものである。
【００１５】図１５に示す伝送品質監視装置の送信側回
路において、まずＢＩＰ−ｎ演算部１５１はＶＰ単位で
決められた監視区間長内のユーザセル（図中の主信号）
を入力すると共に、メモリ１５２から当該ユーザセルの
ＶＰに対応する前回のＢＩＰ演算結果を読み出し、この
ＢＩＰ演算結果と上記ユーザセルとに基づいてＢＩＰ−
ｎパリティ演算を行う。
路において、まずＢＩＰ−ｎ演算部１５１はＶＰ単位で
決められた監視区間長内のユーザセル（図中の主信号）
を入力すると共に、メモリ１５２から当該ユーザセルの
ＶＰに対応する前回のＢＩＰ演算結果を読み出し、この
ＢＩＰ演算結果と上記ユーザセルとに基づいてＢＩＰ−
ｎパリティ演算を行う。
【００１６】また、ラッチ部１５３は端末（図示せず）
から入力した入力セル（主信号）のＶＰＩ値に基づい
て、メモリ１５２のアドレスを生成すると共に、監視セ
ル数が予め設定されているセル数テーブル１５６の入力
セルのアドレスを生成する。セル数テーブル１５６はラ
ッチ部１５３によって出力されたアドレスに従って監視
セル数を読み出してカウンタ１５５へ出力する。
から入力した入力セル（主信号）のＶＰＩ値に基づい
て、メモリ１５２のアドレスを生成すると共に、監視セ
ル数が予め設定されているセル数テーブル１５６の入力
セルのアドレスを生成する。セル数テーブル１５６はラ
ッチ部１５３によって出力されたアドレスに従って監視
セル数を読み出してカウンタ１５５へ出力する。
【００１７】一方、セル識別部１５４はラッチ部１５３
がラッチしたセルよりユーザセルと空きセルを分離した
上で、ユーザセルをＢＩＰ−ｎ演算部１５１およびカウ
ンタ１５５へ出力し、空きセルをＦＩＦＯバッファ１５
７へ出力する。カウンタ１５５はセル識別部１５４から
ユーザセルを入力する毎にカウントアップし、このカウ
ント値が前述したセル数テーブル１５６から入力した監
視セル数と一致したときにカウンタフル信号をＦＩＦＯ
バッファ１５７へ出力する。
がラッチしたセルよりユーザセルと空きセルを分離した
上で、ユーザセルをＢＩＰ−ｎ演算部１５１およびカウ
ンタ１５５へ出力し、空きセルをＦＩＦＯバッファ１５
７へ出力する。カウンタ１５５はセル識別部１５４から
ユーザセルを入力する毎にカウントアップし、このカウ
ント値が前述したセル数テーブル１５６から入力した監
視セル数と一致したときにカウンタフル信号をＦＩＦＯ
バッファ１５７へ出力する。
【００１８】ＦＩＦＯバッファ１５７はカウンタフル信
号を入力すると、ラッチ部１５３より入力したこのとき
のＶＰＩ値を自身に書き込む。また、ＦＩＦＯバッファ
１５７はセル識別部１５４より空きセルを入力すると、
記憶してあるＶＰＩ値の内から最も古いＶＰＩ値を読み
出して、伝送品質監視ＯＡＭセル用のＶＰＩ値としてマ
ルチプレクサ１５９へ出力する。セル遅延部１５８は上
記のＯＡＭセル用のＶＰＩ値をマルチプレクサ１５９へ
出力する動作に要する時間分、主信号を遅延させマルチ
プレクサ１５９へ出力する。
号を入力すると、ラッチ部１５３より入力したこのとき
のＶＰＩ値を自身に書き込む。また、ＦＩＦＯバッファ
１５７はセル識別部１５４より空きセルを入力すると、
記憶してあるＶＰＩ値の内から最も古いＶＰＩ値を読み
出して、伝送品質監視ＯＡＭセル用のＶＰＩ値としてマ
ルチプレクサ１５９へ出力する。セル遅延部１５８は上
記のＯＡＭセル用のＶＰＩ値をマルチプレクサ１５９へ
出力する動作に要する時間分、主信号を遅延させマルチ
プレクサ１５９へ出力する。
【００１９】マルチプレクサ１５９は、通常、端末から
入力したユーザセル及び空きセル（図中の主信号）をそ
のままセル遅延部１５８を介して出力するが、ＦＩＦＯ
バッファ１５７よりＶＰＩ値が読み出された場合、この
ＶＰＩ値に対応するメモリ１５２のＢＩＰ値を読み出し
伝送品質監視ＯＡＭセルを構成した上でこのときの空き
セルの位置に挿入する。このようにして伝送品質監視Ｏ
ＡＭセルはユーザセル及び空きセルと共にマルチプレク
サ１５９から回線へ出力される。
入力したユーザセル及び空きセル（図中の主信号）をそ
のままセル遅延部１５８を介して出力するが、ＦＩＦＯ
バッファ１５７よりＶＰＩ値が読み出された場合、この
ＶＰＩ値に対応するメモリ１５２のＢＩＰ値を読み出し
伝送品質監視ＯＡＭセルを構成した上でこのときの空き
セルの位置に挿入する。このようにして伝送品質監視Ｏ
ＡＭセルはユーザセル及び空きセルと共にマルチプレク
サ１５９から回線へ出力される。
【００２０】回線上を流れる伝送品質監視ＯＡＭセルを
含んだユーザセルは図１４に示すクロスコネクト装置１
４４に入力される。次に、伝送品質監視ＯＡＭセルを含
んだユーザセルを入力したクロスコネクト装置１４４の
動作を図１６を用いて説明する。図１６において、まず
ＢＩＰ−ｎ演算部１６１で送信側回路と同様にＶＰ毎に
入力したユーザセルの各ＶＰに対応する前回のＢＩＰ演
算結果をメモリ１６２より読み出し上記ユーザセルとこ
のＢＩＰ演算結果との間でＢＩＰ−ｎパリティ演算を行
う。また、ラッチ部１６３は入力セルのＶＰＩ値に基づ
いてメモリ１６２のアドレスを生成する。
含んだユーザセルは図１４に示すクロスコネクト装置１
４４に入力される。次に、伝送品質監視ＯＡＭセルを含
んだユーザセルを入力したクロスコネクト装置１４４の
動作を図１６を用いて説明する。図１６において、まず
ＢＩＰ−ｎ演算部１６１で送信側回路と同様にＶＰ毎に
入力したユーザセルの各ＶＰに対応する前回のＢＩＰ演
算結果をメモリ１６２より読み出し上記ユーザセルとこ
のＢＩＰ演算結果との間でＢＩＰ−ｎパリティ演算を行
う。また、ラッチ部１６３は入力セルのＶＰＩ値に基づ
いてメモリ１６２のアドレスを生成する。
【００２１】セル識別部１６４はラッチ部１６３がラッ
チしたセルよりユーザセル（空きセルを含む）と伝送品
質監視ＯＡＭセルを分離し、ユーザセルをＢＩＰ−ｎ演
算部１６１へ出力し、伝送品質監視ＯＡＭセルをＯＡＭ
セルラッチ部１６５へ出力する。ＯＡＭセルラッチ部１
６５はセル識別部１６４より入力した伝送品質監視ＯＡ
ＭセルのＶＰＩ値に対応するアドレスを生成しメモリ１
６２へ出力し、また入力された伝送品質監視ＯＡＭセル
のＢＩＰ値をデータ比較部１６６へ出力する。
チしたセルよりユーザセル（空きセルを含む）と伝送品
質監視ＯＡＭセルを分離し、ユーザセルをＢＩＰ−ｎ演
算部１６１へ出力し、伝送品質監視ＯＡＭセルをＯＡＭ
セルラッチ部１６５へ出力する。ＯＡＭセルラッチ部１
６５はセル識別部１６４より入力した伝送品質監視ＯＡ
ＭセルのＶＰＩ値に対応するアドレスを生成しメモリ１
６２へ出力し、また入力された伝送品質監視ＯＡＭセル
のＢＩＰ値をデータ比較部１６６へ出力する。
【００２２】データ比較部１６６はＯＡＭセルラッチ部
１６５より出力されたアドレスに基づいてメモリ１６２
よりＢＩＰ値を読み出し、ＯＡＭセルラッチ部１６５よ
り入力した伝送品質監視ＯＡＭセルのＢＩＰ値と比較す
る。比較の結果が不一致の場合、データ比較部１６６は
伝送路エラーと判断してエラー信号をカウンタ１６７へ
出力する。カウンタ１６７はこのエラー信号をカウント
してカウント結果をメモリ１６８へ出力し、メモリ１６
８はこのカウント結果をＯＡＭセルラッチ部１６５より
入力したＶＰＩ値に基づいて作成されたアドレスの領域
に格納する。メモリ１６８に格納されたカウント結果は
監視系に読み出され、監視系では伝送路エラーの履歴記
録、オペレーションセンタ１４７や送信側装置へのエラ
ー監視結果の通知等を行う。
１６５より出力されたアドレスに基づいてメモリ１６２
よりＢＩＰ値を読み出し、ＯＡＭセルラッチ部１６５よ
り入力した伝送品質監視ＯＡＭセルのＢＩＰ値と比較す
る。比較の結果が不一致の場合、データ比較部１６６は
伝送路エラーと判断してエラー信号をカウンタ１６７へ
出力する。カウンタ１６７はこのエラー信号をカウント
してカウント結果をメモリ１６８へ出力し、メモリ１６
８はこのカウント結果をＯＡＭセルラッチ部１６５より
入力したＶＰＩ値に基づいて作成されたアドレスの領域
に格納する。メモリ１６８に格納されたカウント結果は
監視系に読み出され、監視系では伝送路エラーの履歴記
録、オペレーションセンタ１４７や送信側装置へのエラ
ー監視結果の通知等を行う。
【００２３】
【発明が解決しようとする課題】伝送品質監視ＯＡＭ機
能は以上のように構成されるが、ＡＴＭ網を構築する際
にクロスコネクト装置などの装置に、二重化構成にした
伝送品質監視ＯＡＭ機能等を設けて、信頼性を向上させ
る場合がある。この場合、二重化された２つの系をそれ
ぞれ例えば０系と１系と呼ぶこととし、０系と１系の伝
送品質監視ＯＡＭ機能をそれぞれ独立に動作させ二重化
切替を行った場合、切替前と切替後でＢＩＰ値等を格納
するメモリの内容や、挿入するＯＡＭセルのＶＰＩ値を
格納するＦＩＦＯバッファの内容が他系の異なるデータ
を有するバッファの内容に切替わる。従って、二重化切
替時はデータの連続性が失われ、伝送品質監視結果が異
常になるという問題点があった。
能は以上のように構成されるが、ＡＴＭ網を構築する際
にクロスコネクト装置などの装置に、二重化構成にした
伝送品質監視ＯＡＭ機能等を設けて、信頼性を向上させ
る場合がある。この場合、二重化された２つの系をそれ
ぞれ例えば０系と１系と呼ぶこととし、０系と１系の伝
送品質監視ＯＡＭ機能をそれぞれ独立に動作させ二重化
切替を行った場合、切替前と切替後でＢＩＰ値等を格納
するメモリの内容や、挿入するＯＡＭセルのＶＰＩ値を
格納するＦＩＦＯバッファの内容が他系の異なるデータ
を有するバッファの内容に切替わる。従って、二重化切
替時はデータの連続性が失われ、伝送品質監視結果が異
常になるという問題点があった。
【００２４】また、０系と１系との間にアドレス信号や
制御信号やデータ信号などの系を跨る系間信号の数が多
く設計を行なう上で、柔軟性に欠け、設計し難いという
問題点があった。
制御信号やデータ信号などの系を跨る系間信号の数が多
く設計を行なう上で、柔軟性に欠け、設計し難いという
問題点があった。
【００２５】この発明は上記のような問題点を解消する
ためになされたもので、伝送品質監視ＯＡＭ機能の送信
側回路および受信側回路のどちらかあるいは両方につい
て伝送品質監視ＯＡＭ機能が二重化されている場合に二
重化切替を無瞬断で行うことができることを目的として
いる。また、系間信号の数を軽減あるいは解消して設計
し易くすることを目的としている。
ためになされたもので、伝送品質監視ＯＡＭ機能の送信
側回路および受信側回路のどちらかあるいは両方につい
て伝送品質監視ＯＡＭ機能が二重化されている場合に二
重化切替を無瞬断で行うことができることを目的として
いる。また、系間信号の数を軽減あるいは解消して設計
し易くすることを目的としている。
【００２６】
【課題を解決するための手段】第１の発明に係る伝送品
質監視ＯＡＭ機能の無瞬断二重化切替回路は、非同期転
送モード（ＡＴＭ）の０系と１系とから成る二重化され
た伝送品質監視ＯＡＭ処理手段のそれぞれが、端末やＡ
ＴＭ交換機などの外部装置からセルを入力する都度、伝
送品質監視ＯＡＭ機能の処理を行なう伝送品質監視ＯＡ
Ｍ処理回路と、伝送品質監視ＯＡＭセル組立て情報又は
伝送品質監視受信情報を格納するＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、を有し、上記０系
の伝送品質監視ＯＡＭ処理回路から出力されたＲＡＭア
ドレスと上記１系の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭアドレスの内の一方を選択し上記ＲＡＭ
へ出力するアドレスセレクタと、上記０系の伝送品質監
視ＯＡＭ処理回路から出力されたＲＡＭ制御信号と上記
１系の伝送品質監視ＯＡＭ処理回路から出力されたＲＡ
Ｍ制御信号の内の一方を選択し上記ＲＡＭへ出力する制
御信号セレクタと、上記０系の伝送品質監視ＯＡＭ処理
回路から出力されたＲＡＭデータと上記１系の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭデータの内の
一方を選択し上記ＲＡＭへ出力するデータセレクタと、
を備え、自系が予備系で他系が現用系である場合に、上
記アドレスセレクタ、制御信号セレクタおよびデータセ
レクタは上記他系から入力されるＲＡＭアドレス、ＲＡ
Ｍ制御信号およびＲＡＭデータを選択するものである。
質監視ＯＡＭ機能の無瞬断二重化切替回路は、非同期転
送モード（ＡＴＭ）の０系と１系とから成る二重化され
た伝送品質監視ＯＡＭ処理手段のそれぞれが、端末やＡ
ＴＭ交換機などの外部装置からセルを入力する都度、伝
送品質監視ＯＡＭ機能の処理を行なう伝送品質監視ＯＡ
Ｍ処理回路と、伝送品質監視ＯＡＭセル組立て情報又は
伝送品質監視受信情報を格納するＲＡＭ（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、を有し、上記０系
の伝送品質監視ＯＡＭ処理回路から出力されたＲＡＭア
ドレスと上記１系の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭアドレスの内の一方を選択し上記ＲＡＭ
へ出力するアドレスセレクタと、上記０系の伝送品質監
視ＯＡＭ処理回路から出力されたＲＡＭ制御信号と上記
１系の伝送品質監視ＯＡＭ処理回路から出力されたＲＡ
Ｍ制御信号の内の一方を選択し上記ＲＡＭへ出力する制
御信号セレクタと、上記０系の伝送品質監視ＯＡＭ処理
回路から出力されたＲＡＭデータと上記１系の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭデータの内の
一方を選択し上記ＲＡＭへ出力するデータセレクタと、
を備え、自系が予備系で他系が現用系である場合に、上
記アドレスセレクタ、制御信号セレクタおよびデータセ
レクタは上記他系から入力されるＲＡＭアドレス、ＲＡ
Ｍ制御信号およびＲＡＭデータを選択するものである。
【００２７】また、第２の発明に係る伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の０系と１系から成る二重化された伝送品質
監視ＯＡＭ処理手段のそれぞれが、外部からセルを入力
する都度、伝送品質監視ＯＡＭ機能の処理を行ない、そ
の後上記セルを出力する送信側の伝送品質監視ＯＡＭ処
理回路と、伝送品質監視ＯＡＭセル組立て情報を格納す
るＲＡＭと、を有し、上記０系の送信側の伝送品質監視
ＯＡＭ処理回路から出力されたＲＡＭアドレスと上記１
系の送信側の伝送品質監視ＯＡＭ処理回路から出力され
たＲＡＭアドレスの内の一方を選択し上記ＲＡＭへ出力
するアドレスセレクタと、上記０系の送信側の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号と上
記１系の送信側の伝送品質監視ＯＡＭ処理回路から出力
されたＲＡＭ制御信号の内の一方を選択し上記ＲＡＭへ
出力する制御信号セレクタと、上記０系の送信側の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭデータと
上記１系の送信側の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭデータの内の一方を選択し上記ＲＡＭへ
出力するデータセレクタとを有し、上記送信側の伝送品
質監視ＯＡＭ処理回路は、セルおよびＲＡＭデータを入
力し、伝送品質監視ＯＡＭセル組立て情報格納用ＲＡＭ
アドレスを生成出力し、ＯＡＭセル組立て情報を生成出
力し、ＲＡＭのリード・ライトを制御するＲＡＭ制御信
号を生成出力し、入力セル流に組立てた伝送品質監視Ｏ
ＡＭセルを挿入し出力するＯＡＭセル組立て・挿入回路
と、上記入力したセルと上記ＲＡＭデータと上記ＯＡＭ
セル送出命令制御部からの信号とに基づき、ＯＡＭセル
送出命令を生成し出力するＯＡＭセル送出命令生成回路
と、上記ＯＡＭセル送出命令生成回路からの制御信号に
基づき、ＯＡＭセル送出命令を上記ＲＡＭに格納するた
めのアドレスを生成するＯＡＭセル送出命令ライトアド
レスカウンタとＲＡＭに格納されたＯＡＭセル送出命令
をリードするアドレスを生成するＯＡＭセル送出命令リ
ードアドレスカウンタで構成されるＯＡＭセル送出命令
制御部と、ＯＡＭセル送出命令を出力した場合にはＯＡ
Ｍセル送出命令ライトアドレスを選択し、ＯＡＭセル組
立て・挿入の場合にはＯＡＭセル送出命令リードアドレ
スを選択し、その他の場合にはＯＡＭセル組立て情報格
納用ＲＡＭアドレスを選択し、上記ＲＡＭにＲＡＭアド
レスとして出力する出力アドレスセレクタと、ＯＡＭセ
ル送出命令の出力の場合にはＯＡＭセル送出命令生成回
路から出力されたＯＡＭセル送出命令を選択し、その他
の場合には上記ＯＡＭセル組立て・挿入回路から出力さ
れたＯＡＭセル組立て情報を選択し上記ＲＡＭへ出力す
る出力データセレクタとを有し、自系が現用系で他系が
予備系である場合、上記ＯＡＭセル送出命令制御部は上
記ＯＡＭセル送出命令ライトアドレスカウンタのキャリ
ー出力とＯＡＭセル送出命令リードアドレスカウンタの
キャリー出力を系間信号として他系のＯＡＭセル送出命
令制御部へ出力し、自系が予備系で他系が現用系である
場合、上記ＯＡＭセル送出命令制御部は上記ＯＡＭセル
送出命令ライトアドレスカウンタに対する他系からの系
間信号により上記ＯＡＭセル送出命令ライトアドレスカ
ウンタをリセットし、上記ＯＡＭセル送出命令リードア
ドレスカウンタに対する他系からの系間信号により上記
ＯＡＭセル送出命令リードアドレスカウンタをリセット
し、両系のＯＡＭセル送出命令ライトアドレスカウンタ
値と両系のＯＡＭセル送出命令リードアドレスカウンタ
値をそれぞれ一致させるものである。
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の０系と１系から成る二重化された伝送品質
監視ＯＡＭ処理手段のそれぞれが、外部からセルを入力
する都度、伝送品質監視ＯＡＭ機能の処理を行ない、そ
の後上記セルを出力する送信側の伝送品質監視ＯＡＭ処
理回路と、伝送品質監視ＯＡＭセル組立て情報を格納す
るＲＡＭと、を有し、上記０系の送信側の伝送品質監視
ＯＡＭ処理回路から出力されたＲＡＭアドレスと上記１
系の送信側の伝送品質監視ＯＡＭ処理回路から出力され
たＲＡＭアドレスの内の一方を選択し上記ＲＡＭへ出力
するアドレスセレクタと、上記０系の送信側の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号と上
記１系の送信側の伝送品質監視ＯＡＭ処理回路から出力
されたＲＡＭ制御信号の内の一方を選択し上記ＲＡＭへ
出力する制御信号セレクタと、上記０系の送信側の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭデータと
上記１系の送信側の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭデータの内の一方を選択し上記ＲＡＭへ
出力するデータセレクタとを有し、上記送信側の伝送品
質監視ＯＡＭ処理回路は、セルおよびＲＡＭデータを入
力し、伝送品質監視ＯＡＭセル組立て情報格納用ＲＡＭ
アドレスを生成出力し、ＯＡＭセル組立て情報を生成出
力し、ＲＡＭのリード・ライトを制御するＲＡＭ制御信
号を生成出力し、入力セル流に組立てた伝送品質監視Ｏ
ＡＭセルを挿入し出力するＯＡＭセル組立て・挿入回路
と、上記入力したセルと上記ＲＡＭデータと上記ＯＡＭ
セル送出命令制御部からの信号とに基づき、ＯＡＭセル
送出命令を生成し出力するＯＡＭセル送出命令生成回路
と、上記ＯＡＭセル送出命令生成回路からの制御信号に
基づき、ＯＡＭセル送出命令を上記ＲＡＭに格納するた
めのアドレスを生成するＯＡＭセル送出命令ライトアド
レスカウンタとＲＡＭに格納されたＯＡＭセル送出命令
をリードするアドレスを生成するＯＡＭセル送出命令リ
ードアドレスカウンタで構成されるＯＡＭセル送出命令
制御部と、ＯＡＭセル送出命令を出力した場合にはＯＡ
Ｍセル送出命令ライトアドレスを選択し、ＯＡＭセル組
立て・挿入の場合にはＯＡＭセル送出命令リードアドレ
スを選択し、その他の場合にはＯＡＭセル組立て情報格
納用ＲＡＭアドレスを選択し、上記ＲＡＭにＲＡＭアド
レスとして出力する出力アドレスセレクタと、ＯＡＭセ
ル送出命令の出力の場合にはＯＡＭセル送出命令生成回
路から出力されたＯＡＭセル送出命令を選択し、その他
の場合には上記ＯＡＭセル組立て・挿入回路から出力さ
れたＯＡＭセル組立て情報を選択し上記ＲＡＭへ出力す
る出力データセレクタとを有し、自系が現用系で他系が
予備系である場合、上記ＯＡＭセル送出命令制御部は上
記ＯＡＭセル送出命令ライトアドレスカウンタのキャリ
ー出力とＯＡＭセル送出命令リードアドレスカウンタの
キャリー出力を系間信号として他系のＯＡＭセル送出命
令制御部へ出力し、自系が予備系で他系が現用系である
場合、上記ＯＡＭセル送出命令制御部は上記ＯＡＭセル
送出命令ライトアドレスカウンタに対する他系からの系
間信号により上記ＯＡＭセル送出命令ライトアドレスカ
ウンタをリセットし、上記ＯＡＭセル送出命令リードア
ドレスカウンタに対する他系からの系間信号により上記
ＯＡＭセル送出命令リードアドレスカウンタをリセット
し、両系のＯＡＭセル送出命令ライトアドレスカウンタ
値と両系のＯＡＭセル送出命令リードアドレスカウンタ
値をそれぞれ一致させるものである。
【００２８】また、第３の発明に係る伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替回路は、自系が予備系で他系
が現用系である場合に、外部からセルを入力する都度、
ＯＡＭセル送出命令ライトアドレスカウンタは他系から
のＯＡＭセル送出命令ライトアドレスカウンタのカウン
ト値を入力して自分のカウンタにプリセットし、ＯＡＭ
セル送出命令リードアドレスカウンタは他系からのＯＡ
Ｍセル送出命令リードアドレスカウンタのカウント値を
入力して自分のカウンタにプリセットするものである。
Ｍ機能の無瞬断二重化切替回路は、自系が予備系で他系
が現用系である場合に、外部からセルを入力する都度、
ＯＡＭセル送出命令ライトアドレスカウンタは他系から
のＯＡＭセル送出命令ライトアドレスカウンタのカウン
ト値を入力して自分のカウンタにプリセットし、ＯＡＭ
セル送出命令リードアドレスカウンタは他系からのＯＡ
Ｍセル送出命令リードアドレスカウンタのカウント値を
入力して自分のカウンタにプリセットするものである。
【００２９】また、第４の発明に係る伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の０系と１系から成る二重化された伝送品質
監視ＯＡＭ処理手段のそれぞれが、外部からセルを入力
する都度、伝送品質監視ＯＡＭ機能の処理を行ない、そ
の後上記セルを出力する送信側の伝送品質監視ＯＡＭ処
理回路と、伝送品質監視ＯＡＭセル組立て情報を格納す
るＲＡＭと、を有し、上記０系の送信側の伝送品質監視
ＯＡＭ処理回路から出力されたＲＡＭアドレスと上記１
系の送信側の伝送品質監視ＯＡＭ処理回路から出力され
たＲＡＭアドレスの内の一方を選択し上記ＲＡＭへ出力
するアドレスセレクタと、上記０系の送信側の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号と上
記１系の送信側の伝送品質監視ＯＡＭ処理回路から出力
されたＲＡＭ制御信号の内の一方を選択し上記ＲＡＭへ
出力する制御信号セレクタと、上記０系の送信側の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭデータと
上記１系の送信側の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭデータの内の一方を選択し上記ＲＡＭへ
出力するデータセレクタとを有し、上記送信側の伝送品
質監視ＯＡＭ処理回路は、セルおよびＲＡＭデータを入
力し、伝送品質監視ＯＡＭセル組立て情報格納用ＲＡＭ
アドレスを生成出力し、ＯＡＭセル組立て情報を生成出
力し、ＲＡＭのリード・ライトを制御するＲＡＭ制御信
号を生成出力し、入力セル流に組立てた伝送品質監視Ｏ
ＡＭセルを挿入し出力するＯＡＭセル組立て・挿入回路
と、上記入力したセルと上記ＲＡＭデータと上記ＯＡＭ
セル送出命令制御部からの信号とに基づき、ＯＡＭセル
送出命令を生成し出力するＯＡＭセル送出命令生成回路
と、上記ＯＡＭセル送出命令生成回路からの制御信号に
基づき、ＯＡＭセル送出命令を上記ＲＡＭに格納するた
めのアドレスを生成するＯＡＭセル送出命令ライトアド
レスカウンタとＲＡＭに格納されたＯＡＭセル送出命令
をリードするアドレスを生成するＯＡＭセル送出命令リ
ードアドレスカウンタで構成されるＯＡＭセル送出命令
制御部と、ＯＡＭセル送出命令を出力した場合にはＯＡ
Ｍセル送出命令ライトアドレスを選択し、ＯＡＭセル組
立て・挿入の場合にはＯＡＭセル送出命令リードアドレ
スを選択し、その他の場合にはＯＡＭセル組立て情報格
納用ＲＡＭアドレスを選択し、上記ＲＡＭにＲＡＭアド
レスとして出力する出力アドレスセレクタと、ＯＡＭセ
ル送出命令の出力の場合にはＯＡＭセル送出命令生成回
路から出力されたＯＡＭセル送出命令を選択し、その他
の場合には上記ＯＡＭセル組立て・挿入回路から出力さ
れたＯＡＭセル組立て情報を選択し上記ＲＡＭへ出力す
る出力データセレクタとを有し、自系が現用系で他系が
予備系である場合に、上記出力データセレクタは上記Ｏ
ＡＭセル送出命令ライトアドレスカウンタからのカウン
ト値を選択し、ＯＡＭセル送出命令リードアドレスカウ
ンタからのカウント値を選択し、ＲＡＭデータとしてＲ
ＡＭへ出力し、自系が予備系で他系が現用系である場合
に、上記出力データセレクタは上記ＲＡＭの書き込み時
と同じアドレスからＲＡＭデータを読み出し、上記ＯＡ
Ｍセル送出命令ライトアドレスカウンタおよびＯＡＭセ
ル送出命令リードアドレスカウンタに上記ＲＡＭデータ
をプリセットするものである。
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の０系と１系から成る二重化された伝送品質
監視ＯＡＭ処理手段のそれぞれが、外部からセルを入力
する都度、伝送品質監視ＯＡＭ機能の処理を行ない、そ
の後上記セルを出力する送信側の伝送品質監視ＯＡＭ処
理回路と、伝送品質監視ＯＡＭセル組立て情報を格納す
るＲＡＭと、を有し、上記０系の送信側の伝送品質監視
ＯＡＭ処理回路から出力されたＲＡＭアドレスと上記１
系の送信側の伝送品質監視ＯＡＭ処理回路から出力され
たＲＡＭアドレスの内の一方を選択し上記ＲＡＭへ出力
するアドレスセレクタと、上記０系の送信側の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号と上
記１系の送信側の伝送品質監視ＯＡＭ処理回路から出力
されたＲＡＭ制御信号の内の一方を選択し上記ＲＡＭへ
出力する制御信号セレクタと、上記０系の送信側の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭデータと
上記１系の送信側の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭデータの内の一方を選択し上記ＲＡＭへ
出力するデータセレクタとを有し、上記送信側の伝送品
質監視ＯＡＭ処理回路は、セルおよびＲＡＭデータを入
力し、伝送品質監視ＯＡＭセル組立て情報格納用ＲＡＭ
アドレスを生成出力し、ＯＡＭセル組立て情報を生成出
力し、ＲＡＭのリード・ライトを制御するＲＡＭ制御信
号を生成出力し、入力セル流に組立てた伝送品質監視Ｏ
ＡＭセルを挿入し出力するＯＡＭセル組立て・挿入回路
と、上記入力したセルと上記ＲＡＭデータと上記ＯＡＭ
セル送出命令制御部からの信号とに基づき、ＯＡＭセル
送出命令を生成し出力するＯＡＭセル送出命令生成回路
と、上記ＯＡＭセル送出命令生成回路からの制御信号に
基づき、ＯＡＭセル送出命令を上記ＲＡＭに格納するた
めのアドレスを生成するＯＡＭセル送出命令ライトアド
レスカウンタとＲＡＭに格納されたＯＡＭセル送出命令
をリードするアドレスを生成するＯＡＭセル送出命令リ
ードアドレスカウンタで構成されるＯＡＭセル送出命令
制御部と、ＯＡＭセル送出命令を出力した場合にはＯＡ
Ｍセル送出命令ライトアドレスを選択し、ＯＡＭセル組
立て・挿入の場合にはＯＡＭセル送出命令リードアドレ
スを選択し、その他の場合にはＯＡＭセル組立て情報格
納用ＲＡＭアドレスを選択し、上記ＲＡＭにＲＡＭアド
レスとして出力する出力アドレスセレクタと、ＯＡＭセ
ル送出命令の出力の場合にはＯＡＭセル送出命令生成回
路から出力されたＯＡＭセル送出命令を選択し、その他
の場合には上記ＯＡＭセル組立て・挿入回路から出力さ
れたＯＡＭセル組立て情報を選択し上記ＲＡＭへ出力す
る出力データセレクタとを有し、自系が現用系で他系が
予備系である場合に、上記出力データセレクタは上記Ｏ
ＡＭセル送出命令ライトアドレスカウンタからのカウン
ト値を選択し、ＯＡＭセル送出命令リードアドレスカウ
ンタからのカウント値を選択し、ＲＡＭデータとしてＲ
ＡＭへ出力し、自系が予備系で他系が現用系である場合
に、上記出力データセレクタは上記ＲＡＭの書き込み時
と同じアドレスからＲＡＭデータを読み出し、上記ＯＡ
Ｍセル送出命令ライトアドレスカウンタおよびＯＡＭセ
ル送出命令リードアドレスカウンタに上記ＲＡＭデータ
をプリセットするものである。
【００３０】また、第５の発明に係る伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の二重化された伝送品質監視ＯＡＭ機能の０
系と１系のそれぞれが、外部からセルを入力する都度、
伝送品質監視ＯＡＭ機能の処理を行ない、その後セルを
出力する送信側の伝送品質監視ＯＡＭ処理回路と、伝送
品質監視ＯＡＭセル組立て情報を格納するＲＡＭと、送
信側の伝送品質監視ＯＡＭ処理回路から出力されたＲＡ
ＭアドレスのＲＡＭへの出力を制御するＲＡＭアドレス
用バス接続バッファと、送信側の伝送品質監視ＯＡＭ処
理回路から出力されたＲＡＭ制御信号のＲＡＭへの出力
を制御するＲＡＭ制御信号用バス接続バッファと、送信
側の伝送品質監視ＯＡＭ処理回路から出力されたＲＡＭ
データをＲＡＭライト時にＲＡＭへ出力するＲＡＭデー
タ用バス接続バッファとを有し、前記ＲＡＭアドレス用
バス接続バッファはその出力を０系と１系の両系に接続
してバス構成とし、 前記ＲＡＭ制御信号用バス接続バ
ッファはその出力を０系と１系の両系に接続してバス構
成とし、 前記ＲＡＭデータ用バス接続バッファはその
出力を０系と１系の両系に接続してバス構成とし、系有
意信号により自系が予備系の場合に自系のＲＡＭアドレ
スおよびＲＡＭ制御信号およびＲＡＭデータの出力を禁
止するものである。
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の二重化された伝送品質監視ＯＡＭ機能の０
系と１系のそれぞれが、外部からセルを入力する都度、
伝送品質監視ＯＡＭ機能の処理を行ない、その後セルを
出力する送信側の伝送品質監視ＯＡＭ処理回路と、伝送
品質監視ＯＡＭセル組立て情報を格納するＲＡＭと、送
信側の伝送品質監視ＯＡＭ処理回路から出力されたＲＡ
ＭアドレスのＲＡＭへの出力を制御するＲＡＭアドレス
用バス接続バッファと、送信側の伝送品質監視ＯＡＭ処
理回路から出力されたＲＡＭ制御信号のＲＡＭへの出力
を制御するＲＡＭ制御信号用バス接続バッファと、送信
側の伝送品質監視ＯＡＭ処理回路から出力されたＲＡＭ
データをＲＡＭライト時にＲＡＭへ出力するＲＡＭデー
タ用バス接続バッファとを有し、前記ＲＡＭアドレス用
バス接続バッファはその出力を０系と１系の両系に接続
してバス構成とし、 前記ＲＡＭ制御信号用バス接続バ
ッファはその出力を０系と１系の両系に接続してバス構
成とし、 前記ＲＡＭデータ用バス接続バッファはその
出力を０系と１系の両系に接続してバス構成とし、系有
意信号により自系が予備系の場合に自系のＲＡＭアドレ
スおよびＲＡＭ制御信号およびＲＡＭデータの出力を禁
止するものである。
【００３１】また、第６の発明に係る伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の二重化された伝送品質監視ＯＡＭ機能の０
系と１系のそれぞれが、外部からセルを入力する都度、
伝送品質監視ＯＡＭ機能の処理を行なう受信側の伝送品
質監視ＯＡＭ処理回路と、伝送品質監視受信情報を格納
するＲＡＭと、上記受信側の伝送品質監視ＯＡＭ処理回
路から出力されたＲＡＭアドレスの上記ＲＡＭへの出力
を制御するＲＡＭアドレス用バス接続バッファと、上記
受信側の伝送品質監視ＯＡＭ処理回路から出力されたＲ
ＡＭ制御信号の上記ＲＡＭへの出力ＲＡＭ制御信号用バ
ス接続バッファと、上記受信側の伝送品質監視ＯＡＭ処
理回路から出力されたＲＡＭデータをＲＡＭ書込み時に
上記ＲＡＭへ出力するＲＡＭデータ用バス接続バッファ
と、を有し、上記ＲＡＭアドレス用バス接続バッファは
その出力を０系と１系の両系に接続してバス構成とし、
上記ＲＡＭ制御信号用バス接続バッファはその出力を０
系と１系の両系に接続してバス構成とし、上記ＲＡＭデ
ータ用バス接続バッファはその出力を０系と１系の両系
に接続してバス構成とし、自系が予備系の場合に自系の
上記ＲＡＭアドレス、上記ＲＡＭ制御信号および上記Ｒ
ＡＭデータの出力を禁止するものである。
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の二重化された伝送品質監視ＯＡＭ機能の０
系と１系のそれぞれが、外部からセルを入力する都度、
伝送品質監視ＯＡＭ機能の処理を行なう受信側の伝送品
質監視ＯＡＭ処理回路と、伝送品質監視受信情報を格納
するＲＡＭと、上記受信側の伝送品質監視ＯＡＭ処理回
路から出力されたＲＡＭアドレスの上記ＲＡＭへの出力
を制御するＲＡＭアドレス用バス接続バッファと、上記
受信側の伝送品質監視ＯＡＭ処理回路から出力されたＲ
ＡＭ制御信号の上記ＲＡＭへの出力ＲＡＭ制御信号用バ
ス接続バッファと、上記受信側の伝送品質監視ＯＡＭ処
理回路から出力されたＲＡＭデータをＲＡＭ書込み時に
上記ＲＡＭへ出力するＲＡＭデータ用バス接続バッファ
と、を有し、上記ＲＡＭアドレス用バス接続バッファは
その出力を０系と１系の両系に接続してバス構成とし、
上記ＲＡＭ制御信号用バス接続バッファはその出力を０
系と１系の両系に接続してバス構成とし、上記ＲＡＭデ
ータ用バス接続バッファはその出力を０系と１系の両系
に接続してバス構成とし、自系が予備系の場合に自系の
上記ＲＡＭアドレス、上記ＲＡＭ制御信号および上記Ｒ
ＡＭデータの出力を禁止するものである。
【００３２】また、第７の発明に係る伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の０系と１系から成る二重化された伝送品質
監視ＯＡＭ機能において、外部からセルを入力する都
度、伝送品質監視ＯＡＭ機能の処理を行ない、その後セ
ルを出力する受信側の伝送品質監視ＯＡＭ処理回路と、
伝送品質監視受信情報を格納するＲＡＭとを０系に備
え、外部からセルを入力する都度、伝送品質監視ＯＡＭ
機能の処理を行ない、その後セルを出力する受信側の伝
送品質監視ＯＡＭ処理回路と、伝送品質監視受信情報を
格納するＲＡＭとを１系に備え、ＣＰＵリード準備信号
送出部とＣＰＵリード同期パルス生成部を有し、ＣＰＵ
リード準備信号送出部は０系と１系の受信側の伝送品質
監視ＯＡＭ処理回路に伝送品質監視結果のＣＰＵへの通
知に必要な準備を行わせるＣＰＵリード準備信号を順に
出力し、ＣＰＵリード同期パルス生成部にＣＰＵリード
同期パルスの送出を要求する信号を出力し、ＣＰＵリー
ド同期パルス生成部は０系と１系の受信側の伝送品質監
視ＯＡＭ処理回路に伝送品質監視結果のＣＰＵへの通知
に必要な処理を開始させるＣＰＵリード同期パルスを出
力し、ＣＰＵリード同期パルスにより０系と１系の受信
側の伝送品質監視ＯＡＭ処理回路は同時に伝送品質監視
結果のＣＰＵへの通知に必要な処理を行うものである。
Ｍ機能の無瞬断二重化切替回路は、非同期転送モード
（ＡＴＭ）の０系と１系から成る二重化された伝送品質
監視ＯＡＭ機能において、外部からセルを入力する都
度、伝送品質監視ＯＡＭ機能の処理を行ない、その後セ
ルを出力する受信側の伝送品質監視ＯＡＭ処理回路と、
伝送品質監視受信情報を格納するＲＡＭとを０系に備
え、外部からセルを入力する都度、伝送品質監視ＯＡＭ
機能の処理を行ない、その後セルを出力する受信側の伝
送品質監視ＯＡＭ処理回路と、伝送品質監視受信情報を
格納するＲＡＭとを１系に備え、ＣＰＵリード準備信号
送出部とＣＰＵリード同期パルス生成部を有し、ＣＰＵ
リード準備信号送出部は０系と１系の受信側の伝送品質
監視ＯＡＭ処理回路に伝送品質監視結果のＣＰＵへの通
知に必要な準備を行わせるＣＰＵリード準備信号を順に
出力し、ＣＰＵリード同期パルス生成部にＣＰＵリード
同期パルスの送出を要求する信号を出力し、ＣＰＵリー
ド同期パルス生成部は０系と１系の受信側の伝送品質監
視ＯＡＭ処理回路に伝送品質監視結果のＣＰＵへの通知
に必要な処理を開始させるＣＰＵリード同期パルスを出
力し、ＣＰＵリード同期パルスにより０系と１系の受信
側の伝送品質監視ＯＡＭ処理回路は同時に伝送品質監視
結果のＣＰＵへの通知に必要な処理を行うものである。
【００３３】
実施の形態１．図１は本発明に係る伝送品質監視装置の
送信側回路の一実施の形態の構成を示す構成図であり、
伝送品質監視ＯＡＭ処理回路を備えた送信側回路を二重
系にしたものである。図において、１１は０系の送信側
の伝送品質監視ＯＡＭ処理回路、１２は１系の送信側の
伝送品質監視ＯＡＭ処理回路、０１１は端末やＡＴＭ交
換機などの外部装置（図示せず、以下外部と略す）から
０系の送信側の伝送品質監視ＯＡＭ処理回路１１に入力
されるセル、０１２は外部から１系の送信側の伝送品質
監視ＯＡＭ処理回路１２に入力されるセル、０１３は０
系の送信側の伝送品質監視ＯＡＭ処理回路１１が発生か
つ挿入によって出力する伝送品質監視ＯＡＭセル、０１
４は１系の送信側の伝送品質監視ＯＡＭ処理回路１２が
発生かつ挿入によって出力する伝送品質監視ＯＡＭセル
である。なお、入力セル０１１および０１２は外部から
同一の入力で与えられるものとする。
送信側回路の一実施の形態の構成を示す構成図であり、
伝送品質監視ＯＡＭ処理回路を備えた送信側回路を二重
系にしたものである。図において、１１は０系の送信側
の伝送品質監視ＯＡＭ処理回路、１２は１系の送信側の
伝送品質監視ＯＡＭ処理回路、０１１は端末やＡＴＭ交
換機などの外部装置（図示せず、以下外部と略す）から
０系の送信側の伝送品質監視ＯＡＭ処理回路１１に入力
されるセル、０１２は外部から１系の送信側の伝送品質
監視ＯＡＭ処理回路１２に入力されるセル、０１３は０
系の送信側の伝送品質監視ＯＡＭ処理回路１１が発生か
つ挿入によって出力する伝送品質監視ＯＡＭセル、０１
４は１系の送信側の伝送品質監視ＯＡＭ処理回路１２が
発生かつ挿入によって出力する伝送品質監視ＯＡＭセル
である。なお、入力セル０１１および０１２は外部から
同一の入力で与えられるものとする。
【００３４】１３，１４はそれぞれ０系と１系の伝送品
質監視ＯＡＭセル組立て情報を格納するＲＡＭであり、
図１５に示す従来のメモリ１５２、セル数テーブル１５
６およびＦＩＦＯバッファ１５７に相当する３つのメモ
リ領域に分割して使用する。１５は０系の送信側の伝送
品質監視ＯＡＭ処理回路１１から出力されたＲＡＭアド
レス０１５と１系の送信側の伝送品質監視ＯＡＭ処理回
路１２から出力されたＲＡＭアドレス０１６の内の一方
をセレクトしＲＡＭ１３へ出力する０系のアドレスセレ
クタ、１６は０系の送信側の伝送品質監視ＯＡＭ処理回
路１１から出力されたＲＡＭアドレス０１５と１系の送
信側の伝送品質監視ＯＡＭ処理回路１２から出力された
ＲＡＭアドレス０１６の内の一方をセレクトしＲＡＭ１
４へ出力する１系のアドレスセレクタである。
質監視ＯＡＭセル組立て情報を格納するＲＡＭであり、
図１５に示す従来のメモリ１５２、セル数テーブル１５
６およびＦＩＦＯバッファ１５７に相当する３つのメモ
リ領域に分割して使用する。１５は０系の送信側の伝送
品質監視ＯＡＭ処理回路１１から出力されたＲＡＭアド
レス０１５と１系の送信側の伝送品質監視ＯＡＭ処理回
路１２から出力されたＲＡＭアドレス０１６の内の一方
をセレクトしＲＡＭ１３へ出力する０系のアドレスセレ
クタ、１６は０系の送信側の伝送品質監視ＯＡＭ処理回
路１１から出力されたＲＡＭアドレス０１５と１系の送
信側の伝送品質監視ＯＡＭ処理回路１２から出力された
ＲＡＭアドレス０１６の内の一方をセレクトしＲＡＭ１
４へ出力する１系のアドレスセレクタである。
【００３５】１７は０系の送信側の伝送品質監視ＯＡＭ
処理回路１１から出力されたＲＡＭ制御信号０１７と１
系の送信側の伝送品質監視ＯＡＭ処理回路１２から出力
されたＲＡＭ制御信号０１８の内の一方をセレクトしＲ
ＡＭ１３へ出力する０系の制御信号セレクタ、１８は０
系の送信側の伝送品質監視ＯＡＭ処理回路１１から出力
されたＲＡＭ制御信号０１７と１系の送信側の伝送品質
監視ＯＡＭ処理回路１２から出力されたＲＡＭ制御信号
０１８の内の一方をセレクトしＲＡＭ１４へ出力する１
系の制御信号セレクタである。
処理回路１１から出力されたＲＡＭ制御信号０１７と１
系の送信側の伝送品質監視ＯＡＭ処理回路１２から出力
されたＲＡＭ制御信号０１８の内の一方をセレクトしＲ
ＡＭ１３へ出力する０系の制御信号セレクタ、１８は０
系の送信側の伝送品質監視ＯＡＭ処理回路１１から出力
されたＲＡＭ制御信号０１７と１系の送信側の伝送品質
監視ＯＡＭ処理回路１２から出力されたＲＡＭ制御信号
０１８の内の一方をセレクトしＲＡＭ１４へ出力する１
系の制御信号セレクタである。
【００３６】１９は０系の送信側の伝送品質監視ＯＡＭ
処理回路１１から出力されたＲＡＭデータ０１９と１系
の送信側の伝送品質監視ＯＡＭ処理回路１２から出力さ
れたＲＡＭデータ０２０の内の一方をセレクトしＲＡＭ
１３へ出力する０系のデータセレクタ、１０は０系の送
信側の伝送品質監視ＯＡＭ処理回路１１から出力された
ＲＡＭデータ０１９と１系の送信側の伝送品質監視ＯＡ
Ｍ処理回路１２から出力されたＲＡＭデータ０２０の内
の一方をセレクトしＲＡＭ１４へ出力する１系のデータ
セレクタである。０２１，０２２はそれぞれＲＡＭ１
３，１４より読み出されたデータ、０２３は０系の送信
側の伝送品質監視ＯＡＭ処理回路１１と１系の送信側の
伝送品質監視ＯＡＭ処理回路１２との間の系間信号であ
る。
処理回路１１から出力されたＲＡＭデータ０１９と１系
の送信側の伝送品質監視ＯＡＭ処理回路１２から出力さ
れたＲＡＭデータ０２０の内の一方をセレクトしＲＡＭ
１３へ出力する０系のデータセレクタ、１０は０系の送
信側の伝送品質監視ＯＡＭ処理回路１１から出力された
ＲＡＭデータ０１９と１系の送信側の伝送品質監視ＯＡ
Ｍ処理回路１２から出力されたＲＡＭデータ０２０の内
の一方をセレクトしＲＡＭ１４へ出力する１系のデータ
セレクタである。０２１，０２２はそれぞれＲＡＭ１
３，１４より読み出されたデータ、０２３は０系の送信
側の伝送品質監視ＯＡＭ処理回路１１と１系の送信側の
伝送品質監視ＯＡＭ処理回路１２との間の系間信号であ
る。
【００３７】次に、図１に示す伝送品質監視装置の送信
側回路の動作を説明する。０系の送信側の伝送品質監視
ＯＡＭ処理回路１１および１系の送信側の伝送品質監視
ＯＡＭ処理回路１２は、外部からセル（ユーザセルおよ
び空きセル）を入力して各ＶＰ単位で一定数のユーザセ
ル毎にＯＡＭセル送出命令を出し、命令後の最初の空き
セルの位置で該当ＶＰＩ値を持つ伝送品質監視ＯＡＭセ
ルを送出する。
側回路の動作を説明する。０系の送信側の伝送品質監視
ＯＡＭ処理回路１１および１系の送信側の伝送品質監視
ＯＡＭ処理回路１２は、外部からセル（ユーザセルおよ
び空きセル）を入力して各ＶＰ単位で一定数のユーザセ
ル毎にＯＡＭセル送出命令を出し、命令後の最初の空き
セルの位置で該当ＶＰＩ値を持つ伝送品質監視ＯＡＭセ
ルを送出する。
【００３８】また、伝送品質監視ＯＡＭ処理回路１１，
１２はユーザセルが入力される毎にＶＰＩ値に基づいて
作成されるＲＡＭアドレスのＢＩＰ値等のデータをＲＡ
Ｍ１３，１４から読み出してＢＩＰ演算を行い、この演
算の結果得られた新たなＢＩＰ値を再びＲＡＭ１３，１
４へ格納する。上記動作をユーザセルが一定数になるま
で繰り返す。伝送品質監視ＯＡＭ処理回路１１，１２は
こうして得られたＢＩＰ演算結果をＯＡＭセル送出命令
後の最初の空きセルの入力時にＲＡＭ１３，１４より読
み出すことにより、送出する伝送品質監視ＯＡＭセルを
生成する。
１２はユーザセルが入力される毎にＶＰＩ値に基づいて
作成されるＲＡＭアドレスのＢＩＰ値等のデータをＲＡ
Ｍ１３，１４から読み出してＢＩＰ演算を行い、この演
算の結果得られた新たなＢＩＰ値を再びＲＡＭ１３，１
４へ格納する。上記動作をユーザセルが一定数になるま
で繰り返す。伝送品質監視ＯＡＭ処理回路１１，１２は
こうして得られたＢＩＰ演算結果をＯＡＭセル送出命令
後の最初の空きセルの入力時にＲＡＭ１３，１４より読
み出すことにより、送出する伝送品質監視ＯＡＭセルを
生成する。
【００３９】図２は図１に示した伝送品質監視装置の送
信側回路の動作を説明するため一実施の形態を示す動作
説明図である。なお、図２は０系の送信側回路の動作例
を示したものであるが、１系の場合も同様である。図２
において、ｕ１はＶＰＩ値がＶＰ＃０のユーザセル、ｕ
２はＶＰＩ値がＶＰ＃１のユーザセル、ｕ３はＶＰＩ値
がＶＰ＃０のユーザセル、ｕ４はＶＰＩ値がＶＰ＃２の
ユーザセル、ｉ１はユーザセルｕ３とｕ４との間に位置
する空きセル（アイドルセルともいう）、ｉ２はユーザ
セルｕ４とｕ５との間に位置する空きセルである。これ
らｕ１〜ｕ４，ｉ１〜ｉ２は入力セル０１１として入力
される。
信側回路の動作を説明するため一実施の形態を示す動作
説明図である。なお、図２は０系の送信側回路の動作例
を示したものであるが、１系の場合も同様である。図２
において、ｕ１はＶＰＩ値がＶＰ＃０のユーザセル、ｕ
２はＶＰＩ値がＶＰ＃１のユーザセル、ｕ３はＶＰＩ値
がＶＰ＃０のユーザセル、ｕ４はＶＰＩ値がＶＰ＃２の
ユーザセル、ｉ１はユーザセルｕ３とｕ４との間に位置
する空きセル（アイドルセルともいう）、ｉ２はユーザ
セルｕ４とｕ５との間に位置する空きセルである。これ
らｕ１〜ｕ４，ｉ１〜ｉ２は入力セル０１１として入力
される。
【００４０】次に、図１に示した伝送品質監視装置の送
信側回路の動作を図２に示した動作説明図を用いて説明
する。まず、０系の伝送品質監視ＯＡＭ処理回路１１が
ＶＰ＃０のユーザセルｕ１を入力すると、このＶＰＩ値
（ＶＰ＃０）に基づいて作成されたＲＡＭアドレス０１
５にしたがってＲＡＭ制御信号０１７のタイミングでＲ
ＡＭ１３よりＢＩＰ値等のＲＡＭデータ（図中ａ）が読
み出され（リード）、ＢＩＰ値等の演算を行った上で演
算結果であるＲＡＭデータ０１９（図中ｂ）がＲＡＭ１
３の読み出し時と同一のアドレスに書き込まれる（ライ
ト）。また、ユーザセルｕ１は０系の送信側の伝送品質
監視ＯＡＭ処理回路１１で遅延されて出力される（出力
セル０１３）。
信側回路の動作を図２に示した動作説明図を用いて説明
する。まず、０系の伝送品質監視ＯＡＭ処理回路１１が
ＶＰ＃０のユーザセルｕ１を入力すると、このＶＰＩ値
（ＶＰ＃０）に基づいて作成されたＲＡＭアドレス０１
５にしたがってＲＡＭ制御信号０１７のタイミングでＲ
ＡＭ１３よりＢＩＰ値等のＲＡＭデータ（図中ａ）が読
み出され（リード）、ＢＩＰ値等の演算を行った上で演
算結果であるＲＡＭデータ０１９（図中ｂ）がＲＡＭ１
３の読み出し時と同一のアドレスに書き込まれる（ライ
ト）。また、ユーザセルｕ１は０系の送信側の伝送品質
監視ＯＡＭ処理回路１１で遅延されて出力される（出力
セル０１３）。
【００４１】次に、０系の伝送品質監視ＯＡＭ処理回路
１１がＶＰ＃１のユーザセルｕ２を入力すると、このＶ
ＰＩ値（ＶＰ＃１）に基づいて作成されたＲＡＭアドレ
ス０１５にしたがってＲＡＭ制御信号０１７のタイミン
グでＲＡＭ１３よりＢＩＰ値等のＲＡＭデータ０２１
（図中ｃ）が読み出され（リード）、ＢＩＰ値等の演算
を行った上で演算結果であるＲＡＭデータ０１９（図中
ｄ）がＲＡＭ１３の読み出し時と同一のアドレスに書き
込まれる（ライト）。また、ユーザセルｕ２は０系の送
信側の伝送品質監視ＯＡＭ処理回路１１で遅延されて出
力される（出力セル０１３）。
１１がＶＰ＃１のユーザセルｕ２を入力すると、このＶ
ＰＩ値（ＶＰ＃１）に基づいて作成されたＲＡＭアドレ
ス０１５にしたがってＲＡＭ制御信号０１７のタイミン
グでＲＡＭ１３よりＢＩＰ値等のＲＡＭデータ０２１
（図中ｃ）が読み出され（リード）、ＢＩＰ値等の演算
を行った上で演算結果であるＲＡＭデータ０１９（図中
ｄ）がＲＡＭ１３の読み出し時と同一のアドレスに書き
込まれる（ライト）。また、ユーザセルｕ２は０系の送
信側の伝送品質監視ＯＡＭ処理回路１１で遅延されて出
力される（出力セル０１３）。
【００４２】次に、０系の伝送品質監視ＯＡＭ処理回路
１１がＶＰ＃０のユーザセルｕ３を入力すると、このＶ
ＰＩ値（ＶＰ＃０）に基づいて作成されたＲＡＭアドレ
ス０１５にしたがってＲＡＭ制御信号０１７のタイミン
グでＲＡＭ１３よりＢＩＰ値等のＲＡＭデータ０２１
（図中ｅ）が読み出され（リード）、ＢＩＰ値等の演算
を行った上で演算結果であるＲＡＭデータ０１９（図中
ｆ）がＲＡＭ１３の読み出し時と同一のアドレスに書き
込まれる（ライト）。
１１がＶＰ＃０のユーザセルｕ３を入力すると、このＶ
ＰＩ値（ＶＰ＃０）に基づいて作成されたＲＡＭアドレ
ス０１５にしたがってＲＡＭ制御信号０１７のタイミン
グでＲＡＭ１３よりＢＩＰ値等のＲＡＭデータ０２１
（図中ｅ）が読み出され（リード）、ＢＩＰ値等の演算
を行った上で演算結果であるＲＡＭデータ０１９（図中
ｆ）がＲＡＭ１３の読み出し時と同一のアドレスに書き
込まれる（ライト）。
【００４３】このときユーザセルｕ３の受信によりＶＰ
＃０のユーザセルが監視セル数に達したとすると、０系
の送信側の伝送品質監視ＯＡＭ処理回路１１はｕ３と同
一のＶＰＩ値（ＶＰ＃０）のＯＡＭセル送出命令を発
し、ユーザセルｕ３のＶＰＩ値（図中ｇ）をＲＡＭ１３
のＦＩＦＯバッファに相当する領域に書き込む（ライ
ト）。また、ユーザセルｕ３は０系の送信側の伝送品質
監視ＯＡＭ処理回路１１で遅延されて出力される（出力
セル０１３）。
＃０のユーザセルが監視セル数に達したとすると、０系
の送信側の伝送品質監視ＯＡＭ処理回路１１はｕ３と同
一のＶＰＩ値（ＶＰ＃０）のＯＡＭセル送出命令を発
し、ユーザセルｕ３のＶＰＩ値（図中ｇ）をＲＡＭ１３
のＦＩＦＯバッファに相当する領域に書き込む（ライ
ト）。また、ユーザセルｕ３は０系の送信側の伝送品質
監視ＯＡＭ処理回路１１で遅延されて出力される（出力
セル０１３）。
【００４４】次に、空きセル（アイドルセル）ｉ１が入
力されると、ＲＡＭ１３のＦＩＦＯバッファに相当する
領域にＯＡＭセル送出命令が発せられている場合にはＶ
ＰＩ値そのものであるＯＡＭセル送出命令（図中ｈ）が
読み出される（リード）。この例ではユーザセルｕ３に
よりＯＡＭセル送出命令が出されていたので、ＶＰ＃０
が読み出され、さらにこのＶＰ＃０に基づいて作成され
るＲＡＭアドレスのＢＩＰ値等がＲＡＭ１３より読み出
される。０系の送信側の伝送品質監視ＯＡＭ処理回路１
１は、これらより伝送品質監視ＯＡＭセルを組み立てこ
の伝送品質監視ＯＡＭセルを空きセルｉ１の代わりに出
力する（出力セル０１３）。
力されると、ＲＡＭ１３のＦＩＦＯバッファに相当する
領域にＯＡＭセル送出命令が発せられている場合にはＶ
ＰＩ値そのものであるＯＡＭセル送出命令（図中ｈ）が
読み出される（リード）。この例ではユーザセルｕ３に
よりＯＡＭセル送出命令が出されていたので、ＶＰ＃０
が読み出され、さらにこのＶＰ＃０に基づいて作成され
るＲＡＭアドレスのＢＩＰ値等がＲＡＭ１３より読み出
される。０系の送信側の伝送品質監視ＯＡＭ処理回路１
１は、これらより伝送品質監視ＯＡＭセルを組み立てこ
の伝送品質監視ＯＡＭセルを空きセルｉ１の代わりに出
力する（出力セル０１３）。
【００４５】次に、０系の伝送品質監視ＯＡＭ処理回路
１１がＶＰ＃２のユーザセルｕ４を入力すると、このＶ
ＰＩ値（ＶＰ＃２）に基づいて作成されたＲＡＭアドレ
ス０１５にしたがってＲＡＭ制御信号０１７のタイミン
グでＲＡＭ１３よりＢＩＰ値等のＲＡＭデータ０２１
（図中ｊ）が読み出され（リード）、ＢＩＰ値等の演算
を行った上で演算結果であるＲＡＭデータ０１９（図中
ｋ）がＲＡＭ１３の読み出し時と同一のアドレスに書き
込まれる（ライト）。また、ユーザセルｕ４は０系の送
信側の伝送品質監視ＯＡＭ処理回路１１で遅延されて出
力される（出力セル０１３）。
１１がＶＰ＃２のユーザセルｕ４を入力すると、このＶ
ＰＩ値（ＶＰ＃２）に基づいて作成されたＲＡＭアドレ
ス０１５にしたがってＲＡＭ制御信号０１７のタイミン
グでＲＡＭ１３よりＢＩＰ値等のＲＡＭデータ０２１
（図中ｊ）が読み出され（リード）、ＢＩＰ値等の演算
を行った上で演算結果であるＲＡＭデータ０１９（図中
ｋ）がＲＡＭ１３の読み出し時と同一のアドレスに書き
込まれる（ライト）。また、ユーザセルｕ４は０系の送
信側の伝送品質監視ＯＡＭ処理回路１１で遅延されて出
力される（出力セル０１３）。
【００４６】次に、０系の伝送品質監視ＯＡＭ処理回路
１１は空きセルｉ２を入力するが、この時にはＯＡＭセ
ル送出命令が出されていないので何も処理は行わず、空
きセルｉ２はそのまま出力される（出力セル０１３）。
１１は空きセルｉ２を入力するが、この時にはＯＡＭセ
ル送出命令が出されていないので何も処理は行わず、空
きセルｉ２はそのまま出力される（出力セル０１３）。
【００４７】以下同様の動作が続いていく。
【００４８】次に、二重化切替時の動作について説明す
る。アドレスセレクタ１５，１６はそれぞれ送信側の伝
送品質監視ＯＡＭ処理回路１１，１２より出力されるＲ
ＡＭアドレス０１５，０１６の内から、自系が予備系の
場合に現用系となっている他系から入力されるＲＡＭア
ドレスを選択し、ＲＡＭ１３，１４へ出力する。
る。アドレスセレクタ１５，１６はそれぞれ送信側の伝
送品質監視ＯＡＭ処理回路１１，１２より出力されるＲ
ＡＭアドレス０１５，０１６の内から、自系が予備系の
場合に現用系となっている他系から入力されるＲＡＭア
ドレスを選択し、ＲＡＭ１３，１４へ出力する。
【００４９】例えば、０系を現用系、１系を予備系とし
た場合、アドレスセレクタ１５，１６は共に、１系の送
信側の伝送品質監視ＯＡＭ処理回路１２から出力される
ＲＡＭアドレス０１６でなく、０系の送信側の伝送品質
監視ＯＡＭ処理回路１１から出力されるＲＡＭアドレス
０１５を選択し、ＲＡＭ１３，１４へ出力する。１系が
現用系で０系が予備系の場合も上記の動作と同様であ
る。従って、ＲＡＭ１３，１４へ常に同一のＲＡＭアド
レスが出力される。このように、ＲＡＭ１３，１４には
現用系からも予備系からも同一のＲＡＭアドレスが書き
込まれるので、現用系と予備系が切り替わっても常に同
一のＲＡＭアドレスが書き込まれる。
た場合、アドレスセレクタ１５，１６は共に、１系の送
信側の伝送品質監視ＯＡＭ処理回路１２から出力される
ＲＡＭアドレス０１６でなく、０系の送信側の伝送品質
監視ＯＡＭ処理回路１１から出力されるＲＡＭアドレス
０１５を選択し、ＲＡＭ１３，１４へ出力する。１系が
現用系で０系が予備系の場合も上記の動作と同様であ
る。従って、ＲＡＭ１３，１４へ常に同一のＲＡＭアド
レスが出力される。このように、ＲＡＭ１３，１４には
現用系からも予備系からも同一のＲＡＭアドレスが書き
込まれるので、現用系と予備系が切り替わっても常に同
一のＲＡＭアドレスが書き込まれる。
【００５０】制御信号セレクタ１７，１８はそれぞれ送
信側の伝送品質監視ＯＡＭ処理回路１１，１２より出力
されるＲＡＭ制御信号０１７，０１８の内から、自系が
予備系の場合に現用系となっている他系から入力される
ＲＡＭ制御信号を選択し、ＲＡＭ１３，１４へ出力す
る。
信側の伝送品質監視ＯＡＭ処理回路１１，１２より出力
されるＲＡＭ制御信号０１７，０１８の内から、自系が
予備系の場合に現用系となっている他系から入力される
ＲＡＭ制御信号を選択し、ＲＡＭ１３，１４へ出力す
る。
【００５１】例えば、０系が現用系、１系が予備系とし
た場合、制御信号セレクタ１７，１８は共に、１系の送
信側の伝送品質監視ＯＡＭ処理回路１２から出力される
ＲＡＭ制御信号０１８でなく、０系の送信側の伝送品質
監視ＯＡＭ処理回路１１から出力されるＲＡＭ制御信号
０１７を選択する。１系が現用系で０系が予備系の場合
も上記の動作と同様である。従って、ＲＡＭ１３，１４
へ常に同一のＲＡＭ制御信号が出力される。このよう
に、ＲＡＭ１３，１４には現用系と予備系とから同一の
ＲＡＭ制御信号が書き込まれるので、現用系と予備系と
が切り替わっても常に同一のＲＡＭ制御信号が書き込ま
れる。
た場合、制御信号セレクタ１７，１８は共に、１系の送
信側の伝送品質監視ＯＡＭ処理回路１２から出力される
ＲＡＭ制御信号０１８でなく、０系の送信側の伝送品質
監視ＯＡＭ処理回路１１から出力されるＲＡＭ制御信号
０１７を選択する。１系が現用系で０系が予備系の場合
も上記の動作と同様である。従って、ＲＡＭ１３，１４
へ常に同一のＲＡＭ制御信号が出力される。このよう
に、ＲＡＭ１３，１４には現用系と予備系とから同一の
ＲＡＭ制御信号が書き込まれるので、現用系と予備系と
が切り替わっても常に同一のＲＡＭ制御信号が書き込ま
れる。
【００５２】データセレクタ１９，１０はそれぞれ送信
側の伝送品質監視ＯＡＭ処理回路１１，１２より出力さ
れるＲＡＭデータ０１９，０２０の内から、自系が予備
系の場合に現用系となっている他系から入力されるＲＡ
Ｍデータを選択し、ＲＡＭ１３，１４へ出力する。例え
ば０系が現用系、１系が予備系とした場合、データセレ
クタ１９，１０は共に、１系の送信側の伝送品質監視Ｏ
ＡＭ処理回路１２から出力されるＲＡＭデータ０２０で
はなく、０系の送信側の伝送品質監視ＯＡＭ処理回路１
１から出力されるＲＡＭデータ０１９を選択する。１系
が現用系で０系が予備系の場合も上記の動作と同様であ
る。
側の伝送品質監視ＯＡＭ処理回路１１，１２より出力さ
れるＲＡＭデータ０１９，０２０の内から、自系が予備
系の場合に現用系となっている他系から入力されるＲＡ
Ｍデータを選択し、ＲＡＭ１３，１４へ出力する。例え
ば０系が現用系、１系が予備系とした場合、データセレ
クタ１９，１０は共に、１系の送信側の伝送品質監視Ｏ
ＡＭ処理回路１２から出力されるＲＡＭデータ０２０で
はなく、０系の送信側の伝送品質監視ＯＡＭ処理回路１
１から出力されるＲＡＭデータ０１９を選択する。１系
が現用系で０系が予備系の場合も上記の動作と同様であ
る。
【００５３】従って、ＲＡＭ１３，１４へ常に同一のＲ
ＡＭデータが出力される。このように、ＲＡＭ１３，１
４には現用系と予備系とから同一のＲＡＭデータが書き
込まれるので、現用系と予備系とが切り替わっても常に
同一のＲＡＭデータが書き込まれる。
ＡＭデータが出力される。このように、ＲＡＭ１３，１
４には現用系と予備系とから同一のＲＡＭデータが書き
込まれるので、現用系と予備系とが切り替わっても常に
同一のＲＡＭデータが書き込まれる。
【００５４】また、送信側の伝送品質監視ＯＡＭ処理回
路１１（あるいは１２）は、ＦＩＦＯ構成のメモリ（Ｆ
ＩＦＯバッファ）を制御する回路の状態を系間信号０２
３として互いに入出力し、予備系となった送信側の伝送
品質監視ＯＡＭ処理回路１２（あるいは１１）は、系間
信号０２３により現用系の伝送品質監視ＯＡＭ処理回路
との同期をとる。
路１１（あるいは１２）は、ＦＩＦＯ構成のメモリ（Ｆ
ＩＦＯバッファ）を制御する回路の状態を系間信号０２
３として互いに入出力し、予備系となった送信側の伝送
品質監視ＯＡＭ処理回路１２（あるいは１１）は、系間
信号０２３により現用系の伝送品質監視ＯＡＭ処理回路
との同期をとる。
【００５５】上述した通り、０系，１系のＲＡＭ１３，
１４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号、
ＲＡＭデータが与えられるので、０系と１系のＲＡＭの
内容は一致する。また、入力セル０１１および０１２に
は同一の入力が与えられるので、０系と１系の動作は一
致する。したがって二重化切替時においてもＲＡＭのデ
ータが連続した値を保つことができ、伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替を行うことができる。
１４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号、
ＲＡＭデータが与えられるので、０系と１系のＲＡＭの
内容は一致する。また、入力セル０１１および０１２に
は同一の入力が与えられるので、０系と１系の動作は一
致する。したがって二重化切替時においてもＲＡＭのデ
ータが連続した値を保つことができ、伝送品質監視ＯＡ
Ｍ機能の無瞬断二重化切替を行うことができる。
【００５６】実施の形態２．図３は本発明に係る伝送品
質監視ＯＡＭ処理回路（送信側）の別の実施の形態を示
す構成図である。なお、図３は０系の構成について示し
たものであるが、１系の構成についても同様である。図
において、３１は外部からセルを入力してＯＡＭセルの
組立て・挿入をおこなうＯＡＭセル組立て・挿入回路、
３２は外部からセルを入力してＯＡＭセル送出命令を生
成するＯＡＭセル送出命令生成回路、３３は系有意信号
と系間信号とに基づいてＯＡＭセル送出命令を制御する
ＯＡＭセル送出命令制御部である。
質監視ＯＡＭ処理回路（送信側）の別の実施の形態を示
す構成図である。なお、図３は０系の構成について示し
たものであるが、１系の構成についても同様である。図
において、３１は外部からセルを入力してＯＡＭセルの
組立て・挿入をおこなうＯＡＭセル組立て・挿入回路、
３２は外部からセルを入力してＯＡＭセル送出命令を生
成するＯＡＭセル送出命令生成回路、３３は系有意信号
と系間信号とに基づいてＯＡＭセル送出命令を制御する
ＯＡＭセル送出命令制御部である。
【００５７】また、３４はＯＡＭセル送出命令制御部３
３に設けられ、ＯＡＭセル送出命令をＲＡＭ１３，１４
へ書込む場合のＲＡＭアドレスを作成するＯＡＭセル送
出命令ライトアドレスカウンタ、３５はＯＡＭセル送出
命令制御部３３に設けられ、ＯＡＭセル送出命令をＲＡ
Ｍ１３，１４から読出す場合のＲＡＭアドレスを生成す
るＯＡＭセル送出命令リードアドレスカウンタ、３６は
ＯＡＭセル組立て・挿入回路３１からのＲＡＭアドレス
３０１とＯＡＭセル送出命令ライトアドレスカウンタ３
４からのＲＡＭアドレス３０２とＯＡＭセル送出命令リ
ードアドレスカウンタ３５からのＲＡＭアドレス３０３
との３入力の内から１つを選択して出力する出力アドレ
スセレクタ、３７はＯＡＭセル組立て・挿入回路３１か
らのＲＡＭデータ３０４とＯＡＭセル送出命令生成回路
３２からのＲＡＭデータ３０５との２入力の内から１つ
を選択して出力する出力データセレクタである。
３に設けられ、ＯＡＭセル送出命令をＲＡＭ１３，１４
へ書込む場合のＲＡＭアドレスを作成するＯＡＭセル送
出命令ライトアドレスカウンタ、３５はＯＡＭセル送出
命令制御部３３に設けられ、ＯＡＭセル送出命令をＲＡ
Ｍ１３，１４から読出す場合のＲＡＭアドレスを生成す
るＯＡＭセル送出命令リードアドレスカウンタ、３６は
ＯＡＭセル組立て・挿入回路３１からのＲＡＭアドレス
３０１とＯＡＭセル送出命令ライトアドレスカウンタ３
４からのＲＡＭアドレス３０２とＯＡＭセル送出命令リ
ードアドレスカウンタ３５からのＲＡＭアドレス３０３
との３入力の内から１つを選択して出力する出力アドレ
スセレクタ、３７はＯＡＭセル組立て・挿入回路３１か
らのＲＡＭデータ３０４とＯＡＭセル送出命令生成回路
３２からのＲＡＭデータ３０５との２入力の内から１つ
を選択して出力する出力データセレクタである。
【００５８】また、３８１はＯＡＭセル送出命令制御部
３３に設けられ、当該系（０系）が予備系である場合に
現用系である他系（１系）のＯＡＭセル送出命令ライト
アドレスカウンタからキャリーが出力された場合にこの
他系のＯＡＭセル送出命令ライトアドレスカウンタの値
（０）と合わせるためにＯＡＭセル送出命令ライトアド
レスカウンタ３４のリセット信号を生成するＡＮＤゲー
ト、３９１はＯＡＭセル送出命令制御部３３に設けら
れ、当該系（０系）が予備系である場合に現用系である
他系（１系）のＯＡＭセル送出命令リードアドレスカウ
ンタからキャリーが出力された場合にこの他系のＯＡＭ
セル送出命令リードアドレスカウンタの値（０）と合わ
せるためにＯＡＭセル送出命令リードアドレスカウンタ
３５のリセット信号を生成するＡＮＤゲートである。
３３に設けられ、当該系（０系）が予備系である場合に
現用系である他系（１系）のＯＡＭセル送出命令ライト
アドレスカウンタからキャリーが出力された場合にこの
他系のＯＡＭセル送出命令ライトアドレスカウンタの値
（０）と合わせるためにＯＡＭセル送出命令ライトアド
レスカウンタ３４のリセット信号を生成するＡＮＤゲー
ト、３９１はＯＡＭセル送出命令制御部３３に設けら
れ、当該系（０系）が予備系である場合に現用系である
他系（１系）のＯＡＭセル送出命令リードアドレスカウ
ンタからキャリーが出力された場合にこの他系のＯＡＭ
セル送出命令リードアドレスカウンタの値（０）と合わ
せるためにＯＡＭセル送出命令リードアドレスカウンタ
３５のリセット信号を生成するＡＮＤゲートである。
【００５９】また、３０１はＯＡＭセル組立て・挿入回
路３１から出力されるＯＡＭセル組立て情報格納用ＲＡ
Ｍアドレス、３０２はＯＡＭセル送出命令ライトアドレ
スカウンタ３４から出力されるＯＡＭセル送出命令ライ
トアドレス、３０３はＯＡＭセル送出命令リードアドレ
スカウンタ３５から出力されるＯＡＭセル送出命令リー
ドアドレス、３０４はＯＡＭセル組立て・挿入回路３１
から出力されるＯＡＭセル組立て情報、３０５はＯＡＭ
セル送出命令生成回路３２から出力されＶＰＩ値そのも
のであるＯＡＭセル送出命令、３０６はＯＡＭセル送出
命令ライトアドレスカウンタ３４からのキャリー出力、
３０７はＯＡＭセル送出命令リードアドレスカウンタ３
５からのキャリー出力である。
路３１から出力されるＯＡＭセル組立て情報格納用ＲＡ
Ｍアドレス、３０２はＯＡＭセル送出命令ライトアドレ
スカウンタ３４から出力されるＯＡＭセル送出命令ライ
トアドレス、３０３はＯＡＭセル送出命令リードアドレ
スカウンタ３５から出力されるＯＡＭセル送出命令リー
ドアドレス、３０４はＯＡＭセル組立て・挿入回路３１
から出力されるＯＡＭセル組立て情報、３０５はＯＡＭ
セル送出命令生成回路３２から出力されＶＰＩ値そのも
のであるＯＡＭセル送出命令、３０６はＯＡＭセル送出
命令ライトアドレスカウンタ３４からのキャリー出力、
３０７はＯＡＭセル送出命令リードアドレスカウンタ３
５からのキャリー出力である。
【００６０】また、３０８は他系から供給され、ＯＡＭ
セル送出命令ライトアドレスカウンタ３４に入力される
系間信号、３０９は他系から供給され、ＯＡＭセル送出
命令リードアドレスカウンタ３５に入力される系間信
号、３１０は当該系が現用系か予備系かを識別する系有
意信号、３１１はＯＡＭセル送出命令生成回路３２から
出力されＯＡＭセル送出命令ライトアドレスカウンタ３
４をカウントアップさせる信号およびＯＡＭセル送出命
令ライトアドレスカウンタ３４から出力されＯＡＭセル
送出命令生成回路３２によって入力されるカウント値、
３１２はＯＡＭセル送出命令生成回路３２から出力され
ＯＡＭセル送出命令ライトアドレスカウンタ３５をカウ
ントアップさせる信号およびＯＡＭセル送出命令ライト
アドレスカウンタ３５から出力されＯＡＭセル送出命令
生成回路３２によって入力されるカウント値である。
セル送出命令ライトアドレスカウンタ３４に入力される
系間信号、３０９は他系から供給され、ＯＡＭセル送出
命令リードアドレスカウンタ３５に入力される系間信
号、３１０は当該系が現用系か予備系かを識別する系有
意信号、３１１はＯＡＭセル送出命令生成回路３２から
出力されＯＡＭセル送出命令ライトアドレスカウンタ３
４をカウントアップさせる信号およびＯＡＭセル送出命
令ライトアドレスカウンタ３４から出力されＯＡＭセル
送出命令生成回路３２によって入力されるカウント値、
３１２はＯＡＭセル送出命令生成回路３２から出力され
ＯＡＭセル送出命令ライトアドレスカウンタ３５をカウ
ントアップさせる信号およびＯＡＭセル送出命令ライト
アドレスカウンタ３５から出力されＯＡＭセル送出命令
生成回路３２によって入力されるカウント値である。
【００６１】次に、図３に示す伝送品質監視ＯＡＭ処理
回路（送信側）の動作を説明する。ＯＡＭセル組立て・
挿入回路３１は、セル０１１を入力し、このセルがユー
ザセルであればその都度、このユーザセルのＶＰＩ値に
基づいてＲＡＭアドレスを作成し、このＲＡＭアドレス
のＢＩＰ値等のデータをＲＡＭ１３，１４から読み出し
てＢＩＰ演算を行い、演算の結果得られた新たなＢＩＰ
値等を出力する。また、ＯＡＭセル組立て・挿入回路３
１はＯＡＭセル送出命令が出された後の最初の空きセル
を出力するときに伝送品質監視ＯＡＭセルを組立て、こ
の伝送品質監視ＯＡＭセルをこの空きセルの代わりに出
力セル０１３として出力する。
回路（送信側）の動作を説明する。ＯＡＭセル組立て・
挿入回路３１は、セル０１１を入力し、このセルがユー
ザセルであればその都度、このユーザセルのＶＰＩ値に
基づいてＲＡＭアドレスを作成し、このＲＡＭアドレス
のＢＩＰ値等のデータをＲＡＭ１３，１４から読み出し
てＢＩＰ演算を行い、演算の結果得られた新たなＢＩＰ
値等を出力する。また、ＯＡＭセル組立て・挿入回路３
１はＯＡＭセル送出命令が出された後の最初の空きセル
を出力するときに伝送品質監視ＯＡＭセルを組立て、こ
の伝送品質監視ＯＡＭセルをこの空きセルの代わりに出
力セル０１３として出力する。
【００６２】一方、ＯＡＭセル送出命令生成回路３２
は、セル０１１を入力し、ＶＰ毎にユーザセル数を数え
る。このＶＰ毎のユーザセル数が予め設定されてある監
視セル数と一致するとＯＡＭセル送出命令生成回路３２
は図１に示すＲＡＭ１３のＦＩＦＯバッファ相当領域を
制御するＯＡＭセル送出命令制御部３３に設けられたＯ
ＡＭセル送出命令ライトアドレスカウンタ３４をカウン
トアップさせる信号３１１を出力すると共にそのとき入
力されているユーザセルのＶＰＩ値をＯＡＭセル送出命
令３０５として出力データセレクタ３７へ出力する。
は、セル０１１を入力し、ＶＰ毎にユーザセル数を数え
る。このＶＰ毎のユーザセル数が予め設定されてある監
視セル数と一致するとＯＡＭセル送出命令生成回路３２
は図１に示すＲＡＭ１３のＦＩＦＯバッファ相当領域を
制御するＯＡＭセル送出命令制御部３３に設けられたＯ
ＡＭセル送出命令ライトアドレスカウンタ３４をカウン
トアップさせる信号３１１を出力すると共にそのとき入
力されているユーザセルのＶＰＩ値をＯＡＭセル送出命
令３０５として出力データセレクタ３７へ出力する。
【００６３】また、ＯＡＭセル送出命令生成回路３２は
ＯＡＭセル送出命令ライトアドレスカウンタ３４のカウ
ント値３１１とＯＡＭセル送出命令リードアドレスカウ
ンタ３５のカウント値３１２とを比較してＯＡＭセル送
出命令の有無を判定する。判定の方法は以下の通りであ
る。ＯＡＭセル送出命令ライトアドレスカウンタ３４か
らのカウント値であるアドレス３０２とＯＡＭセル送出
命令リードアドレスカウンタ３５からのカウント値であ
るアドレス３０３によりＦＩＦＯ動作を行うため、両カ
ウンタのカウント値が一致している場合はＯＡＭセル送
出命令は無しと判定し、不一致の場合はＯＡＭセル送出
命令は有りと判定する。
ＯＡＭセル送出命令ライトアドレスカウンタ３４のカウ
ント値３１１とＯＡＭセル送出命令リードアドレスカウ
ンタ３５のカウント値３１２とを比較してＯＡＭセル送
出命令の有無を判定する。判定の方法は以下の通りであ
る。ＯＡＭセル送出命令ライトアドレスカウンタ３４か
らのカウント値であるアドレス３０２とＯＡＭセル送出
命令リードアドレスカウンタ３５からのカウント値であ
るアドレス３０３によりＦＩＦＯ動作を行うため、両カ
ウンタのカウント値が一致している場合はＯＡＭセル送
出命令は無しと判定し、不一致の場合はＯＡＭセル送出
命令は有りと判定する。
【００６４】また、ＯＡＭセル送出命令制御部３３に設
けられたＯＡＭセル送出命令ライトアドレスカウンタ３
４およびＯＡＭセル送出命令リードアドレスカウンタ３
５はそれぞれＯＡＭセル送出命令生成回路３２からの指
示に従い動作し、カウント値に基づいて図１に示すＲＡ
Ｍ１３，１４のＦＩＦＯバッファ相当領域のアドレスを
生成してＲＡＭ１３，１４へ出力アドレスセレクタ３６
を介して出力する。
けられたＯＡＭセル送出命令ライトアドレスカウンタ３
４およびＯＡＭセル送出命令リードアドレスカウンタ３
５はそれぞれＯＡＭセル送出命令生成回路３２からの指
示に従い動作し、カウント値に基づいて図１に示すＲＡ
Ｍ１３，１４のＦＩＦＯバッファ相当領域のアドレスを
生成してＲＡＭ１３，１４へ出力アドレスセレクタ３６
を介して出力する。
【００６５】また、ＯＡＭセル送出命令ライトアドレス
カウンタ３４およびＯＡＭセル送出命令リードアドレス
カウンタ３５は自系が現用系である場合にそれぞれその
キャリー出力３０６，３０７を系間信号として予備系で
ある他系へ出力する。この信号は他系のＯＡＭセル送出
命令ライトアドレスカウンタおよびＯＡＭセル送出命令
リードアドレスカウンタをリセットする信号となる。
カウンタ３４およびＯＡＭセル送出命令リードアドレス
カウンタ３５は自系が現用系である場合にそれぞれその
キャリー出力３０６，３０７を系間信号として予備系で
ある他系へ出力する。この信号は他系のＯＡＭセル送出
命令ライトアドレスカウンタおよびＯＡＭセル送出命令
リードアドレスカウンタをリセットする信号となる。
【００６６】また、自系が予備系である場合に、現用系
である他系のＯＡＭセル送出命令ライトアドレスカウン
タの値がフル（すべて１）になったときに、この他系の
ＯＡＭセル送出命令ライトアドレスカウンタからキャリ
ーが発せられ、このキャリー信号である系間信号３０８
はＡＮＤゲート３８１を介してＯＡＭセル送出命令ライ
トアドレスカウンタにカウンタリセット信号として入力
される。従って、この状態で次のクロックが到来すれ
ば、他系のＯＡＭセル送出命令ライトアドレスカウンタ
のカウント値と自系のＯＡＭセル送出命令ライトアドレ
スカウンタのカウント値とが同じ値（０）となり、同期
をとることができる。
である他系のＯＡＭセル送出命令ライトアドレスカウン
タの値がフル（すべて１）になったときに、この他系の
ＯＡＭセル送出命令ライトアドレスカウンタからキャリ
ーが発せられ、このキャリー信号である系間信号３０８
はＡＮＤゲート３８１を介してＯＡＭセル送出命令ライ
トアドレスカウンタにカウンタリセット信号として入力
される。従って、この状態で次のクロックが到来すれ
ば、他系のＯＡＭセル送出命令ライトアドレスカウンタ
のカウント値と自系のＯＡＭセル送出命令ライトアドレ
スカウンタのカウント値とが同じ値（０）となり、同期
をとることができる。
【００６７】同様に、自系が予備系である場合に、現用
系である他系のＯＡＭセル送出命令リードアドレスカウ
ンタの値がフル（すべて１）になったときに、この他系
のＯＡＭセル送出命令リードアドレスカウンタからキャ
リーが発せられ、このキャリー信号である系間信号３０
９はＡＮＤゲート３９１を介してＯＡＭセル送出命令リ
ードアドレスカウンタにカウンタリセット信号として入
力される。従って、この状態で次のクロックが到来すれ
ば、他系のＯＡＭセル送出命令リードアドレスカウンタ
のカウント値と自系のＯＡＭセル送出命令リードアドレ
スカウンタのカウント値とが同じ値（０）となり、同期
をとることができる。
系である他系のＯＡＭセル送出命令リードアドレスカウ
ンタの値がフル（すべて１）になったときに、この他系
のＯＡＭセル送出命令リードアドレスカウンタからキャ
リーが発せられ、このキャリー信号である系間信号３０
９はＡＮＤゲート３９１を介してＯＡＭセル送出命令リ
ードアドレスカウンタにカウンタリセット信号として入
力される。従って、この状態で次のクロックが到来すれ
ば、他系のＯＡＭセル送出命令リードアドレスカウンタ
のカウント値と自系のＯＡＭセル送出命令リードアドレ
スカウンタのカウント値とが同じ値（０）となり、同期
をとることができる。
【００６８】また、出力アドレスセレクタ３６はＯＡＭ
セル送出命令生成回路３２からのＯＡＭセル送出命令３
０５をＲＡＭ１３，１４へ出力する場合にはＯＡＭセル
送出命令ライトアドレス３０２を選択し、ＯＡＭセル送
出命令３０５が出された後の最初の空きセルの位置でＯ
ＡＭセル組立て・挿入を行う場合にＯＡＭセル送出命令
リードアドレス３０３を選択し、その他の場合にはＯＡ
Ｍセル組立て・挿入回路３１から出力されるＯＡＭセル
組立て情報格納用ＲＡＭアドレス３０１を選択し、ＲＡ
Ｍ１３，１４へＲＡＭアドレス０１５として出力する。
セル送出命令生成回路３２からのＯＡＭセル送出命令３
０５をＲＡＭ１３，１４へ出力する場合にはＯＡＭセル
送出命令ライトアドレス３０２を選択し、ＯＡＭセル送
出命令３０５が出された後の最初の空きセルの位置でＯ
ＡＭセル組立て・挿入を行う場合にＯＡＭセル送出命令
リードアドレス３０３を選択し、その他の場合にはＯＡ
Ｍセル組立て・挿入回路３１から出力されるＯＡＭセル
組立て情報格納用ＲＡＭアドレス３０１を選択し、ＲＡ
Ｍ１３，１４へＲＡＭアドレス０１５として出力する。
【００６９】また、出力データセレクタ３７はＯＡＭセ
ル送出命令生成回路３２からのＯＡＭセル送出命令３０
５を出力する場合にＶＰＩ値そのものであるＯＡＭセル
送出命令３０５を選択し、その他の場合にはＯＡＭセル
組立て・挿入回路３１から出力されるＯＡＭセル組立て
情報３０４を選択し、ＲＡＭ１３，１４へＲＡＭデータ
０１９として出力する。
ル送出命令生成回路３２からのＯＡＭセル送出命令３０
５を出力する場合にＶＰＩ値そのものであるＯＡＭセル
送出命令３０５を選択し、その他の場合にはＯＡＭセル
組立て・挿入回路３１から出力されるＯＡＭセル組立て
情報３０４を選択し、ＲＡＭ１３，１４へＲＡＭデータ
０１９として出力する。
【００７０】また、図４は図３に示した送信側の伝送品
質監視ＯＡＭ処理回路の動作を示す動作説明図である。
上記図３に示した送信側の伝送品質監視ＯＡＭ処理回路
の動作を、図４に示した動作説明図で説明する。なお、
図４は０系の動作について示しているが、１系の動作も
同様である。
質監視ＯＡＭ処理回路の動作を示す動作説明図である。
上記図３に示した送信側の伝送品質監視ＯＡＭ処理回路
の動作を、図４に示した動作説明図で説明する。なお、
図４は０系の動作について示しているが、１系の動作も
同様である。
【００７１】まず、伝送品質監視ＯＡＭ処理回路がＶＰ
＃０のユーザセルｕ１を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃０に対応するＲＡＭアドレ
ス０１５にしたがってＢＩＰ値等のＲＡＭデータ（図中
ａ）をＲＡＭ１３（図示せず）あるいはＲＡＭ１４（図
示せず）から読出して、ＢＩＰ値等の演算を行い、この
演算の結果得られた新たなＢＩＰ値（図中ｂ）をＲＡＭ
１３あるいはＲＡＭ１４へ書込む。また、ユーザセルｕ
１はＯＡＭセル組立て・挿入回路３１によって遅延され
て出力セル０１３（ＶＰ＃０）として出力される。
＃０のユーザセルｕ１を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃０に対応するＲＡＭアドレ
ス０１５にしたがってＢＩＰ値等のＲＡＭデータ（図中
ａ）をＲＡＭ１３（図示せず）あるいはＲＡＭ１４（図
示せず）から読出して、ＢＩＰ値等の演算を行い、この
演算の結果得られた新たなＢＩＰ値（図中ｂ）をＲＡＭ
１３あるいはＲＡＭ１４へ書込む。また、ユーザセルｕ
１はＯＡＭセル組立て・挿入回路３１によって遅延され
て出力セル０１３（ＶＰ＃０）として出力される。
【００７２】次に、伝送品質監視ＯＡＭ処理回路がＶＰ
＃１のユーザセルｕ２を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃１に対応するＲＡＭアドレ
ス０１５にしたがって、ＢＩＰ値等のＲＡＭデータ（図
中ｃ）をＲＡＭ１３あるいはＲＡＭ１４から読出して、
ＢＩＰ演算を行い、演算の結果得られた新たなＢＩＰ値
（図中ｄ）をＲＡＭ１３あるいはＲＡＭ１４へ書込む。
また、ユーザセルｕ２はＯＡＭセル組立て・挿入回路３
１によって遅延されて出力セル０１３（ＶＰ＃１）とし
て出力される。
＃１のユーザセルｕ２を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃１に対応するＲＡＭアドレ
ス０１５にしたがって、ＢＩＰ値等のＲＡＭデータ（図
中ｃ）をＲＡＭ１３あるいはＲＡＭ１４から読出して、
ＢＩＰ演算を行い、演算の結果得られた新たなＢＩＰ値
（図中ｄ）をＲＡＭ１３あるいはＲＡＭ１４へ書込む。
また、ユーザセルｕ２はＯＡＭセル組立て・挿入回路３
１によって遅延されて出力セル０１３（ＶＰ＃１）とし
て出力される。
【００７３】次に、伝送品質監視ＯＡＭ処理回路がＶＰ
＃０のユーザセルｕ３を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃０に対応するＲＡＭアドレ
ス０１５にしたがってＢＩＰ値等のＲＡＭデータ（図中
ｅ）をＲＡＭ１３あるいはＲＡＭ１４から読出して、Ｂ
ＩＰ演算を行い、この演算の結果得られた新たなＢＩＰ
値（図中ｆ）をＲＡＭ１３あるいはＲＡＭ１４へ書込
む。
＃０のユーザセルｕ３を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃０に対応するＲＡＭアドレ
ス０１５にしたがってＢＩＰ値等のＲＡＭデータ（図中
ｅ）をＲＡＭ１３あるいはＲＡＭ１４から読出して、Ｂ
ＩＰ演算を行い、この演算の結果得られた新たなＢＩＰ
値（図中ｆ）をＲＡＭ１３あるいはＲＡＭ１４へ書込
む。
【００７４】このときユーザセルｕ３を受信することに
よりＶＰ＃０のユーザセル数が監視セル数に達した場
合、ＯＡＭセル送出命令生成回路３２はＶＰ＃０のＯＡ
Ｍセル送出命令を発し（図中ｐ１）、ＯＡＭセル送出命
令としてユーザセルｕ３のＶＰＩ値（図中ｇ）そのもの
を図１のＲＡＭ１３あるいはＲＡＭ１４のＦＩＦＯバッ
ファ相当領域に書込み、ＯＡＭセル送出命令ライトアド
レスカウンタ３４を１つカウントアップ（前回のアドレ
スをＮとするとＮ＋１）する。またＯＡＭセル組立て・
挿入回路３１はユーザセルｕ３を遅延し出力セル０１３
（ＶＰ＃０）として出力する。
よりＶＰ＃０のユーザセル数が監視セル数に達した場
合、ＯＡＭセル送出命令生成回路３２はＶＰ＃０のＯＡ
Ｍセル送出命令を発し（図中ｐ１）、ＯＡＭセル送出命
令としてユーザセルｕ３のＶＰＩ値（図中ｇ）そのもの
を図１のＲＡＭ１３あるいはＲＡＭ１４のＦＩＦＯバッ
ファ相当領域に書込み、ＯＡＭセル送出命令ライトアド
レスカウンタ３４を１つカウントアップ（前回のアドレ
スをＮとするとＮ＋１）する。またＯＡＭセル組立て・
挿入回路３１はユーザセルｕ３を遅延し出力セル０１３
（ＶＰ＃０）として出力する。
【００７５】次に、伝送監視ＯＡＭセル処理回路が空き
セルｉ１を入力すると、ＯＡＭセル送出命令生成回路３
２はＯＡＭセル送出命令ライトアドレスカウンタ値（Ｎ
＋１）とＯＡＭセル送出命令リードアドレスカウンタ値
（Ｎ）とを比較し、図１のＲＡＭ１３のＦＩＦＯバッフ
ァに相当する領域のＯＡＭセル送出命令の有無を判定
し、ＯＡＭセル送出命令がある場合にはＯＡＭセル送出
命令（ＶＰＩ値、図中ｈ）を読出す。
セルｉ１を入力すると、ＯＡＭセル送出命令生成回路３
２はＯＡＭセル送出命令ライトアドレスカウンタ値（Ｎ
＋１）とＯＡＭセル送出命令リードアドレスカウンタ値
（Ｎ）とを比較し、図１のＲＡＭ１３のＦＩＦＯバッフ
ァに相当する領域のＯＡＭセル送出命令の有無を判定
し、ＯＡＭセル送出命令がある場合にはＯＡＭセル送出
命令（ＶＰＩ値、図中ｈ）を読出す。
【００７６】ここではユーザセルｕ３によりＯＡＭセル
送出命令が発せられており、かつ比較結果が不一致であ
るので、図１に示すＲＡＭ１３のＦＩＦＯバッファ相当
領域からＶＰ＃０が読出され、さらにＶＰ＃０に対応す
るＲＡＭアドレスのＢＩＰ値等（図中ｉ）が読出され、
ＯＡＭセル組立て・挿入回路３１は、これらよりＯＡＭ
セルを組み立てて、空きセルｉ１の代わりに出力セル０
１３（図中ＶＰ＃０用ＯＡＭセル）として送出する。こ
のときＯＡＭセル送出命令リードアドレスカウンタ３５
はカウントアップ（Ｎ＋１）される。
送出命令が発せられており、かつ比較結果が不一致であ
るので、図１に示すＲＡＭ１３のＦＩＦＯバッファ相当
領域からＶＰ＃０が読出され、さらにＶＰ＃０に対応す
るＲＡＭアドレスのＢＩＰ値等（図中ｉ）が読出され、
ＯＡＭセル組立て・挿入回路３１は、これらよりＯＡＭ
セルを組み立てて、空きセルｉ１の代わりに出力セル０
１３（図中ＶＰ＃０用ＯＡＭセル）として送出する。こ
のときＯＡＭセル送出命令リードアドレスカウンタ３５
はカウントアップ（Ｎ＋１）される。
【００７７】次に、伝送品質監視ＯＡＭ処理回路がＶＰ
＃２のユーザセルｕ４を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃２に対応するＲＡＭアドレ
ス０１５にしたがってＢＩＰ値等のＲＡＭデータ（図中
ｊ）をＲＡＭ１３あるいはＲＡＭ１４から読出して、Ｂ
ＩＰ演算を行い、演算の結果得られた新たなＢＩＰ値
（図中ｋ）をＲＡＭ１３あるいはＲＡＭ１４へ書きむ。
＃２のユーザセルｕ４を入力すると、ＯＡＭセル組立て
・挿入回路３１はこのＶＰ＃２に対応するＲＡＭアドレ
ス０１５にしたがってＢＩＰ値等のＲＡＭデータ（図中
ｊ）をＲＡＭ１３あるいはＲＡＭ１４から読出して、Ｂ
ＩＰ演算を行い、演算の結果得られた新たなＢＩＰ値
（図中ｋ）をＲＡＭ１３あるいはＲＡＭ１４へ書きむ。
【００７８】また、このユーザセルｕ４を受信すること
によりＶＰ＃２のユーザセル数があらかじめ設定された
監視セル数と一致すると、ＯＡＭセル送出命令生成回路
３２はＶＰ＃２のＯＡＭセル送出命令を出し、ＯＡＭセ
ル送出命令としてユーザセルｕ４のＶＰＩ値（ＶＰ＃
２、図中ｌ）を図１のＲＡＭ１３あるいはＲＡＭ１４の
ＦＩＦＯバッファ相当領域に書込み、ＯＡＭセル送出命
令ライトアドレスカウンタ３４を１つカウントアップす
る。
によりＶＰ＃２のユーザセル数があらかじめ設定された
監視セル数と一致すると、ＯＡＭセル送出命令生成回路
３２はＶＰ＃２のＯＡＭセル送出命令を出し、ＯＡＭセ
ル送出命令としてユーザセルｕ４のＶＰＩ値（ＶＰ＃
２、図中ｌ）を図１のＲＡＭ１３あるいはＲＡＭ１４の
ＦＩＦＯバッファ相当領域に書込み、ＯＡＭセル送出命
令ライトアドレスカウンタ３４を１つカウントアップす
る。
【００７９】このときＯＡＭセル送出命令ライトアドレ
スカウンタ３４のカウント値Ｎ＋１がカウント範囲の最
大値と等しくなれば、ＯＡＭセル送出命令ライトアドレ
スカウンタ３４はキャリー３０６を出力し、カウント値
を０に設定する。また、ユーザセルｕ４はＯＡＭセル組
立て・挿入回路３１によって遅延されて出力セル０１３
（ＶＰ＃２）として出力される。
スカウンタ３４のカウント値Ｎ＋１がカウント範囲の最
大値と等しくなれば、ＯＡＭセル送出命令ライトアドレ
スカウンタ３４はキャリー３０６を出力し、カウント値
を０に設定する。また、ユーザセルｕ４はＯＡＭセル組
立て・挿入回路３１によって遅延されて出力セル０１３
（ＶＰ＃２）として出力される。
【００８０】次に、伝送品質監視ＯＡＭ処理回路が空き
セルｉ２を入力すると、ＯＡＭセル送出命令生成回路３
２はＯＡＭセル送出命令ライトアドレスカウンタ値
（０）とＯＡＭセル送出命令リードアドレスカウンタ値
（Ｎ＋１）とを比較し、図１に示すＲＡＭ１３，１４の
ＦＩＦＯバッファ相当領域のＯＡＭセル送出命令の有無
を判定し、ＯＡＭセル送出命令がある場合にはＶＰＩ値
そのものであるＯＡＭセル送出命令（ＶＰＩ値そのも
の、図中ｍ）を読出す。
セルｉ２を入力すると、ＯＡＭセル送出命令生成回路３
２はＯＡＭセル送出命令ライトアドレスカウンタ値
（０）とＯＡＭセル送出命令リードアドレスカウンタ値
（Ｎ＋１）とを比較し、図１に示すＲＡＭ１３，１４の
ＦＩＦＯバッファ相当領域のＯＡＭセル送出命令の有無
を判定し、ＯＡＭセル送出命令がある場合にはＶＰＩ値
そのものであるＯＡＭセル送出命令（ＶＰＩ値そのも
の、図中ｍ）を読出す。
【００８１】ここではユーザセルｕ４によりＯＡＭセル
送出命令が出されていたので、ＶＰ＃２がＲＡＭ１３あ
るいはＲＡＭ１４から読出され、さらにＶＰ＃２に対応
するＲＡＭアドレスのＢＩＰ値等（図中ｎ）がＲＡＭ１
３から読出され、ＯＡＭセル組立て・挿入回路３１は、
これらよりＯＡＭセルを組み立てて、空きセルｉ２の代
わりに送出する。このときＯＡＭセル送出命令リードア
ドレスカウンタ３５のカウント値Ｎ＋１がカウント範囲
の値と等しくなると、ＯＡＭセル送出命令リードアドレ
スカウンタ３５はキャリー３０７を出力し、当該カウン
ト値を０に設定する。以下、同様の動作が続いていく。
送出命令が出されていたので、ＶＰ＃２がＲＡＭ１３あ
るいはＲＡＭ１４から読出され、さらにＶＰ＃２に対応
するＲＡＭアドレスのＢＩＰ値等（図中ｎ）がＲＡＭ１
３から読出され、ＯＡＭセル組立て・挿入回路３１は、
これらよりＯＡＭセルを組み立てて、空きセルｉ２の代
わりに送出する。このときＯＡＭセル送出命令リードア
ドレスカウンタ３５のカウント値Ｎ＋１がカウント範囲
の値と等しくなると、ＯＡＭセル送出命令リードアドレ
スカウンタ３５はキャリー３０７を出力し、当該カウン
ト値を０に設定する。以下、同様の動作が続いていく。
【００８２】なお、図４は０系の動作について示してい
るが、１系の場合も同じである。
るが、１系の場合も同じである。
【００８３】本実施の形態によれば、予備系のＯＡＭセ
ル送出命令ライトアドレスカウンタとＯＡＭセル送出命
令リードアドレスカウンタは系間信号によりリセットさ
れるので、両系のＯＡＭセル送出命令ライトアドレスカ
ウンタ値と両系のＯＡＭセル送出命令リードアドレスカ
ウンタ値はそれぞれ一致する。また、実施の形態１に示
したように０系と１系のＲＡＭの内容は一致し、０系と
１系には同一の入力セルが与えられるので、０系と１系
の動作は一致する。
ル送出命令ライトアドレスカウンタとＯＡＭセル送出命
令リードアドレスカウンタは系間信号によりリセットさ
れるので、両系のＯＡＭセル送出命令ライトアドレスカ
ウンタ値と両系のＯＡＭセル送出命令リードアドレスカ
ウンタ値はそれぞれ一致する。また、実施の形態１に示
したように０系と１系のＲＡＭの内容は一致し、０系と
１系には同一の入力セルが与えられるので、０系と１系
の動作は一致する。
【００８４】したがって二重化切替時においてもＲＡＭ
１３のＦＩＦＯバッファに相当する領域のデータが連続
した値を保つことができる。従って、送出するＯＡＭセ
ルの内容が連続した値を保つことができ、伝送品質監視
ＯＡＭ機能の無瞬断二重化切替を行うことができる。
１３のＦＩＦＯバッファに相当する領域のデータが連続
した値を保つことができる。従って、送出するＯＡＭセ
ルの内容が連続した値を保つことができ、伝送品質監視
ＯＡＭ機能の無瞬断二重化切替を行うことができる。
【００８５】実施の形態３．また、図５は本発明に係る
伝送品質監視ＯＡＭ処理回路（送信側）のＯＡＭセル送
出命令制御部の別の実施の形態を示す構成図である。な
お、図５は０系の構成について示しているが、１系の構
成についても同様である。図において、図３と同符号は
同一又は相当部分を示す。３８２はＯＡＭセル送出命令
ライトアドレスカウンタ３４のプリセット信号を生成す
るＡＮＤゲート、３９２はＯＡＭセル送出命令リードア
ドレスカウンタ３５のプリセット信号を生成するＡＮＤ
ゲート、３１３はＯＡＭセル送出命令ライトアドレスカ
ウンタ３４に対するプリセット信号、３１４はＯＡＭセ
ル送出命令リードアドレスカウンタ３５に対するプリセ
ット信号である。
伝送品質監視ＯＡＭ処理回路（送信側）のＯＡＭセル送
出命令制御部の別の実施の形態を示す構成図である。な
お、図５は０系の構成について示しているが、１系の構
成についても同様である。図において、図３と同符号は
同一又は相当部分を示す。３８２はＯＡＭセル送出命令
ライトアドレスカウンタ３４のプリセット信号を生成す
るＡＮＤゲート、３９２はＯＡＭセル送出命令リードア
ドレスカウンタ３５のプリセット信号を生成するＡＮＤ
ゲート、３１３はＯＡＭセル送出命令ライトアドレスカ
ウンタ３４に対するプリセット信号、３１４はＯＡＭセ
ル送出命令リードアドレスカウンタ３５に対するプリセ
ット信号である。
【００８６】次に、図５に示す伝送品質監視ＯＡＭ処理
回路（送信側）のＯＡＭセル送出命令制御部の動作を説
明する。ＯＡＭセル送出命令ライトアドレスカウンタ３
４のカウント値とＯＡＭセル送出命令リードアドレスカ
ウンタ３５のカウント値を系間信号３０６および３０７
として他系へ出力し、他系から入力された系間信号の
内、ＯＡＭセル送出命令ライトアドレスカウンタ３４の
プリセット値入力として系間信号３０８を入力し、ＯＡ
Ｍセル送出命令リードアドレスカウンタ３５のプリセッ
ト値入力として系間信号３０９を入力する。なお、プリ
セットとは、カウンタのプリセット値の入力端子にプリ
セット値を入力しておき、プリセット信号を入力する
と、次のカウンタ値がプリセット値になり、この値から
カウンタが動作するようになることをいう。
回路（送信側）のＯＡＭセル送出命令制御部の動作を説
明する。ＯＡＭセル送出命令ライトアドレスカウンタ３
４のカウント値とＯＡＭセル送出命令リードアドレスカ
ウンタ３５のカウント値を系間信号３０６および３０７
として他系へ出力し、他系から入力された系間信号の
内、ＯＡＭセル送出命令ライトアドレスカウンタ３４の
プリセット値入力として系間信号３０８を入力し、ＯＡ
Ｍセル送出命令リードアドレスカウンタ３５のプリセッ
ト値入力として系間信号３０９を入力する。なお、プリ
セットとは、カウンタのプリセット値の入力端子にプリ
セット値を入力しておき、プリセット信号を入力する
と、次のカウンタ値がプリセット値になり、この値から
カウンタが動作するようになることをいう。
【００８７】ＡＮＤゲート３８２，３９２は系有意信号
３１０が有意でないとき、すなわち予備系であるとき、
ＯＡＭセル送出命令ライトアドレスカウンタ３４および
ＯＡＭセル送出命令リードアドレスカウンタ３５のプリ
セット信号を通過させる。ＯＡＭセル送出命令ライトア
ドレスカウンタ３４はこのプリセット信号により他系か
らのカウント値３０８がプリセットされ、ＯＡＭセル送
出命令リードアドレスカウンタ３５はこのプリセット信
号により他系からのカウント値３０９がプリセットされ
る。
３１０が有意でないとき、すなわち予備系であるとき、
ＯＡＭセル送出命令ライトアドレスカウンタ３４および
ＯＡＭセル送出命令リードアドレスカウンタ３５のプリ
セット信号を通過させる。ＯＡＭセル送出命令ライトア
ドレスカウンタ３４はこのプリセット信号により他系か
らのカウント値３０８がプリセットされ、ＯＡＭセル送
出命令リードアドレスカウンタ３５はこのプリセット信
号により他系からのカウント値３０９がプリセットされ
る。
【００８８】この実施の形態によれば、プリセットは１
セルごとに行われるので実施の形態２に比べてＯＡＭセ
ル送出命令ライトアドレスカウンタ３４、ＯＡＭセル送
出命令リードアドレスカウンタ３５の同期を迅速にとる
ことができる。
セルごとに行われるので実施の形態２に比べてＯＡＭセ
ル送出命令ライトアドレスカウンタ３４、ＯＡＭセル送
出命令リードアドレスカウンタ３５の同期を迅速にとる
ことができる。
【００８９】また、予備系のＯＡＭセル送出命令ライト
アドレスカウンタとＯＡＭセル送出命令リードアドレス
カウンタは系間信号によりプリセットされるので、０系
のＯＡＭセル送出命令ライトアドレスカウンタ値と１系
のＯＡＭセル送出命令ライトアドレスカウンタ値は一致
し、０系のＯＡＭセル送出命令リードアドレスカウンタ
値と１系のＯＡＭセル送出命令リードアドレスカウンタ
値も同様に一致する。
アドレスカウンタとＯＡＭセル送出命令リードアドレス
カウンタは系間信号によりプリセットされるので、０系
のＯＡＭセル送出命令ライトアドレスカウンタ値と１系
のＯＡＭセル送出命令ライトアドレスカウンタ値は一致
し、０系のＯＡＭセル送出命令リードアドレスカウンタ
値と１系のＯＡＭセル送出命令リードアドレスカウンタ
値も同様に一致する。
【００９０】また、実施の形態１に示したように０系と
１系のＲＡＭの内容は一致し、０系と１系には同一の入
力セルが与えられるので、０系と１系の動作は一致す
る。従って、二重化切替時においてもＲＡＭのＦＩＦＯ
バッファに相当する領域のデータが連続した値を保つこ
とができ、送出するＯＡＭセルの内容が連続した値を保
つことができ、伝送品質監視ＯＡＭ機能の無瞬断二重化
切替を行うことができる。
１系のＲＡＭの内容は一致し、０系と１系には同一の入
力セルが与えられるので、０系と１系の動作は一致す
る。従って、二重化切替時においてもＲＡＭのＦＩＦＯ
バッファに相当する領域のデータが連続した値を保つこ
とができ、送出するＯＡＭセルの内容が連続した値を保
つことができ、伝送品質監視ＯＡＭ機能の無瞬断二重化
切替を行うことができる。
【００９１】実施の形態４．また、図６は本発明に係る
伝送品質監視ＯＡＭ処理回路（送信側）の別の実施の形
態を示す構成図である。なお、図６は０系について示し
ているが、１系の構成についても同様である。図におい
て、図３と同符号は同一又は相当部分を示す。６１５は
ＯＡＭセル送出命令ライトアドレスカウンタ値、６１６
はＯＡＭセル送出命令リードアドレスカウンタ値であ
る。
伝送品質監視ＯＡＭ処理回路（送信側）の別の実施の形
態を示す構成図である。なお、図６は０系について示し
ているが、１系の構成についても同様である。図におい
て、図３と同符号は同一又は相当部分を示す。６１５は
ＯＡＭセル送出命令ライトアドレスカウンタ値、６１６
はＯＡＭセル送出命令リードアドレスカウンタ値であ
る。
【００９２】次に、図６に示す伝送品質監視ＯＡＭ処理
回路（送信側）の動作を説明する。ＯＡＭセル組立て・
挿入回路３１およびＯＡＭセル送出命令生成回路３２の
動作は実施の形態２と同様である。ＯＡＭセル送出命令
制御部３３に設けられたＯＡＭセル送出命令ライトアド
レスカウンタ３４およびＯＡＭセル送出命令リードアド
レスカウンタ３５はそれぞれＯＡＭセル送出命令生成回
路３２からの指示に従って動作し、自身のカウント値に
基づいて図１に示すＲＡＭ１３のＦＩＦＯバッファに相
当する領域のアドレスを生成する。
回路（送信側）の動作を説明する。ＯＡＭセル組立て・
挿入回路３１およびＯＡＭセル送出命令生成回路３２の
動作は実施の形態２と同様である。ＯＡＭセル送出命令
制御部３３に設けられたＯＡＭセル送出命令ライトアド
レスカウンタ３４およびＯＡＭセル送出命令リードアド
レスカウンタ３５はそれぞれＯＡＭセル送出命令生成回
路３２からの指示に従って動作し、自身のカウント値に
基づいて図１に示すＲＡＭ１３のＦＩＦＯバッファに相
当する領域のアドレスを生成する。
【００９３】また、ＯＡＭセル送出命令ライトアドレス
カウンタ３４およびＯＡＭセル送出命令リードアドレス
カウンタ３５はそれぞれ自身のカウンタ値を出力データ
セレクタ３７へ出力する。また、ＯＡＭセル送出命令ラ
イトアドレスカウンタ３４およびＯＡＭセル送出命令リ
ードアドレスカウンタ３５は入力ＲＡＭ１３（図示せ
ず）からＲＡＭデータ０２１をＯＡＭセル送出命令ライ
トアドレスカウンタ３４およびＯＡＭセル送出命令リー
ドアドレスカウンタ３５のプリセット値入力として入力
し、ＯＡＭセル送出命令ライトアドレスカウンタ３４に
対するプリセット信号３１３、ＯＡＭセル送出命令リー
ドアドレスカウンタ３５に対するプリセット信号３１４
によりプリセットする。
カウンタ３４およびＯＡＭセル送出命令リードアドレス
カウンタ３５はそれぞれ自身のカウンタ値を出力データ
セレクタ３７へ出力する。また、ＯＡＭセル送出命令ラ
イトアドレスカウンタ３４およびＯＡＭセル送出命令リ
ードアドレスカウンタ３５は入力ＲＡＭ１３（図示せ
ず）からＲＡＭデータ０２１をＯＡＭセル送出命令ライ
トアドレスカウンタ３４およびＯＡＭセル送出命令リー
ドアドレスカウンタ３５のプリセット値入力として入力
し、ＯＡＭセル送出命令ライトアドレスカウンタ３４に
対するプリセット信号３１３、ＯＡＭセル送出命令リー
ドアドレスカウンタ３５に対するプリセット信号３１４
によりプリセットする。
【００９４】また、出力アドレスセレクタ３６はＯＡＭ
セル送出命令生成回路３２からのＯＡＭセル送出命令の
出力時およびＯＡＭセル送出命令ライトアドレスカウン
タ３４のプリセット時にＯＡＭセル送出命令ライトアド
レス３０２を選択し、ＲＡＭ１３へ出力する。
セル送出命令生成回路３２からのＯＡＭセル送出命令の
出力時およびＯＡＭセル送出命令ライトアドレスカウン
タ３４のプリセット時にＯＡＭセル送出命令ライトアド
レス３０２を選択し、ＲＡＭ１３へ出力する。
【００９５】また、出力アドレスセレクタ３６はＯＡＭ
セル送出命令が発せられた後の最初の空きセルの位置で
のＯＡＭセル組立て・挿入時およびＯＡＭセル送出命令
リードアドレスカウンタ３５のプリセット時にＯＡＭセ
ル送出命令リードアドレス３０３を選択し、ＲＡＭ１３
へ出力する。また、その他のときは、出力アドレスセレ
クタ３６はＯＡＭセル組立て・挿入回路３１から出力さ
れるＯＡＭセル組立て情報格納用ＲＡＭアドレス３０１
を選択し、ＲＡＭ１３にＲＡＭアドレス０１５として出
力する。
セル送出命令が発せられた後の最初の空きセルの位置で
のＯＡＭセル組立て・挿入時およびＯＡＭセル送出命令
リードアドレスカウンタ３５のプリセット時にＯＡＭセ
ル送出命令リードアドレス３０３を選択し、ＲＡＭ１３
へ出力する。また、その他のときは、出力アドレスセレ
クタ３６はＯＡＭセル組立て・挿入回路３１から出力さ
れるＯＡＭセル組立て情報格納用ＲＡＭアドレス３０１
を選択し、ＲＡＭ１３にＲＡＭアドレス０１５として出
力する。
【００９６】また、出力データセレクタ３７はＯＡＭセ
ル送出命令生成回路３２からのＯＡＭセル送出命令の出
力時にＶＰＩ値であるＯＡＭセル送出命令３０５を選択
し、ＲＡＭ１３へ出力する。また、出力データセレクタ
３７はＯＡＭセル送出命令ライトアドレスカウンタ３４
のカウント値のライト時にカウンタ値６１５を選択し、
ＲＡＭ１３へ出力する。
ル送出命令生成回路３２からのＯＡＭセル送出命令の出
力時にＶＰＩ値であるＯＡＭセル送出命令３０５を選択
し、ＲＡＭ１３へ出力する。また、出力データセレクタ
３７はＯＡＭセル送出命令ライトアドレスカウンタ３４
のカウント値のライト時にカウンタ値６１５を選択し、
ＲＡＭ１３へ出力する。
【００９７】また、出力データセレクタ３７はＯＡＭセ
ル送出命令リードアドレスカウンタ値のライト時にカウ
ンタ値６１６を選択し、ＲＡＭ１３へ出力する。その他
のときは、出力データセレクタ３７はＯＡＭセル組立て
・挿入回路３１から出力されるＯＡＭセル組立て情報３
０４を選択し、ＲＡＭ１３へＲＡＭデータ０１９として
出力する。
ル送出命令リードアドレスカウンタ値のライト時にカウ
ンタ値６１６を選択し、ＲＡＭ１３へ出力する。その他
のときは、出力データセレクタ３７はＯＡＭセル組立て
・挿入回路３１から出力されるＯＡＭセル組立て情報３
０４を選択し、ＲＡＭ１３へＲＡＭデータ０１９として
出力する。
【００９８】次に、図６に示す伝送品質監視ＯＡＭ処理
回路（送信側）の動作を図７に示す説明図で説明する。
なお、図７は０系の動作について示しているが、１系の
動作についても同様である。まず、伝送品質監視ＯＡＭ
処理回路がＶＰ＃０のユーザセルｕ１を入力すると、Ｏ
ＡＭセル送出命令ライトアドレスカウンタ３４はＶＰ＃
０のＯＡＭセル送出命令ライトアドレスカウンタ３４の
カウント値が格納されているＲＡＭ１３のアドレスを出
力し、ＲＡＭ１３からＶＰ＃０のＯＡＭセル送出命令ラ
イトアドレスカウンタ３４のカウント値を読出す。ま
た、ＯＡＭセル送出命令ライトアドレスカウンタ３４に
対するプリセット信号３１３によりＯＡＭセル送出命令
ライトアドレスカウンタ３４のプリセットを行う（Ｎが
プリセットされる）。
回路（送信側）の動作を図７に示す説明図で説明する。
なお、図７は０系の動作について示しているが、１系の
動作についても同様である。まず、伝送品質監視ＯＡＭ
処理回路がＶＰ＃０のユーザセルｕ１を入力すると、Ｏ
ＡＭセル送出命令ライトアドレスカウンタ３４はＶＰ＃
０のＯＡＭセル送出命令ライトアドレスカウンタ３４の
カウント値が格納されているＲＡＭ１３のアドレスを出
力し、ＲＡＭ１３からＶＰ＃０のＯＡＭセル送出命令ラ
イトアドレスカウンタ３４のカウント値を読出す。ま
た、ＯＡＭセル送出命令ライトアドレスカウンタ３４に
対するプリセット信号３１３によりＯＡＭセル送出命令
ライトアドレスカウンタ３４のプリセットを行う（Ｎが
プリセットされる）。
【００９９】続いて、ＯＡＭセル送出命令リードアドレ
スカウンタ３５はＯＡＭセル送出命令リードアドレスカ
ウンタ値が格納されているＲＡＭ１３のアドレスを出力
し、ＯＡＭセル送出命令リードアドレスカウンタのカウ
ント値を読出す。また、ＯＡＭセル送出命令リードアド
レスカウンタ３５に対するプリセット信号３１４により
ＯＡＭセル送出命令リードアドレスカウンタ３５のプリ
セットを行う（Ｎがプリセットされる）。
スカウンタ３５はＯＡＭセル送出命令リードアドレスカ
ウンタ値が格納されているＲＡＭ１３のアドレスを出力
し、ＯＡＭセル送出命令リードアドレスカウンタのカウ
ント値を読出す。また、ＯＡＭセル送出命令リードアド
レスカウンタ３５に対するプリセット信号３１４により
ＯＡＭセル送出命令リードアドレスカウンタ３５のプリ
セットを行う（Ｎがプリセットされる）。
【０１００】ＯＡＭセル組立て・挿入回路３１はユーザ
セルｕ１のＶＰ＃０に対応するＲＡＭアドレス０１５に
したがってＢＩＰ値等のＲＡＭデータ（図中ａ）をＲＡ
Ｍ１３から読出して、ＢＩＰ値等の演算結果（図中ｂ）
をＲＡＭ１３へ書込む。このときユーザセルｕ１の受信
によりＶＰ＃０のユーザセルが監視セル数と等しくなれ
ば、ＯＡＭセル送出命令生成回路３２はＶＰ＃０のＯＡ
Ｍセル送出命令を出し、ＯＡＭセル送出命令としてユー
ザセルｕ１のＶＰＩ値（ＶＰ＃０）を図１に示すＲＡＭ
１３のＦＩＦＯバッファに相当する領域に書込み、ＯＡ
Ｍセル送出命令ライトアドレスカウンタ３４を１つカウ
ントアップする。
セルｕ１のＶＰ＃０に対応するＲＡＭアドレス０１５に
したがってＢＩＰ値等のＲＡＭデータ（図中ａ）をＲＡ
Ｍ１３から読出して、ＢＩＰ値等の演算結果（図中ｂ）
をＲＡＭ１３へ書込む。このときユーザセルｕ１の受信
によりＶＰ＃０のユーザセルが監視セル数と等しくなれ
ば、ＯＡＭセル送出命令生成回路３２はＶＰ＃０のＯＡ
Ｍセル送出命令を出し、ＯＡＭセル送出命令としてユー
ザセルｕ１のＶＰＩ値（ＶＰ＃０）を図１に示すＲＡＭ
１３のＦＩＦＯバッファに相当する領域に書込み、ＯＡ
Ｍセル送出命令ライトアドレスカウンタ３４を１つカウ
ントアップする。
【０１０１】続いて、ＯＡＭセル送出命令ライトアドレ
スカウンタ３４はＯＡＭセル送出命令ライトアドレスカ
ウンタ値を格納するアドレスを出力し、ＯＡＭセル送出
命令ライトアドレスカウンタ値（Ｎ＋１）をＲＡＭ１３
へ書込み、ＯＡＭセル送出命令リードアドレスカウンタ
３５はＯＡＭセル送出命令リードアドレスカウンタ値を
格納するアドレスを出力し、ＯＡＭセル送出命令リード
アドレスカウンタ値（Ｎ）をＲＡＭ１３へ書込む。
スカウンタ３４はＯＡＭセル送出命令ライトアドレスカ
ウンタ値を格納するアドレスを出力し、ＯＡＭセル送出
命令ライトアドレスカウンタ値（Ｎ＋１）をＲＡＭ１３
へ書込み、ＯＡＭセル送出命令リードアドレスカウンタ
３５はＯＡＭセル送出命令リードアドレスカウンタ値を
格納するアドレスを出力し、ＯＡＭセル送出命令リード
アドレスカウンタ値（Ｎ）をＲＡＭ１３へ書込む。
【０１０２】以下、この様に１セル毎にＢＩＰ値等の読
出しの前にＯＡＭセル送出命令ライトアドレスカウンタ
３４およびＯＡＭセル送出命令リードアドレスカウンタ
３５のプリセットを行い、ＢＩＰ値等の書込みの後にＯ
ＡＭセル送出命令ライトアドレスカウンタ３４およびＯ
ＡＭセル送出命令リードアドレスカウンタ３５のカウン
タ値の書込みを行う。
出しの前にＯＡＭセル送出命令ライトアドレスカウンタ
３４およびＯＡＭセル送出命令リードアドレスカウンタ
３５のプリセットを行い、ＢＩＰ値等の書込みの後にＯ
ＡＭセル送出命令ライトアドレスカウンタ３４およびＯ
ＡＭセル送出命令リードアドレスカウンタ３５のカウン
タ値の書込みを行う。
【０１０３】この実施の形態によれば、プリセットは１
セル毎に行われるので実施の形態２に比べてＯＡＭセル
送出命令ライトアドレスカウンタ３４、ＯＡＭセル送出
命令リードアドレスカウンタ３５の同期を迅速にとるこ
とができる。さらに、ＯＡＭセル送出命令ライトアドレ
スカウンタ３４、ＯＡＭセル送出命令リードアドレスカ
ウンタ３５の同期はＲＡＭ１３を介して行っているので
実施の形態２に比べて系間信号が不要になる。
セル毎に行われるので実施の形態２に比べてＯＡＭセル
送出命令ライトアドレスカウンタ３４、ＯＡＭセル送出
命令リードアドレスカウンタ３５の同期を迅速にとるこ
とができる。さらに、ＯＡＭセル送出命令ライトアドレ
スカウンタ３４、ＯＡＭセル送出命令リードアドレスカ
ウンタ３５の同期はＲＡＭ１３を介して行っているので
実施の形態２に比べて系間信号が不要になる。
【０１０４】また、上述したように０系と１系のＲＡＭ
の内容が一致していることより、両系のＯＡＭセル送出
命令ライトアドレスカウンタと両系のＯＡＭセル送出命
令リードアドレスカウンタはそれぞれＲＡＭより同一の
カウンタ値が読出されプリセットされるので、両系のＯ
ＡＭセル送出命令ライトアドレスカウンタ値と両系のＯ
ＡＭセル送出命令リードアドレスカウンタ値がそれぞれ
一致する。また０系と１系には同一の入力セルが与えら
れるので、０系と１系の動作は一致する。
の内容が一致していることより、両系のＯＡＭセル送出
命令ライトアドレスカウンタと両系のＯＡＭセル送出命
令リードアドレスカウンタはそれぞれＲＡＭより同一の
カウンタ値が読出されプリセットされるので、両系のＯ
ＡＭセル送出命令ライトアドレスカウンタ値と両系のＯ
ＡＭセル送出命令リードアドレスカウンタ値がそれぞれ
一致する。また０系と１系には同一の入力セルが与えら
れるので、０系と１系の動作は一致する。
【０１０５】したがって二重化切替時においてもＲＡＭ
のＦＩＦＯバッファに相当する領域のデータが連続した
値を保つことができ、送出するＯＡＭセルの内容が連続
した値を保つことができ、伝送品質監視ＯＡＭ機能の無
瞬断二重化切替を行うことができる。
のＦＩＦＯバッファに相当する領域のデータが連続した
値を保つことができ、送出するＯＡＭセルの内容が連続
した値を保つことができ、伝送品質監視ＯＡＭ機能の無
瞬断二重化切替を行うことができる。
【０１０６】実施の形態５．図８は本発明に係る伝送品
質監視装置の送信側回路の別の実施の形態を示す構成図
である。図において、図１と同符号は同一又は相当部分
を示す。８５，８６はそれぞれ０系と１系の送信側の伝
送品質監視ＯＡＭ処理回路１１，１２から出力されたＲ
ＡＭアドレス０１５，０１６を出力するか否かを制御す
るＲＡＭアドレス用バス接続バッファ、８７，８８はそ
れぞれ０系と１系の送信側の伝送品質監視ＯＡＭ処理回
路から出力されたＲＡＭ制御信号０１７，０１８を出力
するか否かを制御するＲＡＭ制御信号用バス接続バッフ
ァ、８９，８０はそれぞれ０系と１系の送信側の伝送品
質監視ＯＡＭ処理回路１１，１２から出力されたＲＡＭ
データ０１９，０２０を出力するか否かを制御するＲＡ
Ｍデータ用バス接続バッファ、８１，８２はそれぞれＲ
ＡＭアドレス用バス接続バッファ８７，８８から出力さ
れたＲＡＭ制御信号をＲＡＭ１３，１４へ出力するか否
かを制御するＡＮＤゲート、８３，８４はそれぞれＲＡ
Ｍデータ用バス接続バッファ８９，８０を制御するＲＡ
Ｍデータ用バス接続バッファ制御回路である。
質監視装置の送信側回路の別の実施の形態を示す構成図
である。図において、図１と同符号は同一又は相当部分
を示す。８５，８６はそれぞれ０系と１系の送信側の伝
送品質監視ＯＡＭ処理回路１１，１２から出力されたＲ
ＡＭアドレス０１５，０１６を出力するか否かを制御す
るＲＡＭアドレス用バス接続バッファ、８７，８８はそ
れぞれ０系と１系の送信側の伝送品質監視ＯＡＭ処理回
路から出力されたＲＡＭ制御信号０１７，０１８を出力
するか否かを制御するＲＡＭ制御信号用バス接続バッフ
ァ、８９，８０はそれぞれ０系と１系の送信側の伝送品
質監視ＯＡＭ処理回路１１，１２から出力されたＲＡＭ
データ０１９，０２０を出力するか否かを制御するＲＡ
Ｍデータ用バス接続バッファ、８１，８２はそれぞれＲ
ＡＭアドレス用バス接続バッファ８７，８８から出力さ
れたＲＡＭ制御信号をＲＡＭ１３，１４へ出力するか否
かを制御するＡＮＤゲート、８３，８４はそれぞれＲＡ
Ｍデータ用バス接続バッファ８９，８０を制御するＲＡ
Ｍデータ用バス接続バッファ制御回路である。
【０１０７】次に、図８に示す伝送品質監視装置の送信
側回路の動作を説明する。０系と１系の送信側の伝送品
質監視ＯＡＭ処理回路１１，１２の動作は実施の形態１
と同様であるので説明を省略し、二重化切替時の動作に
ついて説明する。自系が予備系の場合に、ＲＡＭアドレ
ス用バス接続バッファ８５，８６はそれぞれ送信側の伝
送品質監視ＯＡＭ処理回路１１，１２より出力されるＲ
ＡＭアドレス０１５，０１６の出力を禁止する。
側回路の動作を説明する。０系と１系の送信側の伝送品
質監視ＯＡＭ処理回路１１，１２の動作は実施の形態１
と同様であるので説明を省略し、二重化切替時の動作に
ついて説明する。自系が予備系の場合に、ＲＡＭアドレ
ス用バス接続バッファ８５，８６はそれぞれ送信側の伝
送品質監視ＯＡＭ処理回路１１，１２より出力されるＲ
ＡＭアドレス０１５，０１６の出力を禁止する。
【０１０８】たとえば、０系が現用系で、１系が予備系
の場合、ＲＡＭアドレス０１５の出力はＲＡＭアドレス
用バス接続バッファ８５をそのまま通過するが、ＲＡＭ
アドレス０１６の出力はＲＡＭアドレス用バス接続バッ
ファ８６によって禁止される。従って、ＲＡＭアドレス
０１５がＲＡＭ１３，１４へ同時に出力される。１系に
ついても同様である。即ち、ＲＡＭ１３，１４へ出力す
る０系，１系のＲＡＭアドレスは常に一致している。
の場合、ＲＡＭアドレス０１５の出力はＲＡＭアドレス
用バス接続バッファ８５をそのまま通過するが、ＲＡＭ
アドレス０１６の出力はＲＡＭアドレス用バス接続バッ
ファ８６によって禁止される。従って、ＲＡＭアドレス
０１５がＲＡＭ１３，１４へ同時に出力される。１系に
ついても同様である。即ち、ＲＡＭ１３，１４へ出力す
る０系，１系のＲＡＭアドレスは常に一致している。
【０１０９】また、自系が予備系の場合に、ＲＡＭ制御
信号用バス接続バッファ８７，８８はそれぞれ送信側の
伝送品質監視ＯＡＭ処理回路１１，１２より出力される
ＲＡＭ制御信号０１７，０１８の出力を禁止する。ま
た、０系，１系の両系のＲＡＭ１３，１４からＲＡＭ制
御信号を同時に読出した場合に両系のＲＡＭ制御信号同
志が衝突するので、これを回避するために、ＡＮＤゲー
ト８１，８２は自系が予備系の場合にはＲＡＭ制御信号
の内、ＲＡＭリードに関する信号の通過を禁止する。従
って、ＲＡＭ１３，１４へ出力する０系，１系のＲＡＭ
制御信号の内、ＲＡＭライトに関する信号は常に一致し
ている。
信号用バス接続バッファ８７，８８はそれぞれ送信側の
伝送品質監視ＯＡＭ処理回路１１，１２より出力される
ＲＡＭ制御信号０１７，０１８の出力を禁止する。ま
た、０系，１系の両系のＲＡＭ１３，１４からＲＡＭ制
御信号を同時に読出した場合に両系のＲＡＭ制御信号同
志が衝突するので、これを回避するために、ＡＮＤゲー
ト８１，８２は自系が予備系の場合にはＲＡＭ制御信号
の内、ＲＡＭリードに関する信号の通過を禁止する。従
って、ＲＡＭ１３，１４へ出力する０系，１系のＲＡＭ
制御信号の内、ＲＡＭライトに関する信号は常に一致し
ている。
【０１１０】また、ＲＡＭデータ用バス接続バッファ８
９，８０は自系が現用系の場合でかつＲＡＭデータ用バ
ス接続バッファ制御回路８３，８４によりＲＡＭデータ
書込み時にのみ送信側の伝送品質監視ＯＡＭ処理回路１
１，１２より出力されるＲＡＭデータ０１９，０２０の
出力を許可し、その他の場合は出力を禁止する。たとえ
ば、０系が現用系で、１系が予備系の場合、ＲＡＭデー
タ０１９はＲＡＭデータ用接続バッファ制御回路８３に
よってＲＡＭデータ用バス接続バッファ８９をそのまま
通過するが、ＲＡＭデータ０２０はＲＡＭデータ用接続
バッファ制御回路８４によって禁止される。従って、Ｒ
ＡＭデータ０１９はＲＡＭ１３，１４に書き込まれる。
１系についても同様である。即ち、ＲＡＭ１３，１４に
は常に同一のＲＡＭデータが書き込まれる。
９，８０は自系が現用系の場合でかつＲＡＭデータ用バ
ス接続バッファ制御回路８３，８４によりＲＡＭデータ
書込み時にのみ送信側の伝送品質監視ＯＡＭ処理回路１
１，１２より出力されるＲＡＭデータ０１９，０２０の
出力を許可し、その他の場合は出力を禁止する。たとえ
ば、０系が現用系で、１系が予備系の場合、ＲＡＭデー
タ０１９はＲＡＭデータ用接続バッファ制御回路８３に
よってＲＡＭデータ用バス接続バッファ８９をそのまま
通過するが、ＲＡＭデータ０２０はＲＡＭデータ用接続
バッファ制御回路８４によって禁止される。従って、Ｒ
ＡＭデータ０１９はＲＡＭ１３，１４に書き込まれる。
１系についても同様である。即ち、ＲＡＭ１３，１４に
は常に同一のＲＡＭデータが書き込まれる。
【０１１１】上述した通り、０系，１系のＲＡＭ１３，
１４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号の
内ＲＡＭライトに関する信号、ＲＡＭデータが与えられ
るので、０系と１系のＲＡＭの内容は一致し、入力セル
０１１および０１２には同一の入力が与えられるので、
０系と１系の動作は一致する。したがって二重化切替時
においてもＲＡＭのデータが連続した値を保つことがで
き、伝送品質監視ＯＡＭ機能の無瞬断二重化切替を行う
ことができる。
１４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号の
内ＲＡＭライトに関する信号、ＲＡＭデータが与えられ
るので、０系と１系のＲＡＭの内容は一致し、入力セル
０１１および０１２には同一の入力が与えられるので、
０系と１系の動作は一致する。したがって二重化切替時
においてもＲＡＭのデータが連続した値を保つことがで
き、伝送品質監視ＯＡＭ機能の無瞬断二重化切替を行う
ことができる。
【０１１２】実施の形態６．図９は本発明に係る伝送品
質監視装置の受信側回路の一実施の形態を示す構成図で
ある。図において、９１は外部からセル９１１を入力
し、伝送品質監視ＯＡＭセルのモニタまたはドロップを
行い、セル９１３として出力する０系の受信側の伝送品
質監視ＯＡＭ処理回路、９２は外部から９１２を入力
し、伝送品質監視ＯＡＭセルのモニタまたはドロップを
行い、セル９１４として出力する１系の受信側の伝送品
質監視ＯＡＭ処理回路、９３，９４はそれぞれ０系と１
系の伝送品質監視受信情報を格納するＲＡＭであり、図
１６のメモリ１６２、エラーカウント数を格納するメモ
リ１６８に相当する２つのメモリ領域に分割して使用さ
れる。
質監視装置の受信側回路の一実施の形態を示す構成図で
ある。図において、９１は外部からセル９１１を入力
し、伝送品質監視ＯＡＭセルのモニタまたはドロップを
行い、セル９１３として出力する０系の受信側の伝送品
質監視ＯＡＭ処理回路、９２は外部から９１２を入力
し、伝送品質監視ＯＡＭセルのモニタまたはドロップを
行い、セル９１４として出力する１系の受信側の伝送品
質監視ＯＡＭ処理回路、９３，９４はそれぞれ０系と１
系の伝送品質監視受信情報を格納するＲＡＭであり、図
１６のメモリ１６２、エラーカウント数を格納するメモ
リ１６８に相当する２つのメモリ領域に分割して使用さ
れる。
【０１１３】また、９５は０系の受信側の伝送品質監視
ＯＡＭ処理回路９１から出力されたＲＡＭアドレス９１
５と１系の受信側の伝送品質監視ＯＡＭ処理回路９２か
ら出力されたＲＡＭアドレス９１６との２出力の内から
１つを選択しＲＡＭ９３へ出力する０系のアドレスセレ
クタ、９６は０系の受信側の伝送品質監視ＯＡＭ処理回
路９１から出力されたＲＡＭアドレス９１５と１系の受
信側の伝送品質監視ＯＡＭ処理回路９２から出力された
ＲＡＭアドレス９１６との２入力の内、１つを選択しＲ
ＡＭ９４へ出力する１系のアドレスセレクタである。
ＯＡＭ処理回路９１から出力されたＲＡＭアドレス９１
５と１系の受信側の伝送品質監視ＯＡＭ処理回路９２か
ら出力されたＲＡＭアドレス９１６との２出力の内から
１つを選択しＲＡＭ９３へ出力する０系のアドレスセレ
クタ、９６は０系の受信側の伝送品質監視ＯＡＭ処理回
路９１から出力されたＲＡＭアドレス９１５と１系の受
信側の伝送品質監視ＯＡＭ処理回路９２から出力された
ＲＡＭアドレス９１６との２入力の内、１つを選択しＲ
ＡＭ９４へ出力する１系のアドレスセレクタである。
【０１１４】また、９７は０系の受信側の伝送品質監視
ＯＡＭ処理回路９１から出力されたＲＡＭ制御信号９１
７と１系の受信側の伝送品質監視ＯＡＭ処理回路９２か
ら出力されたＲＡＭ制御信号９１８との２入力の内、１
つを選択しＲＡＭ９３へ出力する０系の制御信号セレク
タ、９８は０系の受信側の伝送品質監視ＯＡＭ処理回路
９７から出力されたＲＡＭ制御信号９１７と１系の受信
側の伝送品質監視ＯＡＭ処理回路９２から出力されたＲ
ＡＭ制御信号９１８との２入力の内、１つを選択しＲＡ
Ｍ９４へ出力する１系の制御信号セレクタである。
ＯＡＭ処理回路９１から出力されたＲＡＭ制御信号９１
７と１系の受信側の伝送品質監視ＯＡＭ処理回路９２か
ら出力されたＲＡＭ制御信号９１８との２入力の内、１
つを選択しＲＡＭ９３へ出力する０系の制御信号セレク
タ、９８は０系の受信側の伝送品質監視ＯＡＭ処理回路
９７から出力されたＲＡＭ制御信号９１７と１系の受信
側の伝送品質監視ＯＡＭ処理回路９２から出力されたＲ
ＡＭ制御信号９１８との２入力の内、１つを選択しＲＡ
Ｍ９４へ出力する１系の制御信号セレクタである。
【０１１５】また、９９は０系の受信側の伝送品質監視
ＯＡＭ処理回路９１から出力されたＲＡＭデータ９１９
と１系の受信側の伝送品質監視ＯＡＭ処理回路９２から
出力されたＲＡＭデータ９２０との２入力の内、１つを
選択しＲＡＭ９３へ出力する０系のデータセレクタ、９
０は０系の受信側の伝送品質監視ＯＡＭ処理回路９１か
ら出力されたＲＡＭデータ９１９と１系の受信側の伝送
品質監視ＯＡＭ処理回路９２から出力されたＲＡＭデー
タ９２０との２入力の内、１つを選択しＲＡＭ９４へ出
力する１系のデータセレクタである。９２１，９２２は
ＲＡＭ９１，９２より読み出されるデータである。
ＯＡＭ処理回路９１から出力されたＲＡＭデータ９１９
と１系の受信側の伝送品質監視ＯＡＭ処理回路９２から
出力されたＲＡＭデータ９２０との２入力の内、１つを
選択しＲＡＭ９３へ出力する０系のデータセレクタ、９
０は０系の受信側の伝送品質監視ＯＡＭ処理回路９１か
ら出力されたＲＡＭデータ９１９と１系の受信側の伝送
品質監視ＯＡＭ処理回路９２から出力されたＲＡＭデー
タ９２０との２入力の内、１つを選択しＲＡＭ９４へ出
力する１系のデータセレクタである。９２１，９２２は
ＲＡＭ９１，９２より読み出されるデータである。
【０１１６】次に、図９に示す伝送品質監視装置（受信
側）の動作を説明する。０系の受信側の伝送品質監視Ｏ
ＡＭ処理回路９１、１系の受信側の伝送品質監視ＯＡＭ
処理回路９２は、セルを外部より入力してＶＰ毎のユー
ザセル毎にＶＰＩ値に基づいてＲＡＭアドレスを作成
し、このＲＡＭアドレスのＢＩＰ値等のデータをＲＡＭ
９２，９３から読み出して、ＢＩＰ演算を行い、その結
果得られた新たなＢＩＰ値と受信した伝送品質監視ＯＡ
Ｍセルに格納されたＢＩＰ値等とを比較することによ
り、不一致エラーを検出したら、そのエラー数を数え
る。なお、入力セル９１１および９１２には同一の入力
が与えられるものとする。
側）の動作を説明する。０系の受信側の伝送品質監視Ｏ
ＡＭ処理回路９１、１系の受信側の伝送品質監視ＯＡＭ
処理回路９２は、セルを外部より入力してＶＰ毎のユー
ザセル毎にＶＰＩ値に基づいてＲＡＭアドレスを作成
し、このＲＡＭアドレスのＢＩＰ値等のデータをＲＡＭ
９２，９３から読み出して、ＢＩＰ演算を行い、その結
果得られた新たなＢＩＰ値と受信した伝送品質監視ＯＡ
Ｍセルに格納されたＢＩＰ値等とを比較することによ
り、不一致エラーを検出したら、そのエラー数を数え
る。なお、入力セル９１１および９１２には同一の入力
が与えられるものとする。
【０１１７】図１０は図９に示す伝送品質監視装置の受
信側回路の動作を示す動作説明図である。図９に示す伝
送品質監視装置の動作を図１０に示す動作説明図で説明
する。図１０は０系の動作について示しているが、１系
についても同様である。まず、０系の受信側の伝送品質
監視ＯＡＭ処理回路９１がＶＰ＃０のユーザセルｕ１を
入力すると、このＶＰ＃０に基づいてＲＡＭアドレス９
１５を作成し、このＲＡＭアドレス９１５にしたがって
ＢＩＰ値等のＲＡＭデータ（図中ａ）がＲＡＭ９３から
読み出され、ＢＩＰ演算を行い、この演算の結果得られ
た新たなＢＩＰ値等（図中ｂ）が書込まれる。また、ユ
ーザセルｕ１は０系の受信側の伝送品質監視ＯＡＭ処理
回路９１によって遅延され出力される。
信側回路の動作を示す動作説明図である。図９に示す伝
送品質監視装置の動作を図１０に示す動作説明図で説明
する。図１０は０系の動作について示しているが、１系
についても同様である。まず、０系の受信側の伝送品質
監視ＯＡＭ処理回路９１がＶＰ＃０のユーザセルｕ１を
入力すると、このＶＰ＃０に基づいてＲＡＭアドレス９
１５を作成し、このＲＡＭアドレス９１５にしたがって
ＢＩＰ値等のＲＡＭデータ（図中ａ）がＲＡＭ９３から
読み出され、ＢＩＰ演算を行い、この演算の結果得られ
た新たなＢＩＰ値等（図中ｂ）が書込まれる。また、ユ
ーザセルｕ１は０系の受信側の伝送品質監視ＯＡＭ処理
回路９１によって遅延され出力される。
【０１１８】次に、０系の受信側の伝送品質監視ＯＡＭ
処理回路９１がＶＰ＃１のユーザセルｕ２を入力する
と、このＶＰ＃１に基づいてＲＡＭアドレス９１５を作
成し、このＲＡＭアドレス９１５にしたがってＢＩＰ値
等のＲＡＭデータ（図中ｃ）がＲＡＭ９３から読み出さ
れ、ＢＩＰ演算を行い、この演算の結果得られた新たな
ＢＩＰ値等（図中ｄ）がＲＡＭ９３に書き込まれる。ま
た、ユーザセルｕ２は０系の受信側の伝送品質監視ＯＡ
Ｍ処理回路９１によって遅延され出力される。
処理回路９１がＶＰ＃１のユーザセルｕ２を入力する
と、このＶＰ＃１に基づいてＲＡＭアドレス９１５を作
成し、このＲＡＭアドレス９１５にしたがってＢＩＰ値
等のＲＡＭデータ（図中ｃ）がＲＡＭ９３から読み出さ
れ、ＢＩＰ演算を行い、この演算の結果得られた新たな
ＢＩＰ値等（図中ｄ）がＲＡＭ９３に書き込まれる。ま
た、ユーザセルｕ２は０系の受信側の伝送品質監視ＯＡ
Ｍ処理回路９１によって遅延され出力される。
【０１１９】次に、０系の受信側の伝送品質監視ＯＡＭ
処理回路９１がＶＰ＃０のユーザセルｕ３を入力する
と、このＶＰ＃０に基づいてＲＡＭアドレス９１５を作
成し、このＲＡＭアドレス９１５にしたがってＢＩＰ値
等のＲＡＭデータ（図中ｅ）がＲＡＭ９３から読み出さ
れ、ＢＩＰ演算を行い、この演算の結果得られた新たな
ＢＩＰ値等（図中ｆ）がＲＡＭ９３に書き込まれる。ま
た、ユーザセルｕ３は０系の受信側の伝送品質監視ＯＡ
Ｍ処理回路９１によって遅延され出力される。
処理回路９１がＶＰ＃０のユーザセルｕ３を入力する
と、このＶＰ＃０に基づいてＲＡＭアドレス９１５を作
成し、このＲＡＭアドレス９１５にしたがってＢＩＰ値
等のＲＡＭデータ（図中ｅ）がＲＡＭ９３から読み出さ
れ、ＢＩＰ演算を行い、この演算の結果得られた新たな
ＢＩＰ値等（図中ｆ）がＲＡＭ９３に書き込まれる。ま
た、ユーザセルｕ３は０系の受信側の伝送品質監視ＯＡ
Ｍ処理回路９１によって遅延され出力される。
【０１２０】次に、０系の受信側の伝送品質監視ＯＡＭ
処理回路９１がＶＰ＃０のＯＡＭセルｍ１を入力する
と、このＶＰ＃０に基づいてＲＡＭアドレス９１５を作
成し、このＲＡＭアドレス９１５にしたがってＢＩＰ値
等のＲＡＭデータ（図中ｇ）がＲＡＭ９３から読み出さ
れ、入力されたＯＡＭセルに搭載されているＢＩＰ値等
との比較が行われる。比較結果が不一致の場合、エラー
数がカウントされ、ＲＡＭ９３にエラー数が書き込まれ
る（図中ｈ）。ＯＡＭセルｍ１は、モニタ時は０系の受
信側の伝送品質監視ＯＡＭ処理回路９１によって遅延後
出力され、ドロップ時はＯＡＭセルｍ１のかわりに空き
セル（アイドルセル）が挿入され出力される。
処理回路９１がＶＰ＃０のＯＡＭセルｍ１を入力する
と、このＶＰ＃０に基づいてＲＡＭアドレス９１５を作
成し、このＲＡＭアドレス９１５にしたがってＢＩＰ値
等のＲＡＭデータ（図中ｇ）がＲＡＭ９３から読み出さ
れ、入力されたＯＡＭセルに搭載されているＢＩＰ値等
との比較が行われる。比較結果が不一致の場合、エラー
数がカウントされ、ＲＡＭ９３にエラー数が書き込まれ
る（図中ｈ）。ＯＡＭセルｍ１は、モニタ時は０系の受
信側の伝送品質監視ＯＡＭ処理回路９１によって遅延後
出力され、ドロップ時はＯＡＭセルｍ１のかわりに空き
セル（アイドルセル）が挿入され出力される。
【０１２１】次に、０系の受信側の伝送品質監視ＯＡＭ
処理回路９１がＶＰ＃２のユーザセルｕ４を入力する
と、ユーザセルｕ１，ｕ２，ｕ３の場合と同様にこのＶ
Ｐ＃２に基づいてＲＡＭアドレス９１５を作成し、この
ＲＡＭアドレス９１５にしたがってＢＩＰ値等のＲＡＭ
データの読み出し・書き込みが行われ、ユーザセルｕ４
は０系の受信側の伝送品質監視ＯＡＭ処理回路９１によ
って遅延され出力される。
処理回路９１がＶＰ＃２のユーザセルｕ４を入力する
と、ユーザセルｕ１，ｕ２，ｕ３の場合と同様にこのＶ
Ｐ＃２に基づいてＲＡＭアドレス９１５を作成し、この
ＲＡＭアドレス９１５にしたがってＢＩＰ値等のＲＡＭ
データの読み出し・書き込みが行われ、ユーザセルｕ４
は０系の受信側の伝送品質監視ＯＡＭ処理回路９１によ
って遅延され出力される。
【０１２２】また、次の空きセル（アイドルセル）ｉ２
の入力時には何も処理は行わず、アイドルセルｉ２がそ
のまま出力される。
の入力時には何も処理は行わず、アイドルセルｉ２がそ
のまま出力される。
【０１２３】以下同様の動作が続いていく。
【０１２４】次に、二重化切替時の動作について説明す
る。アドレスセレクタ９５，９６はそれぞれ受信側の伝
送品質監視ＯＡＭ処理回路９１，９２より出力されるＲ
ＡＭアドレス９１５，９１６について自系が予備系の場
合に現用系となっている他系から入力されるＲＡＭアド
レスを選択し、ＲＡＭ９３，９４に出力する。
る。アドレスセレクタ９５，９６はそれぞれ受信側の伝
送品質監視ＯＡＭ処理回路９１，９２より出力されるＲ
ＡＭアドレス９１５，９１６について自系が予備系の場
合に現用系となっている他系から入力されるＲＡＭアド
レスを選択し、ＲＡＭ９３，９４に出力する。
【０１２５】例えば０系が現用系、１系が予備系とした
場合、アドレスセレクタ９５，９６とも０系の受信側の
伝送品質監視ＯＡＭ処理回路９１から出力されるＲＡＭ
アドレス９１５を選択する。したがって、ＲＡＭアドレ
ス９１５がＲＡＭ９３，９４へ出力される。１系の場合
についても同様である。即ち、ＲＡＭ９３，９４へ出力
する０系，１系のＲＡＭアドレスは常に一致している。
場合、アドレスセレクタ９５，９６とも０系の受信側の
伝送品質監視ＯＡＭ処理回路９１から出力されるＲＡＭ
アドレス９１５を選択する。したがって、ＲＡＭアドレ
ス９１５がＲＡＭ９３，９４へ出力される。１系の場合
についても同様である。即ち、ＲＡＭ９３，９４へ出力
する０系，１系のＲＡＭアドレスは常に一致している。
【０１２６】また、制御信号セレクタ９７，９８はそれ
ぞれ受信側の伝送品質監視ＯＡＭ処理回路９１，９２よ
り出力されるＲＡＭ制御信号９１７，９１８について自
系が予備系の場合に現用系となっている他系から入力さ
れるＲＡＭ制御信号を選択し、ＲＡＭ９３，９４に出力
する。
ぞれ受信側の伝送品質監視ＯＡＭ処理回路９１，９２よ
り出力されるＲＡＭ制御信号９１７，９１８について自
系が予備系の場合に現用系となっている他系から入力さ
れるＲＡＭ制御信号を選択し、ＲＡＭ９３，９４に出力
する。
【０１２７】例えば０系が現用系、１系が予備系とした
場合、制御信号セレクタ９７，９８とも０系の受信側の
伝送品質監視ＯＡＭ処理回路９１から出力されるＲＡＭ
制御信号９１７を選択する。したがってＲＡＭ制御信号
９１７がＲＡＭ９３，９４へ出力される。即ち、ＲＡＭ
９３，９４へ出力する０系，１系のＲＡＭ制御信号は常
に一致している。
場合、制御信号セレクタ９７，９８とも０系の受信側の
伝送品質監視ＯＡＭ処理回路９１から出力されるＲＡＭ
制御信号９１７を選択する。したがってＲＡＭ制御信号
９１７がＲＡＭ９３，９４へ出力される。即ち、ＲＡＭ
９３，９４へ出力する０系，１系のＲＡＭ制御信号は常
に一致している。
【０１２８】また、データセレクタ９９，９０はそれぞ
れ受信側の伝送品質監視ＯＡＭ処理回路９１，９２より
出力されるＲＡＭデータ９１９，９２０について自系が
予備系の場合に現用系となっている他系から入力される
ＲＡＭデータを選択し、ＲＡＭ９３，９４へ出力する。
れ受信側の伝送品質監視ＯＡＭ処理回路９１，９２より
出力されるＲＡＭデータ９１９，９２０について自系が
予備系の場合に現用系となっている他系から入力される
ＲＡＭデータを選択し、ＲＡＭ９３，９４へ出力する。
【０１２９】例えば、０系が現用系、１系が予備系とし
た場合、データセレクタ９９，９０とも０系の受信側の
伝送品質監視ＯＡＭ処理回路９１から出力されるＲＡＭ
データ９１９を選択する。したがってＲＡＭデータ９１
９がＲＡＭ９３，９４へ出力される。即ち、ＲＡＭ９
３，９４には常に同一のＲＡＭデータが書き込まれる。
た場合、データセレクタ９９，９０とも０系の受信側の
伝送品質監視ＯＡＭ処理回路９１から出力されるＲＡＭ
データ９１９を選択する。したがってＲＡＭデータ９１
９がＲＡＭ９３，９４へ出力される。即ち、ＲＡＭ９
３，９４には常に同一のＲＡＭデータが書き込まれる。
【０１３０】上述した通り、０系，１系のＲＡＭ９３，
９４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号、
ＲＡＭデータが与えられるので、０系と１系のＲＡＭの
内容は一致し、入力セル９１１および９１２には同一の
入力が与えられるので、０系と１系の動作は一致する。
したがって二重化切替時においてもＲＡＭのデータが連
続した値を保つことができ、伝送品質監視ＯＡＭ機能の
無瞬断二重化切替を行うことができる。
９４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号、
ＲＡＭデータが与えられるので、０系と１系のＲＡＭの
内容は一致し、入力セル９１１および９１２には同一の
入力が与えられるので、０系と１系の動作は一致する。
したがって二重化切替時においてもＲＡＭのデータが連
続した値を保つことができ、伝送品質監視ＯＡＭ機能の
無瞬断二重化切替を行うことができる。
【０１３１】実施の形態７．また、図１１は本発明に係
る伝送品質監視装置の受信側回路の別の実施の形態を示
す構成図である。なお、図１１は０系の構成について示
しているが、１系の構成についても同様である。図にお
いて、図９と同符号は同一又は相当部分を示す。１１
５，１１６はそれぞれ０系と１系の受信側の伝送品質監
視ＯＡＭ処理回路から出力されたＲＡＭアドレス９１
５，９１６を出力するか否かを制御するＲＡＭアドレス
用バス接続バッファ、１１７，１１８はそれぞれ０系と
１系の受信側の伝送品質監視ＯＡＭ処理回路９１，９２
から出力されたＲＡＭ制御信号９１７，９１８を出力す
るか否かを制御するＲＡＭ制御信号用バス接続バッフ
ァ、１１９，１１０はそれぞれ０系と１系の受信側の伝
送品質監視ＯＡＭ処理回路９１，９２から出力されたＲ
ＡＭデータ９１９，９２０を出力するか否かを制御する
ＲＡＭデータ用バス接続バッファ、１１１，１１２はそ
れぞれＲＡＭアドレス用バス接続バッファ１１７，１１
８から出力されたＲＡＭ制御信号のＲＡＭ９３，９４へ
出力するか否かを制御するＡＮＤゲート、１１３，１１
４はそれぞれＲＡＭデータ用バス接続バッファ１１９，
１１０を制御するＲＡＭデータ用バス接続バッファ制御
回路、９１１，９１２は入力セル、９１３，９１４は出
力セルである。
る伝送品質監視装置の受信側回路の別の実施の形態を示
す構成図である。なお、図１１は０系の構成について示
しているが、１系の構成についても同様である。図にお
いて、図９と同符号は同一又は相当部分を示す。１１
５，１１６はそれぞれ０系と１系の受信側の伝送品質監
視ＯＡＭ処理回路から出力されたＲＡＭアドレス９１
５，９１６を出力するか否かを制御するＲＡＭアドレス
用バス接続バッファ、１１７，１１８はそれぞれ０系と
１系の受信側の伝送品質監視ＯＡＭ処理回路９１，９２
から出力されたＲＡＭ制御信号９１７，９１８を出力す
るか否かを制御するＲＡＭ制御信号用バス接続バッフ
ァ、１１９，１１０はそれぞれ０系と１系の受信側の伝
送品質監視ＯＡＭ処理回路９１，９２から出力されたＲ
ＡＭデータ９１９，９２０を出力するか否かを制御する
ＲＡＭデータ用バス接続バッファ、１１１，１１２はそ
れぞれＲＡＭアドレス用バス接続バッファ１１７，１１
８から出力されたＲＡＭ制御信号のＲＡＭ９３，９４へ
出力するか否かを制御するＡＮＤゲート、１１３，１１
４はそれぞれＲＡＭデータ用バス接続バッファ１１９，
１１０を制御するＲＡＭデータ用バス接続バッファ制御
回路、９１１，９１２は入力セル、９１３，９１４は出
力セルである。
【０１３２】次に、図１１に示す伝送品質監視装置の受
信側回路の動作を説明する。０系と１系の受信側の伝送
品質監視ＯＡＭ処理回路９１，９２の動作は、図９と同
様であるので説明は省略し、二重化切替時の動作のみに
ついて説明する。
信側回路の動作を説明する。０系と１系の受信側の伝送
品質監視ＯＡＭ処理回路９１，９２の動作は、図９と同
様であるので説明は省略し、二重化切替時の動作のみに
ついて説明する。
【０１３３】ＲＡＭアドレス用バス接続バッファ１１
５，１１６は自系が予備系の場合に、それぞれ受信側の
伝送品質監視ＯＡＭ処理回路９１，９２より出力される
ＲＡＭアドレス９１５，９１６の出力を禁止する。例え
ば、０系が現用系、１系が予備系である場合、ＲＡＭア
ドレス９１５はＲＡＭアドレス用バス接続バッファ１１
５をそのまま通過し、ＲＡＭアドレス９１６はＲＡＭア
ドレス用バス接続バッファ１１６によって出力を禁止さ
れる。
５，１１６は自系が予備系の場合に、それぞれ受信側の
伝送品質監視ＯＡＭ処理回路９１，９２より出力される
ＲＡＭアドレス９１５，９１６の出力を禁止する。例え
ば、０系が現用系、１系が予備系である場合、ＲＡＭア
ドレス９１５はＲＡＭアドレス用バス接続バッファ１１
５をそのまま通過し、ＲＡＭアドレス９１６はＲＡＭア
ドレス用バス接続バッファ１１６によって出力を禁止さ
れる。
【０１３４】したがってＲＡＭアドレス９１５はＲＡＭ
９３とＲＡＭ９４へ出力される。１系が現用系、０系が
予備系の場合についても同様である。即ち、ＲＡＭ９
３，９４へ出力する０系，１系のＲＡＭアドレスは常に
一致している。
９３とＲＡＭ９４へ出力される。１系が現用系、０系が
予備系の場合についても同様である。即ち、ＲＡＭ９
３，９４へ出力する０系，１系のＲＡＭアドレスは常に
一致している。
【０１３５】また、自系が予備系の場合に、ＲＡＭ制御
信号用バス接続バッファ１１７，１１８はそれぞれ受信
側の伝送品質監視ＯＡＭ処理回路９１，９２より出力さ
れるＲＡＭ制御信号９１７，９１８の出力を禁止する。
また、０系，１系の両系のＲＡＭ９３，９４からＲＡＭ
制御信号を同時に読み出した場合に両系のＲＡＭ制御信
号同志が衝突するので、これを回避する必要がある。
信号用バス接続バッファ１１７，１１８はそれぞれ受信
側の伝送品質監視ＯＡＭ処理回路９１，９２より出力さ
れるＲＡＭ制御信号９１７，９１８の出力を禁止する。
また、０系，１系の両系のＲＡＭ９３，９４からＲＡＭ
制御信号を同時に読み出した場合に両系のＲＡＭ制御信
号同志が衝突するので、これを回避する必要がある。
【０１３６】このために、ＡＮＤゲート１１１，１１２
は自系が予備系の場合には、ＲＡＭ制御信号の内、ＲＡ
Ｍリードに関する信号の通過を禁止する。従って、ＲＡ
Ｍ９３，９４へ出力する０系，１系のＲＡＭ制御信号の
内、ＲＡＭライトに関する信号のみは常に一致してい
る。
は自系が予備系の場合には、ＲＡＭ制御信号の内、ＲＡ
Ｍリードに関する信号の通過を禁止する。従って、ＲＡ
Ｍ９３，９４へ出力する０系，１系のＲＡＭ制御信号の
内、ＲＡＭライトに関する信号のみは常に一致してい
る。
【０１３７】また、ＲＡＭデータ用バス接続バッファ１
１９，１１０は自系が現用系の場合でかつＲＡＭデータ
用バス接続バッファ制御回路１１３，１１４によりＲＡ
Ｍデータ書き込み時にのみ受信側の伝送品質監視ＯＡＭ
処理回路９１，９２より出力されるＲＡＭデータ９１
９，９２０の出力を許可し、その他の場合は出力を禁止
する。
１９，１１０は自系が現用系の場合でかつＲＡＭデータ
用バス接続バッファ制御回路１１３，１１４によりＲＡ
Ｍデータ書き込み時にのみ受信側の伝送品質監視ＯＡＭ
処理回路９１，９２より出力されるＲＡＭデータ９１
９，９２０の出力を許可し、その他の場合は出力を禁止
する。
【０１３８】たとえば、０系が現用系で、１系が予備系
の場合、ＲＡＭデータ９１９はＲＡＭデータ用バス接続
バッファ１１９をそのまま通過するが、ＲＡＭデータ９
２０の出力がＲＡＭデータ用バス接続バッファ１１０を
通過することはＲＡＭデータ用バス接続バッファ制御回
路１１４によって禁止される。従って、ＲＡＭデータ９
１９のみがＲＡＭ９３，９４に書き込まれる。１系につ
いても同様である。即ち、ＲＡＭ９３，９４には常に同
一のＲＡＭデータが書き込まれる。
の場合、ＲＡＭデータ９１９はＲＡＭデータ用バス接続
バッファ１１９をそのまま通過するが、ＲＡＭデータ９
２０の出力がＲＡＭデータ用バス接続バッファ１１０を
通過することはＲＡＭデータ用バス接続バッファ制御回
路１１４によって禁止される。従って、ＲＡＭデータ９
１９のみがＲＡＭ９３，９４に書き込まれる。１系につ
いても同様である。即ち、ＲＡＭ９３，９４には常に同
一のＲＡＭデータが書き込まれる。
【０１３９】上述した通り、０系，１系のＲＡＭ９３，
９４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号の
内ＲＡＭ書き込みに関する信号、ＲＡＭデータが与えら
れるので、０系と１系のＲＡＭの内容は一致し、入力セ
ル９１１および９１２には同一の入力が与えられるの
で、０系と１系の動作は一致する。したがって二重化切
替時においてもＲＡＭのデータが連続した値を保つこと
ができ、伝送品質監視ＯＡＭ機能の無瞬断二重化切替を
行うことができる。
９４には常に同一のＲＡＭアドレス、ＲＡＭ制御信号の
内ＲＡＭ書き込みに関する信号、ＲＡＭデータが与えら
れるので、０系と１系のＲＡＭの内容は一致し、入力セ
ル９１１および９１２には同一の入力が与えられるの
で、０系と１系の動作は一致する。したがって二重化切
替時においてもＲＡＭのデータが連続した値を保つこと
ができ、伝送品質監視ＯＡＭ機能の無瞬断二重化切替を
行うことができる。
【０１４０】実施の形態８．また、図１２は本発明に係
る伝送品質監視装置の受信側回路の別の実施の形態を示
す構成図である。図において、１２１はＣＰＵが受信側
の伝送品質監視ＯＡＭ処理回路９１，９２から伝送品質
監視結果の読み出しを行うためのＣＰＵリード準備信号
送出部、１２２は受信側の伝送品質監視ＯＡＭ処理回路
９１および９２からの伝送品質監視結果をＣＰＵへ通知
するための開始信号であるＣＰＵリード同期パルスを出
力するＣＰＵリード同期パルス生成部、１２０１はＣＰ
Ｕリード準備信号送出部１２１から出力される０系のＣ
ＰＵリード準備信号、１２０２はＣＰＵリード準備信号
送出部１２１から出力される１系のＣＰＵリード準備信
号、１２０３はＣＰＵリード準備信号送出部１２１から
ＣＰＵリード同期パルス生成部１２２へ伝達されるＣＰ
Ｕリード同期パルス送出要求、１２０４はＣＰＵリード
同期パルス生成部１２２から出力されるＣＰＵリード同
期パルスである。
る伝送品質監視装置の受信側回路の別の実施の形態を示
す構成図である。図において、１２１はＣＰＵが受信側
の伝送品質監視ＯＡＭ処理回路９１，９２から伝送品質
監視結果の読み出しを行うためのＣＰＵリード準備信号
送出部、１２２は受信側の伝送品質監視ＯＡＭ処理回路
９１および９２からの伝送品質監視結果をＣＰＵへ通知
するための開始信号であるＣＰＵリード同期パルスを出
力するＣＰＵリード同期パルス生成部、１２０１はＣＰ
Ｕリード準備信号送出部１２１から出力される０系のＣ
ＰＵリード準備信号、１２０２はＣＰＵリード準備信号
送出部１２１から出力される１系のＣＰＵリード準備信
号、１２０３はＣＰＵリード準備信号送出部１２１から
ＣＰＵリード同期パルス生成部１２２へ伝達されるＣＰ
Ｕリード同期パルス送出要求、１２０４はＣＰＵリード
同期パルス生成部１２２から出力されるＣＰＵリード同
期パルスである。
【０１４１】次に、図１２に示す伝送品質監視装置の受
信側回路の動作を説明する。受信側装置でのユーザセル
のエラー数等の伝送品質監視結果はパソコンやワークス
テーション等の監視手段によって蓄積され、コンソール
等の表示手段に表示されるのが一般的である。そのた
め、ＣＰＵを用いて受信側の伝送品質監視ＯＡＭ処理回
路９１，９２から伝送品質監視結果を読み出す手段が必
要であり、二重化切替時にはＣＰＵが伝送品質監視結果
の読み出しを行う系も切替える必要がある。なお、ここ
でＣＰＵが伝送品質監視結果の読み出しを行うことをＣ
ＰＵリードと呼ぶこととする。
信側回路の動作を説明する。受信側装置でのユーザセル
のエラー数等の伝送品質監視結果はパソコンやワークス
テーション等の監視手段によって蓄積され、コンソール
等の表示手段に表示されるのが一般的である。そのた
め、ＣＰＵを用いて受信側の伝送品質監視ＯＡＭ処理回
路９１，９２から伝送品質監視結果を読み出す手段が必
要であり、二重化切替時にはＣＰＵが伝送品質監視結果
の読み出しを行う系も切替える必要がある。なお、ここ
でＣＰＵが伝送品質監視結果の読み出しを行うことをＣ
ＰＵリードと呼ぶこととする。
【０１４２】０系と１系との間にＲＡＭアドレス、ＲＡ
Ｍ制御信号およびＲＡＭデータを配線せず、受信側の伝
送品質監視ＯＡＭ処理回路を０系と１系それぞれ独立に
動作させた場合、初期値の違いにより、一般には０系と
１系のＲＡＭの内容が一致しない。また、一般には、Ｃ
ＰＵは０系と１系の読み出しを同時に行うことは出来な
い。
Ｍ制御信号およびＲＡＭデータを配線せず、受信側の伝
送品質監視ＯＡＭ処理回路を０系と１系それぞれ独立に
動作させた場合、初期値の違いにより、一般には０系と
１系のＲＡＭの内容が一致しない。また、一般には、Ｃ
ＰＵは０系と１系の読み出しを同時に行うことは出来な
い。
【０１４３】０系と１系でＣＰＵリードを同時に行わな
いと、伝送品質監視測定期間が異なることになり、０系
と１系で伝送品質監視結果が一致しない。ところが、本
実施の形態では、図１２に示す構成により０系と１系間
に系間信号を配線しない場合でも伝送品質監視ＯＡＭ機
能の受信側の無瞬断二重化切替を実現する。
いと、伝送品質監視測定期間が異なることになり、０系
と１系で伝送品質監視結果が一致しない。ところが、本
実施の形態では、図１２に示す構成により０系と１系間
に系間信号を配線しない場合でも伝送品質監視ＯＡＭ機
能の受信側の無瞬断二重化切替を実現する。
【０１４４】受信側の伝送品質監視ＯＡＭ処理回路９１
および９２に接続されるＲＡＭ９３および９４は、ユー
ザセルおよびＯＡＭセルの受信時に動作するため、ＣＰ
Ｕは任意のタイミングでＲＡＭ９３および９４にアクセ
スすることはできない。そのためＣＰＵの指示により受
信側の伝送品質監視ＯＡＭ処理回路９１および９２は、
ＲＡＭ９３および９４よりリードした伝送品質監視結果
を一旦受信側の伝送品質監視ＯＡＭ処理回路９１および
９２で保持して、ＣＰＵが任意のタイミングで読み出し
を行えるようにする。この様にしてＣＰＵリードを行
う。
および９２に接続されるＲＡＭ９３および９４は、ユー
ザセルおよびＯＡＭセルの受信時に動作するため、ＣＰ
Ｕは任意のタイミングでＲＡＭ９３および９４にアクセ
スすることはできない。そのためＣＰＵの指示により受
信側の伝送品質監視ＯＡＭ処理回路９１および９２は、
ＲＡＭ９３および９４よりリードした伝送品質監視結果
を一旦受信側の伝送品質監視ＯＡＭ処理回路９１および
９２で保持して、ＣＰＵが任意のタイミングで読み出し
を行えるようにする。この様にしてＣＰＵリードを行
う。
【０１４５】図１３は図１２に示す伝送品質監視装置の
受信側回路の動作を示す動作説明図である。次に、図１
２に示す伝送品質監視装置の受信側回路の動作を図１３
に示す動作説明図で説明する。まず、ＣＰＵリード準備
信号送出部１２１は０系と１系の受信側の伝送品質監視
ＯＡＭ処理回路９１および９２に伝送品質監視結果のＣ
ＰＵへの通知に必要な準備を行わせるためのＣＰＵリー
ド準備信号１２０１および１２０２を順に出力する。受
信側の伝送品質監視ＯＡＭ処理回路９１および９２は、
内部でこのＣＰＵリード準備信号１２０１および１２０
２をラッチする。
受信側回路の動作を示す動作説明図である。次に、図１
２に示す伝送品質監視装置の受信側回路の動作を図１３
に示す動作説明図で説明する。まず、ＣＰＵリード準備
信号送出部１２１は０系と１系の受信側の伝送品質監視
ＯＡＭ処理回路９１および９２に伝送品質監視結果のＣ
ＰＵへの通知に必要な準備を行わせるためのＣＰＵリー
ド準備信号１２０１および１２０２を順に出力する。受
信側の伝送品質監視ＯＡＭ処理回路９１および９２は、
内部でこのＣＰＵリード準備信号１２０１および１２０
２をラッチする。
【０１４６】次に、ＣＰＵリード準備信号送出部１２１
はＣＰＵリード同期パルス生成部１２２にＣＰＵリード
同期パルスの送出を要求する信号１２０３を出力する。
ＣＰＵリード同期パルス生成部１２２は０系と１系の受
信側の伝送品質監視ＯＡＭ処理回路９１および９２へ伝
送品質監視結果のＣＰＵへの通知に必要な処理を開始さ
せるＣＰＵリード同期パルス１２０４を出力し、ＣＰＵ
リード同期パルス１２０４により０系と１系の受信側の
伝送品質監視ＯＡＭ処理回路９１および９２は同時に伝
送品質監視結果のＣＰＵへの通知に必要な処理を行う。
はＣＰＵリード同期パルス生成部１２２にＣＰＵリード
同期パルスの送出を要求する信号１２０３を出力する。
ＣＰＵリード同期パルス生成部１２２は０系と１系の受
信側の伝送品質監視ＯＡＭ処理回路９１および９２へ伝
送品質監視結果のＣＰＵへの通知に必要な処理を開始さ
せるＣＰＵリード同期パルス１２０４を出力し、ＣＰＵ
リード同期パルス１２０４により０系と１系の受信側の
伝送品質監視ＯＡＭ処理回路９１および９２は同時に伝
送品質監視結果のＣＰＵへの通知に必要な処理を行う。
【０１４７】上述した通り本実施の形態によれば、図１
２に示す構成により０系と１系間に系間信号を配線しな
い場合でも二重化切替時において伝送品質監視区間は連
続し、伝送品質監視ＯＡＭ機能の受信側の無瞬断二重化
切替を実現するので、部品点数を減少することができる
という効果を奏する。
２に示す構成により０系と１系間に系間信号を配線しな
い場合でも二重化切替時において伝送品質監視区間は連
続し、伝送品質監視ＯＡＭ機能の受信側の無瞬断二重化
切替を実現するので、部品点数を減少することができる
という効果を奏する。
【０１４８】
【発明の効果】以上のように、第１の発明によれば、送
信側または受信側あるいは送信側および受信側の伝送品
質監視ＯＡＭ処理手段について伝送品質監視ＯＡＭ機能
が二重化されている場合に０系と１系のＲＡＭの内容を
一致させるので、二重化切替を無瞬断で行えるという効
果を奏する。
信側または受信側あるいは送信側および受信側の伝送品
質監視ＯＡＭ処理手段について伝送品質監視ＯＡＭ機能
が二重化されている場合に０系と１系のＲＡＭの内容を
一致させるので、二重化切替を無瞬断で行えるという効
果を奏する。
【０１４９】また、第２の発明によれば、送信側の伝送
品質監視ＯＡＭ処理手順について伝送品質監視ＯＡＭ機
能が０系と１系で二重化されている場合に、両系のＲＡ
Ｍの内容を一致させ、さらに送信側回路については、Ｏ
ＡＭセル送出命令制御部のＯＡＭセル送出命令ライトア
ドレスカウンタ値およびＯＡＭセル送出命令リードアド
レスカウンタ値を一致させるので、伝送品質監視ＯＡＭ
機能の二重化切替を無瞬断で行えるという効果を奏す
る。
品質監視ＯＡＭ処理手順について伝送品質監視ＯＡＭ機
能が０系と１系で二重化されている場合に、両系のＲＡ
Ｍの内容を一致させ、さらに送信側回路については、Ｏ
ＡＭセル送出命令制御部のＯＡＭセル送出命令ライトア
ドレスカウンタ値およびＯＡＭセル送出命令リードアド
レスカウンタ値を一致させるので、伝送品質監視ＯＡＭ
機能の二重化切替を無瞬断で行えるという効果を奏す
る。
【０１５０】また、第３の発明によれば、ライトカウン
タプリセット信号とリードカウンタプリセット信号をセ
ル入力ごとに所定の時間経過後に発生かつ出力し、しか
もプリセットは１セルごとに行われるので、ＯＡＭセル
送出命令ライトアドレスカウンタとＯＡＭセル送出命令
リードアドレスカウンタの同期を迅速にとることができ
るという効果を奏する。
タプリセット信号とリードカウンタプリセット信号をセ
ル入力ごとに所定の時間経過後に発生かつ出力し、しか
もプリセットは１セルごとに行われるので、ＯＡＭセル
送出命令ライトアドレスカウンタとＯＡＭセル送出命令
リードアドレスカウンタの同期を迅速にとることができ
るという効果を奏する。
【０１５１】また、第４の発明によれば、ＯＡＭセル送
出命令ライトアドレスカウンタ、ＯＡＭセル送出命令リ
ードアドレスカウンタの同期はＲＡＭを介して行うの
で、この分、系間信号が減少し、この結果、装置の配置
設計の制限が少なくなり設計が容易になるという効果を
奏する。
出命令ライトアドレスカウンタ、ＯＡＭセル送出命令リ
ードアドレスカウンタの同期はＲＡＭを介して行うの
で、この分、系間信号が減少し、この結果、装置の配置
設計の制限が少なくなり設計が容易になるという効果を
奏する。
【０１５２】また、第５の発明によれば、送信側の伝送
品質監視ＯＡＭ処理手段にＲＡＭアドレス用バス接続バ
ッファとＲＡＭ制御信号用バス接続バッファとＲＡＭデ
ータ用バス接続バッファとを備えたので、系間信号が少
なくなり、この結果、装置の配置設計の制限が少なくな
り設計が容易になるという効果を奏する。
品質監視ＯＡＭ処理手段にＲＡＭアドレス用バス接続バ
ッファとＲＡＭ制御信号用バス接続バッファとＲＡＭデ
ータ用バス接続バッファとを備えたので、系間信号が少
なくなり、この結果、装置の配置設計の制限が少なくな
り設計が容易になるという効果を奏する。
【０１５３】また、第６の発明によれば、受信側の伝送
品質監視ＯＡＭ処理手段にＲＡＭアドレス用バス接続バ
ッファとＲＡＭ制御信号用バス接続バッファとＲＡＭデ
ータ用バス接続バッファとを備えたので、系間信号が少
なくなり、その結果、装置の配置設計の制限が少なくな
り設計が容易になるという効果を奏する。
品質監視ＯＡＭ処理手段にＲＡＭアドレス用バス接続バ
ッファとＲＡＭ制御信号用バス接続バッファとＲＡＭデ
ータ用バス接続バッファとを備えたので、系間信号が少
なくなり、その結果、装置の配置設計の制限が少なくな
り設計が容易になるという効果を奏する。
【０１５４】また、第７の発明によれば、ＣＰＵリード
準備信号送出部とＣＰＵリード同期パルス生成部とを備
え、０系と１系間に系間信号を配線しない場合でも伝送
品質監視ＯＡＭ機能の受信側の無瞬断二重化切替を実現
するので、部品点数を減少することができ、設計が容易
になるという効果を奏する。
準備信号送出部とＣＰＵリード同期パルス生成部とを備
え、０系と１系間に系間信号を配線しない場合でも伝送
品質監視ＯＡＭ機能の受信側の無瞬断二重化切替を実現
するので、部品点数を減少することができ、設計が容易
になるという効果を奏する。
【図１】 本発明の送信側回路の一実施の形態の構成を
示す構成図である。
示す構成図である。
【図２】 図１の動作を説明するための動作説明図であ
る。
る。
【図３】 本発明の伝送品質監視ＯＡＭ処理回路（送信
側）の別の実施の形態の構成を示す構成図である。
側）の別の実施の形態の構成を示す構成図である。
【図４】 図３の動作を説明するための動作説明図であ
る。
る。
【図５】 本発明のＯＡＭセル送出命令制御部の別の実
施の形態の構成を示す構成図である。
施の形態の構成を示す構成図である。
【図６】 本発明の伝送品質監視ＯＡＭ処理回路（送信
側）の別の実施の形態構成を示す構成図である。
側）の別の実施の形態構成を示す構成図である。
【図７】 図６に示す伝送品質監視ＯＡＭ処理回路（送
信側）の動作を説明するための動作説明図である。
信側）の動作を説明するための動作説明図である。
【図８】 本発明の送信側回路の別の実施の形態の構成
を示す構成図である。
を示す構成図である。
【図９】 本発明の受信側回路の一実施の形態の構成を
示す構成図である。
示す構成図である。
【図１０】 図９に示す受信側回路の動作を説明するた
めの動作説明図である。
めの動作説明図である。
【図１１】 本発明の受信側回路の別の実施の形態の構
成を示す構成図である。
成を示す構成図である。
【図１２】 本発明の受信側回路の別の実施の形態の構
成を示す構成図である。
成を示す構成図である。
【図１３】 図１２に示す受信側回路の動作を説明する
ための動作説明図である。
ための動作説明図である。
【図１４】 従来の伝送品質監視機能の概略を示す図で
ある。
ある。
【図１５】 従来の伝送品質監視送信側回路の構成例を
示す構成図である。
示す構成図である。
【図１６】 従来の伝送品質監視受信側回路の構成例を
示す構成図である。
示す構成図である。
１０ データセレクタ（１系） １１ 送信側の伝送品質監視ＯＡＭ処理回路（０系） １２ 送信側の伝送品質監視ＯＡＭ処理回路（１系） １３ 伝送品質監視ＯＡＭセル組立て情報を格納するＲ
ＡＭ（０系） １４ 伝送品質監視ＯＡＭセル組立て情報を格納するＲ
ＡＭ（１系） １５ アドレスセレクタ（０系） １６ アドレスセレクタ（１系） １７ 制御信号セレクタ（０系） １８ 制御信号セレクタ（１系） １９ データセレクタ（０系） ３１ ＯＡＭセル組立て・挿入回路 ３２ ＯＡＭセル送出命令生成回路 ３３ ＯＡＭセル送出命令制御部 ３４ ＯＡＭセル送出命令ライトアドレスカウンタ ３５ ＯＡＭセル送出命令リードアドレスカウンタ ３６ 出力アドレスセレクタ ３７ 出力データセレクタ ８０ ＲＡＭデータ用バス接続バッファ（１系） ８１ ＡＮＤゲート（０系） ８２ ＡＮＤゲート（１系） ８３ ＲＡＭデータ用バス接続バッファ制御回路（０
系） ８４ ＲＡＭデータ用バス接続バッファ制御回路（１
系） ８５ ＲＡＭアドレス用バス接続バッファ（０系） ８６ ＲＡＭアドレス用バス接続バッファ（１系） ８７ ＲＡＭ制御信号用バス接続バッファ（０系） ８８ ＲＡＭ制御信号用バス接続バッファ（１系） ８９ ＲＡＭデータ用バス接続バッファ（０系） ９０ データセレクタ（１系） ９１ 受信側の伝送品質監視ＯＡＭ処理回路（０系） ９２ 受信側の伝送品質監視ＯＡＭ処理回路（１系） ９３ 伝送品質監視受信情報を格納するＲＡＭ（０系） ９４ 伝送品質監視受信情報を格納するＲＡＭ（１系） ９５ アドレスセレクタ（０系） ９６ アドレスセレクタ（１系） ９７ 制御信号セレクタ（０系） ９８ 制御信号セレクタ（１系） ９９ データセレクタ（０系） １１０ ＲＡＭデータ用バス接続バッファ（１系） １１１ ＡＮＤゲート（０系） １１２ ＡＮＤゲート（１系） １１３ ＲＡＭデータ用バス接続バッファ制御回路（０
系） １１４ ＲＡＭデータ用バス接続バッファ制御回路（１
系） １１５ ＲＡＭアドレス用バス接続バッファ（０系） １１６ ＲＡＭアドレス用バス接続バッファ（１系） １１７ ＲＡＭ制御信号用バス接続バッファ（０系） １１８ ＲＡＭ制御信号用バス接続バッファ（１系） １１９ ＲＡＭデータ用バス接続バッファ（０系） １２１ ＣＰＵリード準備信号送出部 １２２ ＣＰＵリード同期パルス生成部 １４１ 局舎Ａ １４２ 局舎Ｂ １４３ クロスコネクト装置（ＸＣ） １４４ クロスコネクト装置（ＸＣ） １４５ 端末 １４６ 端末 １４７ オペレーションセンタ １５１ ＢＩＰーｎ演算部 １５２ メモリ １５３ ラッチ部 １５４ セル識別部 １５５ カウンタ １５６ セル数テーブル １５７ ＦＩＦＯバッファ １５８ セル遅延部 １５９ ＭＵＸ １６１ ＢＩＰーｎ演算部 １６２ メモリ １６３ ラッチ部 １６４ セル識別部 １６５ ＯＡＭセルラッチ部 １６６ データ比較部 １６７ カウンタ １６８ メモリ ３８１ ＯＡＭセル送出命令ライトアドレスカウンタリ
セット用ＡＮＤゲート ３８２ ＯＡＭセル送出命令ライトアドレスカウンタプ
リセット用ＡＮＤゲート ３９１ ＯＡＭセル送出命令リードアドレスカウンタリ
セット用ＡＮＤゲート ３９２ ＯＡＭセル送出命令リードアドレスカウンタプ
リセット用ＡＮＤゲート １４００ ＶＰ １４０１ ユーザセル １４０２ ユーザセル １４０３ ユーザセル １４０４ 伝送品質監視ＯＡＭセル １４０５ 伝送品質監視ＯＡＭセル １４１０ 伝送品質監視ＯＡＭセル １４１１ ＶＰＩ １４１２ ＶＣＩ １４１３ ペイロードタイプ １４１４ 予約ビット １４１５ セルロスプライオリティビット １４１６ ヘッダエラーコントロールコード １４１７ ＯＡＭ種別 １４１８ シーケンス番号 １４１９ シーケンス番号 １４２０ 検査符号 １４２１ 未使用領域 １４２２ 誤り検出符号
ＡＭ（０系） １４ 伝送品質監視ＯＡＭセル組立て情報を格納するＲ
ＡＭ（１系） １５ アドレスセレクタ（０系） １６ アドレスセレクタ（１系） １７ 制御信号セレクタ（０系） １８ 制御信号セレクタ（１系） １９ データセレクタ（０系） ３１ ＯＡＭセル組立て・挿入回路 ３２ ＯＡＭセル送出命令生成回路 ３３ ＯＡＭセル送出命令制御部 ３４ ＯＡＭセル送出命令ライトアドレスカウンタ ３５ ＯＡＭセル送出命令リードアドレスカウンタ ３６ 出力アドレスセレクタ ３７ 出力データセレクタ ８０ ＲＡＭデータ用バス接続バッファ（１系） ８１ ＡＮＤゲート（０系） ８２ ＡＮＤゲート（１系） ８３ ＲＡＭデータ用バス接続バッファ制御回路（０
系） ８４ ＲＡＭデータ用バス接続バッファ制御回路（１
系） ８５ ＲＡＭアドレス用バス接続バッファ（０系） ８６ ＲＡＭアドレス用バス接続バッファ（１系） ８７ ＲＡＭ制御信号用バス接続バッファ（０系） ８８ ＲＡＭ制御信号用バス接続バッファ（１系） ８９ ＲＡＭデータ用バス接続バッファ（０系） ９０ データセレクタ（１系） ９１ 受信側の伝送品質監視ＯＡＭ処理回路（０系） ９２ 受信側の伝送品質監視ＯＡＭ処理回路（１系） ９３ 伝送品質監視受信情報を格納するＲＡＭ（０系） ９４ 伝送品質監視受信情報を格納するＲＡＭ（１系） ９５ アドレスセレクタ（０系） ９６ アドレスセレクタ（１系） ９７ 制御信号セレクタ（０系） ９８ 制御信号セレクタ（１系） ９９ データセレクタ（０系） １１０ ＲＡＭデータ用バス接続バッファ（１系） １１１ ＡＮＤゲート（０系） １１２ ＡＮＤゲート（１系） １１３ ＲＡＭデータ用バス接続バッファ制御回路（０
系） １１４ ＲＡＭデータ用バス接続バッファ制御回路（１
系） １１５ ＲＡＭアドレス用バス接続バッファ（０系） １１６ ＲＡＭアドレス用バス接続バッファ（１系） １１７ ＲＡＭ制御信号用バス接続バッファ（０系） １１８ ＲＡＭ制御信号用バス接続バッファ（１系） １１９ ＲＡＭデータ用バス接続バッファ（０系） １２１ ＣＰＵリード準備信号送出部 １２２ ＣＰＵリード同期パルス生成部 １４１ 局舎Ａ １４２ 局舎Ｂ １４３ クロスコネクト装置（ＸＣ） １４４ クロスコネクト装置（ＸＣ） １４５ 端末 １４６ 端末 １４７ オペレーションセンタ １５１ ＢＩＰーｎ演算部 １５２ メモリ １５３ ラッチ部 １５４ セル識別部 １５５ カウンタ １５６ セル数テーブル １５７ ＦＩＦＯバッファ １５８ セル遅延部 １５９ ＭＵＸ １６１ ＢＩＰーｎ演算部 １６２ メモリ １６３ ラッチ部 １６４ セル識別部 １６５ ＯＡＭセルラッチ部 １６６ データ比較部 １６７ カウンタ １６８ メモリ ３８１ ＯＡＭセル送出命令ライトアドレスカウンタリ
セット用ＡＮＤゲート ３８２ ＯＡＭセル送出命令ライトアドレスカウンタプ
リセット用ＡＮＤゲート ３９１ ＯＡＭセル送出命令リードアドレスカウンタリ
セット用ＡＮＤゲート ３９２ ＯＡＭセル送出命令リードアドレスカウンタプ
リセット用ＡＮＤゲート １４００ ＶＰ １４０１ ユーザセル １４０２ ユーザセル １４０３ ユーザセル １４０４ 伝送品質監視ＯＡＭセル １４０５ 伝送品質監視ＯＡＭセル １４１０ 伝送品質監視ＯＡＭセル １４１１ ＶＰＩ １４１２ ＶＣＩ １４１３ ペイロードタイプ １４１４ 予約ビット １４１５ セルロスプライオリティビット １４１６ ヘッダエラーコントロールコード １４１７ ＯＡＭ種別 １４１８ シーケンス番号 １４１９ シーケンス番号 １４２０ 検査符号 １４２１ 未使用領域 １４２２ 誤り検出符号
Claims (7)
- 【請求項１】 非同期転送モード（ＡＴＭ）の０系と１
系とから成る二重化された伝送品質監視ＯＡＭ処理手段
のそれぞれが、端末やＡＴＭ交換機などの外部装置（以
下外部と略す）からセルを入力する都度、伝送品質監視
ＯＡＭ機能の処理を行なう伝送品質監視ＯＡＭ処理回路
と、伝送品質監視ＯＡＭセル組立て情報又は伝送品質監
視受信情報を格納するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）と、を有し、上記０系の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭアドレスと上
記１系の伝送品質監視ＯＡＭ処理回路から出力されたＲ
ＡＭアドレスの内の一方を選択し上記ＲＡＭへ出力する
アドレスセレクタと、上記０系の伝送品質監視ＯＡＭ処
理回路から出力されたＲＡＭ制御信号と上記１系の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号
の内の一方を選択し上記ＲＡＭへ出力する制御信号セレ
クタと、上記０系の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭデータと上記１系の伝送品質監視ＯＡＭ
処理回路から出力されたＲＡＭデータの内の一方を選択
し上記ＲＡＭへ出力するデータセレクタと、を備え、自
系が予備系で他系が現用系である場合に、上記アドレス
セレクタ、制御信号セレクタおよびデータセレクタは上
記他系から入力されるＲＡＭアドレス、ＲＡＭ制御信号
およびＲＡＭデータを選択することを特徴とする伝送品
質監視ＯＡＭ機能の無瞬断二重化切替回路。 - 【請求項２】 非同期転送モード（ＡＴＭ）の０系と１
系から成る二重化された伝送品質監視ＯＡＭ処理手段の
それぞれが、外部からセルを入力する都度、伝送品質監
視ＯＡＭ機能の処理を行ない、その後上記セルを出力す
る送信側の伝送品質監視ＯＡＭ処理回路と、伝送品質監
視ＯＡＭセル組立て情報を格納するＲＡＭと、を有し、
上記０系の送信側の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭアドレスと上記１系の送信側の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭアドレスの内
の一方を選択し上記ＲＡＭへ出力するアドレスセレクタ
と、上記０系の送信側の伝送品質監視ＯＡＭ処理回路か
ら出力されたＲＡＭ制御信号と上記１系の送信側の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号
の内の一方を選択し上記ＲＡＭへ出力する制御信号セレ
クタと、上記０系の送信側の伝送品質監視ＯＡＭ処理回
路から出力されたＲＡＭデータと上記１系の送信側の伝
送品質監視ＯＡＭ処理回路から出力されたＲＡＭデータ
の内の一方を選択し上記ＲＡＭへ出力するデータセレク
タとを有し、上記送信側の伝送品質監視ＯＡＭ処理回路
は、セルおよびＲＡＭデータを入力し、伝送品質監視Ｏ
ＡＭセル組立て情報格納用ＲＡＭアドレスを生成出力
し、ＯＡＭセル組立て情報を生成出力し、ＲＡＭのリー
ド・ライトを制御するＲＡＭ制御信号を生成出力し、入
力セル流に組立てた伝送品質監視ＯＡＭセルを挿入し出
力するＯＡＭセル組立て・挿入回路と、上記入力したセ
ルと上記ＲＡＭデータと上記ＯＡＭセル送出命令制御部
からの信号とに基づき、ＯＡＭセル送出命令を生成し出
力するＯＡＭセル送出命令生成回路と、上記ＯＡＭセル
送出命令生成回路からの制御信号に基づき、ＯＡＭセル
送出命令を上記ＲＡＭに格納するためのアドレスを生成
するＯＡＭセル送出命令ライトアドレスカウンタとＲＡ
Ｍに格納されたＯＡＭセル送出命令をリードするアドレ
スを生成するＯＡＭセル送出命令リードアドレスカウン
タで構成されるＯＡＭセル送出命令制御部と、ＯＡＭセ
ル送出命令を出力した場合にはＯＡＭセル送出命令ライ
トアドレスを選択し、ＯＡＭセル組立て・挿入の場合に
はＯＡＭセル送出命令リードアドレスを選択し、その他
の場合にはＯＡＭセル組立て情報格納用ＲＡＭアドレス
を選択し、上記ＲＡＭにＲＡＭアドレスとして出力する
出力アドレスセレクタと、ＯＡＭセル送出命令の出力の
場合にはＯＡＭセル送出命令生成回路から出力されたＯ
ＡＭセル送出命令を選択し、その他の場合には上記ＯＡ
Ｍセル組立て・挿入回路から出力されたＯＡＭセル組立
て情報を選択し上記ＲＡＭへ出力する出力データセレク
タとを有し、自系が現用系で他系が予備系である場合、
上記ＯＡＭセル送出命令制御部は上記ＯＡＭセル送出命
令ライトアドレスカウンタのキャリー出力とＯＡＭセル
送出命令リードアドレスカウンタのキャリー出力を系間
信号として他系のＯＡＭセル送出命令制御部へ出力し、
自系が予備系で他系が現用系である場合、上記ＯＡＭセ
ル送出命令制御部は上記ＯＡＭセル送出命令ライトアド
レスカウンタに対する他系からの系間信号により上記Ｏ
ＡＭセル送出命令ライトアドレスカウンタをリセット
し、上記ＯＡＭセル送出命令リードアドレスカウンタに
対する他系からの系間信号により上記ＯＡＭセル送出命
令リードアドレスカウンタをリセットし、両系のＯＡＭ
セル送出命令ライトアドレスカウンタ値と両系のＯＡＭ
セル送出命令リードアドレスカウンタ値をそれぞれ一致
させることを特徴とする伝送品質監視ＯＡＭ機能の無瞬
断二重化切替回路。 - 【請求項３】 自系が予備系で他系が現用系である場合
に、外部からセルを入力する都度、ＯＡＭセル送出命令
ライトアドレスカウンタは他系からのＯＡＭセル送出命
令ライトアドレスカウンタのカウント値を入力して自分
のカウンタにプリセットし、ＯＡＭセル送出命令リード
アドレスカウンタは他系からのＯＡＭセル送出命令リー
ドアドレスカウンタのカウント値を入力して自分のカウ
ンタにプリセットすることを特徴とする請求項１記載の
伝送品質監視ＯＡＭ機能の無瞬断二重化切替回路。 - 【請求項４】 非同期転送モード（ＡＴＭ）の０系と１
系から成る二重化された伝送品質監視ＯＡＭ処理手段の
それぞれが、外部からセルを入力する都度、伝送品質監
視ＯＡＭ機能の処理を行ない、その後上記セルを出力す
る送信側の伝送品質監視ＯＡＭ処理回路と、伝送品質監
視ＯＡＭセル組立て情報を格納するＲＡＭと、を有し、
上記０系の送信側の伝送品質監視ＯＡＭ処理回路から出
力されたＲＡＭアドレスと上記１系の送信側の伝送品質
監視ＯＡＭ処理回路から出力されたＲＡＭアドレスの内
の一方を選択し上記ＲＡＭへ出力するアドレスセレクタ
と、上記０系の送信側の伝送品質監視ＯＡＭ処理回路か
ら出力されたＲＡＭ制御信号と上記１系の送信側の伝送
品質監視ＯＡＭ処理回路から出力されたＲＡＭ制御信号
の内の一方を選択し上記ＲＡＭへ出力する制御信号セレ
クタと、上記０系の送信側の伝送品質監視ＯＡＭ処理回
路から出力されたＲＡＭデータと上記１系の送信側の伝
送品質監視ＯＡＭ処理回路から出力されたＲＡＭデータ
の内の一方を選択し上記ＲＡＭへ出力するデータセレク
タとを有し、上記送信側の伝送品質監視ＯＡＭ処理回路
は、セルおよびＲＡＭデータを入力し、伝送品質監視Ｏ
ＡＭセル組立て情報格納用ＲＡＭアドレスを生成出力
し、ＯＡＭセル組立て情報を生成出力し、ＲＡＭのリー
ド・ライトを制御するＲＡＭ制御信号を生成出力し、入
力セル流に組立てた伝送品質監視ＯＡＭセルを挿入し出
力するＯＡＭセル組立て・挿入回路と、上記入力したセ
ルと上記ＲＡＭデータと上記ＯＡＭセル送出命令制御部
からの信号とに基づき、ＯＡＭセル送出命令を生成し出
力するＯＡＭセル送出命令生成回路と、上記ＯＡＭセル
送出命令生成回路からの制御信号に基づき、ＯＡＭセル
送出命令を上記ＲＡＭに格納するためのアドレスを生成
するＯＡＭセル送出命令ライトアドレスカウンタとＲＡ
Ｍに格納されたＯＡＭセル送出命令をリードするアドレ
スを生成するＯＡＭセル送出命令リードアドレスカウン
タで構成されるＯＡＭセル送出命令制御部と、ＯＡＭセ
ル送出命令を出力した場合にはＯＡＭセル送出命令ライ
トアドレスを選択し、ＯＡＭセル組立て・挿入の場合に
はＯＡＭセル送出命令リードアドレスを選択し、その他
の場合にはＯＡＭセル組立て情報格納用ＲＡＭアドレス
を選択し、上記ＲＡＭにＲＡＭアドレスとして出力する
出力アドレスセレクタと、ＯＡＭセル送出命令の出力の
場合にはＯＡＭセル送出命令生成回路から出力されたＯ
ＡＭセル送出命令を選択し、その他の場合には上記ＯＡ
Ｍセル組立て・挿入回路から出力されたＯＡＭセル組立
て情報を選択し上記ＲＡＭへ出力する出力データセレク
タとを有し、自系が現用系で他系が予備系である場合
に、上記出力データセレクタは上記ＯＡＭセル送出命令
ライトアドレスカウンタからのカウント値を選択し、Ｏ
ＡＭセル送出命令リードアドレスカウンタからのカウン
ト値を選択し、ＲＡＭデータとしてＲＡＭへ出力し、自
系が予備系で他系が現用系である場合に、上記出力デー
タセレクタは上記ＲＡＭの書き込み時と同じアドレスか
らＲＡＭデータを読み出し、上記ＯＡＭセル送出命令ラ
イトアドレスカウンタおよびＯＡＭセル送出命令リード
アドレスカウンタに上記ＲＡＭデータをプリセットする
ことを特徴とする伝送品質監視ＯＡＭ機能の無瞬断二重
化切替回路。 - 【請求項５】 非同期転送モード（ＡＴＭ）の二重化さ
れた伝送品質監視ＯＡＭ機能の０系と１系のそれぞれ
が、外部からセルを入力する都度、伝送品質監視ＯＡＭ
機能の処理を行ない、その後セルを出力する送信側の伝
送品質監視ＯＡＭ処理回路と、伝送品質監視ＯＡＭセル
組立て情報を格納するＲＡＭと、送信側の伝送品質監視
ＯＡＭ処理回路から出力されたＲＡＭアドレスのＲＡＭ
への出力を制御するＲＡＭアドレス用バス接続バッファ
と、送信側の伝送品質監視ＯＡＭ処理回路から出力され
たＲＡＭ制御信号のＲＡＭへの出力を制御するＲＡＭ制
御信号用バス接続バッファと、送信側の伝送品質監視Ｏ
ＡＭ処理回路から出力されたＲＡＭデータをＲＡＭライ
ト時にＲＡＭへ出力するＲＡＭデータ用バス接続バッフ
ァと、を有し、前記ＲＡＭアドレス用バス接続バッファ
はその出力を０系と１系の両系に接続してバス構成と
し、 前記ＲＡＭ制御信号用バス接続バッファはその出
力を０系と１系の両系に接続してバス構成とし、 前記
ＲＡＭデータ用バス接続バッファはその出力を０系と１
系の両系に接続してバス構成とし、系有意信号により自
系が予備系の場合に自系のＲＡＭアドレスおよびＲＡＭ
制御信号およびＲＡＭデータの出力を禁止することを特
徴とする伝送品質監視ＯＡＭ機能の無瞬断二重化切替回
路。 - 【請求項６】 非同期転送モード（ＡＴＭ）の二重化さ
れた伝送品質監視ＯＡＭ機能の０系と１系のそれぞれ
が、外部からセルを入力する都度、伝送品質監視ＯＡＭ
機能の処理を行なう受信側の伝送品質監視ＯＡＭ処理回
路と、伝送品質監視受信情報を格納するＲＡＭと、上記
受信側の伝送品質監視ＯＡＭ処理回路から出力されたＲ
ＡＭアドレスの上記ＲＡＭへの出力を制御するＲＡＭア
ドレス用バス接続バッファと、上記受信側の伝送品質監
視ＯＡＭ処理回路から出力されたＲＡＭ制御信号の上記
ＲＡＭへの出力ＲＡＭ制御信号用バス接続バッファと、
上記受信側の伝送品質監視ＯＡＭ処理回路から出力され
たＲＡＭデータをＲＡＭ書込み時に上記ＲＡＭへ出力す
るＲＡＭデータ用バス接続バッファと、を有し、上記Ｒ
ＡＭアドレス用バス接続バッファはその出力を０系と１
系の両系に接続してバス構成とし、上記ＲＡＭ制御信号
用バス接続バッファはその出力を０系と１系の両系に接
続してバス構成とし、上記ＲＡＭデータ用バス接続バッ
ファはその出力を０系と１系の両系に接続してバス構成
とし、自系が予備系の場合に自系の上記ＲＡＭアドレ
ス、上記ＲＡＭ制御信号および上記ＲＡＭデータの出力
を禁止することを特徴とする伝送品質監視ＯＡＭ機能の
無瞬断二重化切替回路。 - 【請求項７】 非同期転送モード（ＡＴＭ）の０系と１
系から成る二重化された伝送品質監視ＯＡＭ機能におい
て、外部からセルを入力する都度、伝送品質監視ＯＡＭ
機能の処理を行ない、その後セルを出力する受信側の伝
送品質監視ＯＡＭ処理回路と、伝送品質監視受信情報を
格納するＲＡＭとを０系に備え、外部からセルを入力す
る都度、伝送品質監視ＯＡＭ機能の処理を行ない、その
後セルを出力する受信側の伝送品質監視ＯＡＭ処理回路
と、伝送品質監視受信情報を格納するＲＡＭとを１系に
備え、ＣＰＵリード準備信号送出部とＣＰＵリード同期
パルス生成部を有し、ＣＰＵリード準備信号送出部は０
系と１系の受信側の伝送品質監視ＯＡＭ処理回路に伝送
品質監視結果のＣＰＵへの通知に必要な準備を行わせる
ＣＰＵリード準備信号を順に出力し、ＣＰＵリード同期
パルス生成部にＣＰＵリード同期パルスの送出を要求す
る信号を出力し、ＣＰＵリード同期パルス生成部は０系
と１系の受信側の伝送品質監視ＯＡＭ処理回路に伝送品
質監視結果のＣＰＵへの通知に必要な処理を開始させる
ＣＰＵリード同期パルスを出力し、ＣＰＵリード同期パ
ルスにより０系と１系の受信側の伝送品質監視ＯＡＭ処
理回路は同時に伝送品質監視結果のＣＰＵへの通知に必
要な処理を行うことを特徴とする伝送品質監視ＯＡＭ機
能の無瞬断二重化切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8050128A JPH09247162A (ja) | 1996-03-07 | 1996-03-07 | 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8050128A JPH09247162A (ja) | 1996-03-07 | 1996-03-07 | 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09247162A true JPH09247162A (ja) | 1997-09-19 |
Family
ID=12850505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8050128A Pending JPH09247162A (ja) | 1996-03-07 | 1996-03-07 | 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09247162A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181675B1 (en) | 1997-07-08 | 2001-01-30 | Nec Corporation | Uninterrupted switching between active and backup systems in ATM communication apparatus |
| KR100436348B1 (ko) * | 2001-12-29 | 2004-06-19 | 엘지전자 주식회사 | 에이티엠 교환기의 이중화된 오에이엠 정보 동기화 장치및 방법 |
| KR100460114B1 (ko) * | 2002-10-17 | 2004-12-03 | 엘지전자 주식회사 | Ｏａｍ과 연동한 시스템 자원 관리 방법 |
| US7477595B2 (en) | 2001-10-10 | 2009-01-13 | Juniper Networks, Inc. | Selector in switching matrix, line redundant method, and line redundant system |
| CN115314179A (zh) * | 2022-08-05 | 2022-11-08 | 烽火通信科技股份有限公司 | Mtnp oam消息发送方法和装置 |
-
1996
- 1996-03-07 JP JP8050128A patent/JPH09247162A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181675B1 (en) | 1997-07-08 | 2001-01-30 | Nec Corporation | Uninterrupted switching between active and backup systems in ATM communication apparatus |
| US7477595B2 (en) | 2001-10-10 | 2009-01-13 | Juniper Networks, Inc. | Selector in switching matrix, line redundant method, and line redundant system |
| US7839772B2 (en) | 2001-10-10 | 2010-11-23 | Juniper Networks, Inc. | Line redundant device and method |
| KR100436348B1 (ko) * | 2001-12-29 | 2004-06-19 | 엘지전자 주식회사 | 에이티엠 교환기의 이중화된 오에이엠 정보 동기화 장치및 방법 |
| KR100460114B1 (ko) * | 2002-10-17 | 2004-12-03 | 엘지전자 주식회사 | Ｏａｍ과 연동한 시스템 자원 관리 방법 |
| CN115314179A (zh) * | 2022-08-05 | 2022-11-08 | 烽火通信科技股份有限公司 | Mtnp oam消息发送方法和装置 |
| CN115314179B (zh) * | 2022-08-05 | 2023-06-09 | 烽火通信科技股份有限公司 | Mtnp oam消息发送方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023455A (en) | Loopback cell control system | |
| CA2131080C (en) | Path changing system and method for use in atm communication apparatus | |
| US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
| US6259693B1 (en) | Cell combination to utilize available switch bandwidth | |
| US5257311A (en) | System for monitoring ATM cross-connecting apparatus by inside-apparatus monitoring cell | |
| EP1045557A2 (en) | ATM switching system | |
| JP2999342B2 (ja) | Ａｔｍ伝送システムにおけるパスルート試験方式 | |
| JPH05130134A (ja) | Ａｔｍ交換における系切替方式 | |
| US20130242753A1 (en) | Cell transfer apparatus with hardware structure for oam cell generation | |
| US6246681B1 (en) | System and method for plane selection | |
| US6477141B1 (en) | Communication path quality monitoring method and quality monitoring apparatus | |
| JP2618328B2 (ja) | Ａｔｍプレーン組み合わせフィルタおよびａｔｍセルを組み合わせる方法 | |
| US5309435A (en) | Multiring data transmission system | |
| JPH09247162A (ja) | 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JPH11346219A (ja) | 非同期転送モ―ド（ａｔｍ）スイッチング・ネットワ―クの制御 | |
| US20020080793A1 (en) | Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit | |
| JP3175571B2 (ja) | Ａｔｍ交換機のセル導通試験方式 | |
| KR100252504B1 (ko) | 비동기전달모드통신시스템에서운용및유지보수셀처리장치 | |
| JP3132650B2 (ja) | 仮想パスの切替装置 | |
| JP3730824B2 (ja) | 信号導通試験方式 | |
| EP0557910B1 (en) | Cell exchanging apparatus | |
| JPH0795213A (ja) | ディジタル交換スイッチの系切替装置 | |
| JPH0556065A (ja) | スイツチ同期切替方式 | |
| JP3110061B2 (ja) | 回線切り替え方式 |