KR100254120B1 - 반도체 박막의 형성 방법 - Google Patents

반도체 박막의 형성 방법 Download PDF

Info

Publication number
KR100254120B1
KR100254120B1 KR1019970068213A KR19970068213A KR100254120B1 KR 100254120 B1 KR100254120 B1 KR 100254120B1 KR 1019970068213 A KR1019970068213 A KR 1019970068213A KR 19970068213 A KR19970068213 A KR 19970068213A KR 100254120 B1 KR100254120 B1 KR 100254120B1
Authority
KR
South Korea
Prior art keywords
range
metal mesh
thin film
semiconductor thin
high frequency
Prior art date
Application number
KR1019970068213A
Other languages
English (en)
Other versions
KR19980064092A (ko
Inventor
도모노리 니시모또
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR19980064092A publication Critical patent/KR19980064092A/ko
Application granted granted Critical
Publication of KR100254120B1 publication Critical patent/KR100254120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45591—Fixed means, e.g. wings, baffles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 소스 가스와 고주파수 전원을 막 형성 챔버로 도입시켜 내부에 플라즈마를 형성하여 기판 상에 반도체 박막을 형성하는 것을 포함하는 플라즈마 CVD 공정으로 반도체 박막을 형성하는 방법을 제공하는데, 상기 고주파수 전원의 주파수는 50㎒ 내지 2㎓ 범위 이내이고, 그 입력 전원 밀도는 0.001 내지 1.0 W/㎤이고, 방전 압력은 0.005 내지 0.5 Torr이고, 기판 온도는 150 내지 500℃이며, 상기 기판과 소스 가스 도입부 간에 플라즈마를 실질적으로 국한시키기 위해 금속 메시가 배치되어, 반도체 박막을 형성하게 된다. 따라서, 본 발명은 반도체 박막의 고형성율에서도 전기적 및 광학적 특성이 우수한 마이크로결정 실리콘 막이 형성되는 것을 가능하게 하는 반도체 박막의 형성 방법을 제공하여, 방전의 안정성을 향상시켜 대량 생산에서 소자의 수율을 증가시키고 유지보수율을 향상시킬 수 있다.

Description

반도체 박막의 형성 방법
본 발명은 반도체를 형성하기 위해 고주파수와 소스 가스를 이용하는 반도체 박막의 형성 방법에 관한 것으로, 더 상세하게는 마이크로결정(microcrystalline)을 포함한 비정질 반도체 박막, 또는 마이크로결정 반도체 박막의 형성 방법에 관한 것이다.
일반적으로, 플라즈마 향상 CVD 공정은 예를 들어 비정질 실리콘 막 등을 이용한 광전지 소자의 제조에 널리 이용되어 산업화되고 있다. 그러나, 전원에 대한 수요를 충족시키기 위해 광전기 소자의 이와 같은 상태를 수립하기 위해서는, 사용된 광전지 소자는 다음과 같은 기본적인 조건: 광전 변환효율은 충분히 높고, 특성의 안정성이 우수하고, 대량 생산이 가능하여야 한다.
상기 구비조건을 충족시키기 위해, 비정질 실리콘 막 등을 이용한 광전지의 제조는 전기적, 광학적, 광도전성, 또는 기계적 특성, 및 반복 사용에서의 피로 특성 또는 동작 환경 특성의 향상을 달성하고, 면적의 증가 및 막의 두께 및 품질의 균일성을 달성하는 동시에 고속 막 형성에 의한 반복성을 갖는 대량 생산을 가능하도록 되어야 한다. 이들은 장래에 해결되어야 할 문제로 지적되고 있다.
이와 같은 환경하에서, 마이크로파 플라즈마 향상 CVD 공정에 의한 증착 막 형성 방법에 대해 많은 보고가 제안되고 있다.
예를 들면, ECR을 이용한 마이크로파-여기 플라즈마 CVD 공정이 다음 문헌에 기술되어 있다.
1987년 4월, Japanese Journal of Applied Physics, Vol. 26, No. 4, pp. L288-L290에 T. Watanabe, M. TanaKa, K. Azuma, M. Nakatani, T. Sonobe, T. Simada에 의한 "Chemical Vapor deposition of a-SiGe: H films utilizing a microwave-excited plasma";
1987년 8월, Japanese Journal of Applied Physics, Vol. 26, No. 8, pp. L1215-1218에 T. Watanabe, M. TanaKa, K. Azuma, M. Nakatani, T. Sonobe, T. Simada에 의한 "Microwave-excited plasma CVD of a-Si: H films utilizing a hydrogen plasma stream or by direct excitation of silane" 등.
또한, 일본 특허 출원 공개 제59-16328의 "플라즈마 기상 반응 장치"는 마이크로웨이브 플라즈마 CVD 공정에 의한 반도체 막의 증착 방법을 기술한다. 더우기, 일본 특허 출원 공개 제59-56724호의 "마이크로웨이브 플라즈마에 의한 박막 형성 방법"도 역시 마이크로파 플라즈마 CVD 공정에 의한 반도체 막의 증착 방법을 기술한다.
RF 플라즈마 향상 CVD 공정에서 애노드와 캐소드 간의 메시 형상의 제3 캐소드를 제공하여 증착 막을 형성하는 다른 방법은 Applied Physics Letters, Vol. 47, No. 10, 5 (1985년 11월), pp. 1061-1063의 "Preparation of highly photosensitive hydrogenated amorphous Si-Ge alloys using a triode plasma reactor"에 기술되어 있다.
더욱이, 광전지 소자를 이용하는 많은 전력 발생 방법이 유닛을 형성하기 위해 직렬로 또는 병렬로 유닛 모듈을 접속하는 방법을 이용하여, 소정의 전류와 전압을 달성하고 있다. 이 경우, 각각의 모듈은 배선의 파괴와 단락 회로가 없어야만 한다. 또한, 중요한 조건으로 모듈들 가운데 출력 전압과 출력 전류에 어떠한 편차도 없어야 한다.
이들은 적어도 각 유닛 모듈을 형성하는 단계에서, 특성에 가장 큰 영향을 미치는 항목이 되는 반도체 층의 특성 균일성을 보장할 것을 필요로 한다.
모듈 조립 단계를 설계하고 단순화하는 모듈 제조의 관점에서 보아, 광전지 소자의 대량 생산성을 향상시키고 생산 비용을 크게 줄이기 위해서는 큰 영역에 걸쳐 특성 균일성이 우수한 반도체 증착막이 요구된다.
광전지 소자에서, 그 중요한 구성 소자인 반도체 층은 소위 pn 접합 또는 핀 접합과 같은 반도체 접합을 구성한다.
사용되고 있는 비정질 실리콘 등의 박막 반도체의 경우, 인(PH3) 또는 디보란(B2H6)과 같은 도핑제인 원소를 함유한 소스 가스는 실레인과 같은 주요 소스 가스와 혼합되어 소정의 도전형을 갖는 반도체 박막을 달성하고, 이와 같은 반도체 막이 소정의 기판 상에 적층되어 상술된 반도체 접합을 용이하게 달성하는 것으로 알려져 있다.
비정질 실리콘계 광전지 소자의 형성에 대한 이와 같은 관점에서 보아 제시되는 것은 각각의 반도체 층을 형성하기 위한 독립적인 막 형성 챔버를 제공하고, 연관된 막 형성 챔버에 각 반도체 층의 형성을 수행하기 위한 방법이다.
또한, 미국 특허 제4,400,409호는 롤-투-롤(roll-to-roll) 시스템을 이용한 연속 플라즈마 CVD 장치를 개시한다. 상기 장치는 다수의 글로우 방전 영역을 제공하고, 기판이 상기 글로우 방전 영역을 연속해서 통과하는 통로를 따라 소정 폭의 충분한 길이의 유연한 기판을 설정하고, 각각의 글로우 방전 영역에서 소정의 도전형인 반도체 층을 증착하면서 그 길이 방향으로 기판을 연속해서 운반함으로써, 반도체 접합을 갖는 소자를 연속해서 제조할 수 있다.
상기 미국 특허에서는, 각 반도체 층의 형성시 사용된 도핑제 가스가 다른 글로우 방전 영역속으로 확산 또는 혼합하는 것을 방지하기 위해 가스 게이트가 사용된다. 특히, 상기 시스템은 슬릿 형 분리 통로에 의해 글로우 방전 영역을 상호 분리하고 예를 들면, 분리 통로에 Ar, H2등의 소제 가스의 흐름을 형성하기 위한 수단을 이용한다.
따라서, 이와 같은 롤-투-롤 시스템은 반도체 소자의 대량 생산에 적합한 시스템이지만, 상술한 바와 같이, 광전지 소자의 광범위하고 많은 이용을 위해 광전 변환 효율, 특성 안정성, 및 특성 균일성에서의 추가적인 향상, 및 생산 비용의 감소가 필요하다.
특히, 광전 변환 효율 및 특성 안정성의 향상에 문제가 되는 것은 각 유닛 모듈의 광전 변환 효율과 특성 열화율이 0.1% 정도(비율로 약 1.01배에 해당)까지 향상되어야 한다는 것이다. 더욱이, 유닛 모듈이 유닛을 형성하기 위해 직렬 또는 병렬로 접속될 때, 유닛을 구성하는 유닛 모듈 이외의 최소 전류 또는 전압 특성의 유닛 모듈은 유닛의 특성을 결정하도록 비율-제한 모듈이 되어야 한다. 따라서, 각 유닛 모듈의 평균 특성을 향상시키는 것은 물론 특성 편차를 감소시키는 것이 매우 중요하다.
이와 같이, 특성에 가장 영향을 미치는 항목인 반도체 층의 특성 균일성이 유닛 모듈의 형성 단계에서 확보될 필요가 있다.
또한 생산 비용을 감소시키기 위해 각 모듈에서 배선의 파괴와 단락 회로를 피하도록 반도체 층의 결함을 감소시켜 수율을 향상시킬 필요가 있다.
근래 비정질 실리콘 솔라 셀의 구성 층을 위해 마이크로결정 실리콘을 이용하려고 시도하고 있다. 예를 들면, 주파수 70㎒를 사용하고 광학적으로 유발된 열화가 없이 제조된 마이크로결정 실리콘으로 구성된 핀 소자가 하와이에서 열린 Proceedings of First WCPECJ (1994년 12월 5-9), pp. L409-L412의 Meier, S. Dubail, R. Fluckiger, D. Fisher, H. Keppner, A. Shar에 의한 "Intrinsic Microcrystalline Silicon, (μc-Si:H)-A Promising New Thin Film Solar Cell Material"에 보고되고 있다.
그러나, 마이크로결정 실리콘으로 된 광학적으로 도입된 열화가 없는 핀 소자의 경우, 그 광전 변환 효율은 단일 구조의 셀 형태의 5% 미만이다. 기존의 비정질 실리콘 솔라 셀과 비교할 때, 이는 비정질 실리콘 솔라 셀이 광학적으로 도입된 열화에 영향을 받게 된다는 것을 간주하더라도 우수한 효율로서 간주될 수 없다.
더욱이, 마이크로결정 실리콘 막의 증착율은 1Å/s 미만의 저속이고 솔라 셀로서 충분한 특성을 나타내는데 필요한 마이크로결정 실리콘 층의 두께가 1㎛이상의 두께라는 것은 일반적으로 공지되어 있다. 따라서, 문제는 대량 생산에서의 수율을 증가시키기가 용이하지 않다는 것이었다.
상술된 바와 같이, 마이크로결정 실리콘은 한편으로는 광학적으로 도입된 열화에 영향을 받지 않는 뛰어난 특성을 갖지만, 또한 솔라 셀에 적용될 때 낮은 변환 효율과 열등한 대량 생산성의 단점을 가지고 있다.
따라서, 상술된 문제를 해결하기 위해, 본 발명의 목적은 수 Å/s 이상의 반도체 박막의 고 형성율에서도 전기적 및 광학적 특성이 뛰어난 마이크로결정 실리콘 막을 형성하여 방전의 안정성을 향상시켜 대량 생산시 소자의 수율을 향상시키고 유지보수성을 향상시킬 수 있는 반도체 박막의 형성 방법을 제공하는 것이다.
상기 문제를 해결하기 위해, 본 발명은 내부에 플라즈마를 생성하고 기판 상에 반도체 박막을 형성하기 위해 소스 가스와 고주파수 전원을 막 형성 챔버속으로 도입하는 것을 포함하는 플라즈마 CVD 공정에 의한 반도체 박막의 형성 방법을 제공하는데, 여기서 고주파수 전원의 주파수는 50㎒ 내지 2㎓의 범위 이내이고, 0.005 내지 0.5 Torr의 범위 이내인 방전 압력하에서 금속 메시(metal mesh)는 플라즈마를 내부에 기판과 소스 가스 도입부 간에 실질적으로 국한시키도록 배치되어 반도체 박막을 형성한다. 또한, 기판의 온도는 150 내지 500℃이고, 입력 전원 밀도는 0.001 내지 1.0 W/㎤이다.
본 발명에서, 주파수는 바람직하게 100 내지 600㎒의 범위 이내이다.
본 발명에서, 금속 메시는 막 형성 챔버에 전기적으로 접지도록 구성될 수 있거나 금속 메시는 막 형성 챔버로부터 전기적으로 절연되도록 구성될 수 있고, DC 바이어스 또는 RF 바이어스는 금속 메시에 인가될 수 있다.
본 발명에서, 금속 메시는 통전 가열되도록 정렬될 수 있다.
본 발명에서, 금속 메시는 Fe, Al, Cu, Ni, 및 W중 적어도 하나의 원소로 만들어질 수 있고, 메시의 개구율(aperture percentage)는 바람직하게 30 내지 95%이다.
본 발명에서, 적합하게 형성된 반도체 박막은 마이크로결정 층을 포함한 비정질 반도체 또는 마이크로결정 반도체이다.
도 1은 종래의 막 형성 장치를 도시하는 개략 단면도.
도 2는 본 발명의 제1 실시예에 따른 막 형성 장치를 도시하는 개략 단면도.
도 3은 본 발명의 제2 실시예에 따른 막 형성 장치를 도시하는 개략 단면도.
도 4는 본 발명의 제3 실시예에 따른 막 형성 장치를 도시하는 개략 단면도.
도 5는 본 발명의 금속 메시(metal mesh)를 사용한 증착율 증가효과를 도시하는 그래프.
도 6은 i-형 마이크로결정 실리콘 막의 형성시의 주파수와 제조된 솔라 셀(solar cells)의 변환 효율 간의 관계를 도시하는 그래프.
도 7a, 도 7b 및 도 7c는 변환 효율의 기판 온도 의존성, 형성 압력 의존성, 및 전원 밀도 의존성 각각을 도시하는 그래프.
도 8은 메시에 대한 바이어스 인가 및 저항-열의 효과를 도시하는 그래프.
도 9는 핀형(pin type) 솔라 셀의 구조를 도시하는 개략 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
001 : 막 형성 챔버
002 : 기판
003 : 고주파수 전극
004 : 고주파수 전원
005 : 소스 가스 인입관
005a : 소스 가스 도입부
006 : 금속 메시
007 : 절연 지지대
008 : 바이어스 전원
009 : 스테인레스 강 기판
012 : n-형 마이크로결정 실리콘 막
013 : i-형 마이크로결정 실리콘 막
014 : p-형 마이크로결정 실리콘 막
015 : 인듐 주석 산화막
016 : 콜렉터 전극
본 발명의 발명자는 상기 문제를 해결하기 위해 광범위하고 집중적인 연구를 실시하였고, 결과적으로 50㎒ 내지 2㎓ (2000㎒) 범위 이내의 고주파수를 이용하고 0.005 내지 0.5 Torr의 압력 범위에 금속 메시에 의해 플라즈마를 실질적으로 국한시키고, 필요하다면, 금속 메시에 DC 또는 RF의 바이어스를 인가하거나 또는 금속 메시를 통전 가열시킴으로써, 고품질의 마이크로결정 실리콘 막(이는 또한 마이크로결정 층을 포함한 비정질 실리콘 막을 포함함)의 형성 방법이 효과적으로 달성될 수 있다는 것을 발견하였다.
금속 메시에 의한 플라즈마의 실질적인 국한이 상술한 바와 같이 마이크로결정 실리콘 막의 품질 향상에 왜 기여하는 지에 대해서는 명확하지 않지만 가능한 이유는 이하의 1 내지 4와 같다.
1. 고주파수 전원이 메시에 의해 둘러싸인 공간에 집중될 수 있고 메시가 배기 컨덕턴스를 실질적으로 감소시키기 때문에, 막 형성 가스의 분해와 활성화가 촉진되어 플라즈마를 고밀도로 발생시킬 수 있다. 메시가 접지되면, 플라즈마에서의 비정상적인 전하 축적이 신속히 제거되고 스파크와 같은 비정상적인 방전이 억제되어 방전의 안정성이 향상될 수 있다.
도 5는 금속 메시를 사용하지 않을 때와 접지된 금속 메시를 사용할 때 간의i-형 마이크로결정 실리콘 박막의 증착시의 증착율의 비교를 도시한다.
증착율은 접지된 금속 메시를 사용하여 플라즈마를 포함함으로써 향상될 수 있었다. 더욱이, 금속 메시가 사용될 때, 비정상적인 방전(스파크)의 발생 횟수는 약 1/3로 크게 감소되었다.
2. 또한 막 형성 챔버로부터 금속 메시를 전기적으로 절연하고 필요에 따라 금속 메시에 DC, RF 등의 바이어스를 인가하여, 플라즈마에서 박막 형성 종류를 선택적으로 선택할 수 있게 된다.
메시가 통전 가열되면, 소스 가스가 분해되어 박막의 형성을 촉진하게 된다.
3. 벗겨진 막의 산란이 막 형성 챔버의 벽면에서 플라즈마로 감소될 수 있어 방전의 안정성이 향상되고 형성될 박막의 품질을 향상시키게 된다.
4. 플라즈마의 확산이 제한되기 때문에, 소정 부분 이외의 부분, 예를 들어 막 형성 챔버의 벽면 상의 막 증착이 방지되어 안정성을 향상시킨다.
도 2는 본 발명의 세부사항을 상세히 설명하는 개략도를 도시한다.
기판(002)이 막 형성 챔버(001)의 상부에 고정되어 소정의 온도를 유지하도록 가열된다.
막 형성 가스는 소스 가스 인입관(005)을 통해 공급되어 바닥부에서 막 형성 챔버(001)의 내부로 도입된다.
막 형성 가스는 배기 펌프(도시되지 않음)에 의해 도면에서 우측으로 배기된다. 고주파수 전원은 고주파수 전원(004)으로부터 공급되어 고주파수 전극(003)을 통해 막 형성 챔버(001)의 내부로 도입되어, 소스 가스를 분해시키고 여기시켜 플라즈마를 발생하게 한다.
본 실시예의 장치는 도 1에 도시된 종래의 실시예의 장치로부터, 기판(002), 고주파수 전극(003), 및 소스 가스 도입부(005a)가 금속 메시(metal mesh)(006)로 둘러싸여 있고, 발생된 플라즈마가 금속 메시(006)에 실질적으로 국한된다는 점으로부터 명확하다.
마이크로결정 실리콘 막을 형성하기 위한 소스 가스로서, 실리콘 원자를 함유한 예를 들어, SiH4, Si2H6, SiF4, SiFH3, SiF2H2, SiF3H, Si3H8, SiD4, SiHD3, SiH2D2, SiH3D, SiFD3, SiF2D2, Si2D3H3또는 SiH2Cl2와 같은 혼합물과 같은 가스화 가능성 물질(gasfiable)이 포함될 수 있다.
실리콘 원자를 함유한 이들 혼합물은 단독으로 사용되거나 또는 H2, He, Ar, Ne, Kr 또는 Xe와 같은 희석제 가스와 혼합될 수 있다.
마이크로결정 실리콘 막의 형성에 적합하게 이용되는 형성 조건은 다음과 같다: 고주파수 전원의 주파수는 50 내지 2000㎒이고, 고주파수 전원의 입력 전원 밀도는 0.001 내지 1.0W/㎤의 범위 이내이고, 방전 압력은 0.005 내지 0.5 Torr의 범위 이내이고, 기판 온도는 150 내지 500℃의 범위이내이다.
특히, 고주파수 전원의 주파수가 50 내지 200㎒이내일 때, 바람직한 조건은 다음과 같다: 기판 온도는 150 내지 500℃의 범위 이내이고, 형성 압력은 0.1 내지 0.5 Torr의 범위 이내이고, 고주파수 전원의 입력 전원 밀도는 0.001 내지 0.2W/㎤의 범위 이내이다.
더욱이, 고주파수 전원의 주파수가 200 내지 550 ㎒일 때, 바람직한 조건은 다음과 같다: 기판 온도는 150 내지 500℃의 범위 이내이고, 형성 압력은 0.01 내지 0.3 Torr의 범위 이내이고, 고주파수 전원의 입력 전원 밀도는 0.01 내지 0.5W/㎤의 범위 이내이다.
또한, 고주파수 전원의 주파수가 550 내지 2000 ㎒일 때, 바람직한 조건은 다음과 같다: 기판 온도는 150 내지 500℃의 범위 이내이고, 형성 압력은 0.005 내지 0.1 Torr의 범위 이내이고, 고주파수 전원의 입력 전원 밀도는 0.01 내지 1.0W/㎤의 범위 이내이다.
금속 메시를 형성하는 재료는 바람직하게 Fe, Al, Cu, Ni 또는 W, 또는 그 합금중에서 선택된다. 특히 바람직한 재료는 공정의 용이성이라는 측면에서는 Al이고, 통전 가열(energization heating)(저항 가열)이 대해 뛰어난 저항의 측면에서는 W이다. 접지 전위에 대한 플라즈마의 급속히 이동하는 대전 입자의 측면에서는, 금속 메시를 형성하는 재료의 저항율은 1 x 10-5Ω·cm이다. 금속 메시의 적합한 형태는 금속 메시의 기계적 강도를 유지하면서 개구율(aperture percentage)을 용이하게 증가시킬 수 있기 때문에 배선 재료를 니트(knitting)함으로써 달성될 수 있는 것이다. 플레이트 재료를 정교하게 절단하고 그것을 팽창(망상 금속(expanded metal))시킴으로써 얻어진 메시 또는 펀칭 금속(punching metal) 등은 전체 메시의 전기 접촉이 완벽하기 때문에 플라즈마의 대전 입자로부터 전하를 급속히 제거하는데 특히 적합하다. 플라즈마를 둘러싸는 금속 메시의 금속부분의 표면적이 가능한 한 크게 설정될 필요가 있기 때문에 망상 금속이 바람직하다. 이와 반대로, 만일 표면적이 작도록 설정될 필요가 있다면, 펀칭 금속이 바람직하다. 더욱이, 어느 유형의 금속 메시에서, 플라즈마에 활성 종류의 안정성과 고주파수의 차폐성을 확고히 하는 능력과 증착-막 형성 입자가 금속 메시의 외부로 산란하는 것을 억제하여 막 형성 챔버의 유지보수성을 향상시키는 능력의 관점에서 보아, 개구율은 바람직하게 30 내지 95%이고, 개구부의 길이는 바람직하게 5-30㎜의 범위 이내이다.
<실시예>
본 발명은 그 실시예를 이용하여 더욱 상세히 설명되지만, 본 발명이 그와 같은 실시예에 한정되어 있지 않을 것이다.
<실시예 1>
도 2는 본 발명의 실시예 1을 도시한다.
기판이 막 형성 챔버(001)의 상부에 고정되어 소정의 온도를 유지하도록 가열된다.
막 형성 가스가 소스 가스 인입관(005)을 통해 안내되어 바닥부로부터 막 형성 챔버(001)의 내부로 도입된다.
막 형성 가스는 도시되지 않은 배기 펌프에 의해 상기 도면에서 우측으로 배기된다. 고주파수 전원은 고주파수 전원(004)로부터 고주파수 전극(003)을 통해 막 형성 챔버(001)의 내부로 도입되어 소스 가스를 분해하고 여기시켜 플라즈마를 발생하게 한다.
기판(002), 고주파수 전극(003), 및 소스 가스 도입부(005a)는 금속 메시(006)에 의해 둘러싸이고, 발생된 플라즈마는 금속 메시(006) 내에 실질적으로 국한된다. 이와 같은 증착 장치를 이용하여, i-형 마이크로결정 실리콘 막이 형성된다. i-형 마이크로결정 실리콘 막의 형성 조건은 이하의 표 1 내지 3에 도시된 바와 같다.
(i-층의 형성 조건의 예 (주파수 f=105㎒))
가스 유속 : SiH460 sccm, H21800 sccm
형성 온도 : 250℃
형성 압력 : 0.25 Torr
VHF (105 ㎒) 전원 : 150 W
RF (13.56 ㎒) 전원 : 10 W
형성 속도 : ∼7.0 Å/s
(i-층의 형성 조건의 예 (주파수 f=500㎒))
가스 유속 : SiH455 sccm, H21250 sccm
형성 온도 : 400℃
형성 압력 : 0.025 Torr
VHF (500 ㎒) 전원 : 80 W
RF (13.56 ㎒) 전원 : 10 W
형성 속도 : ∼7.0 Å/s
(i-층의 형성 조건의 예 (주파수 f=1000㎒))
가스 유속 : SiH440 sccm, H21200 sccm
형성 온도 : 400℃
형성 압력 : 0.010 Torr
VHF (1000 ㎒) 전원 : 50 W
RF (13.56 ㎒) 전원 : 10 W
형성 속도 : ∼7.0 Å/s
소스 가스는 수소의 희석제 가스로 희석된 SiH4이다. 플라즈마를 유도하기 위한 고주파수 파는 주파수 13.56㎒의 RF파가 50 내지 2000㎒ 주파수인 고주파수 파 위에 중첩되고, 증착 전극(003)을 통해 막 형성 챔버(001)에 공급된다. 금속 메시(006)는 Al 망상 금속으로 만들어진다. 메시는 원주형이고, 플라즈마를 내부에 국한시키기 위해 가스 도입부(105a)와 기판(002) 사이에 배치된다. 본 실시예에서, 금속 메시(006)는 스테인레스 강의 막 형성 챔버(001)에 전기적으로 접지된다. 상기 증착 조건하에서 i-형 마이크로결정 실리콘 막의 증착에서 증착 속도를 금속 메시(006)를 사용하지 않은 증착 속도와 비교하고 (도 1의 경우), 그 결과가 도 5에 도시된다. 금속 메시(006)를 이용한 증착에서의 증착 속도는 금속을 사용하지 않은 증착 속도보다 약 26% 증가하였다. 그 이유는 아마도 금속 메시(006)에 의한 플라즈마의 실질적인 국한이 소스 가스의 분해와 활성화를 촉진하여 고 품질 및 높은 전자 온도의 플라즈마를 생성하였기 때문이다. 이와 유사하게, 금속 메시(006)를 사용할 때와 사용하지 않을 때의 증착 간의 단위 시간당 비정상적인 방전 (스파크)의 발생 횟수를 비교하였다. 비정상적인 방전의 횟수는 금속 메시(006)를 채택함으로써 10에서 3으로 감소되었다. 이는 금속 메시(006)에 의한 플라즈마에서의 비정상적인 전하 축적의 신속한 제거 결과로 간주되고 있다. 따라서, 금속 메시(006)에 의해 플라즈마를 실질적으로 국한시킴으로써 증착 속도를 증가시키면서 방전이 안정화될 수 있는 것으로 확인되었다. 다음에, 상술된 금속 메시(006)를 이용하여 형성된 i-형 마이크로결정 실리콘 막의 품질이 핀형 솔라 셀을 만들고 그 광전 변환 효율을 측정함으로써 평가되었다. 핀형 솔라 셀의 구조가 도 9에 도시된다. 먼저, 5000Å 두께의 은 막(silver film)(010)과 2㎛ 두께의 아연 산화막(011)이 순차적으로 스테인레스 강 기판(009) 상에 배면 반사층으로써 증착된다. 다음에, 약 300Å 두께의 n-형 마이크로결정 실리콘 막(012), 상술된 약 6000Å 두께의 i-형 마이크로결정 실리콘 막(013), 및 약 100Å 두께의 p-형 마이크로결정 실리콘 막(014)이 순차적으로 증착된다. n-형 층 및 p-형 층을 위한 형성 조건이 표 4와 5에 도시된다. 다음에, 반사 방지막으로써의 역할을 하는 표면 전극으로써의 인듐 주석 산화막(015)이 700Å로 증착되고, 마지막으로 Au의 콜렉터 전극(016)이 7000Å로 순차적으로 증착된다. 도 6은 i-형 마이크로결정 실리콘 막(013)을 형성하기 위한 주파수 변화에 대한 변환 효율의 변화를 도시한다. 종래의 높은 주파수 13.56㎒에 의한 것과 비교하여 약 50㎒ 내지 2000㎒ 범위 이내에서 우수한 변환 효율이 얻어졌다. 다음에, 기판 온도 의존성, 형성 압력 의존성, 및 f=105 ㎒, 500㎒ 및 1000㎒의 각 주파수에서 입력 전원 밀도 의존성을 조사하였다. 그 결과의 예가 도 7a, 7b 및 7c에 함께 도시되었다. 고주파수 전원의 주파수가 50 내지 200㎒의 범위 이내일 때, 형성 압력이 0.1 내지 0.5 Torr의 범위 이내이고 고주파수 전원의 입력 전원 밀도가 0.001 내지 0.2 W/㎤의 범위 이내인 우수한 변환 효율이 얻어졌다. 고주파수 전원의 주파수가 200 내지 550㎒의 범위 이내일 때, 형성 압력이 0.01 내지 0.3 Torr의 범위 이내이고 고주파수 전원의 입력 전원 밀도가 0.01 내지 0.5 W/㎤의 범위 이내인 우수한 변환 효율이 얻어졌다. 고주파수 전원의 주파수가 550 내지 2000㎒의 범위 이내일 때, 형성 압력이 0.005 내지 0.1 Torr의 범위 이내이고 고주파수 전원의 입력 전원 밀도가 0.01 내지 1.0 W/㎤의 범위 이내인 우수한 변환 효율이 얻어졌다. 이와 같이, 주파수 범위에 따라, 형성 압력, 입력 전원 밀도 등을 최적화시킴으로써 방전의 안정성을 50 내지 2000 ㎒로 유지하면서 고 품질 마이크로결정 실리콘 막의 형성이 가능하게 된다.
다음에, 표 6은 금속 메시(006)의 개구율, 방전 안정성, 및 i-형 마이크로결정 실리콘 막(013)의 형성 주파수가 500㎒인 메시로부터 플라즈마의 누설 간의 상호관계를 도시한다. 30 내지 95%의 개구율의 범위 이내로 우수한 특성이 얻어진 것으로 확인되었다. 표 7은 메시의 개구부의 길이, 방전 안정성, 및 개구율이 60%인 메시로부터의 플라즈마의 누설 간의 상호관계를 도시한다. 바람직한 길이는 5 내지 30㎜이었다. 메시용 재료의 저항성과 방전의 안정성 간의 관계를 조사하였다. 그 결과가 표 8에 도시되어 있다. 바람직한 저항율은 1x10-5미만이었고, 이로 인해 비정상적인 방전의 발생 횟수는 극히 적다.
(n-층의 형성 조건 (n-형 μc-실리콘: 두께 200Å))
가스 유속 : SiH4/H2(10%) 4.0 sccm, PH3/H2(2%) 1.0 sccm, H2100 sccm
형성 온도 : 230℃
형성 압력 : 1.0 Torr
RF (13.56 ㎒) 전원 : 15 W
형성 속도 : 0.4 Å/s
(p-층의 형성 조건 (p-형 μc-실리콘: 두께 100Å))
가스 유속 : SiH4/H2(10%) 1.0 sccm, BF3/H2(2%) 0.2 sccm, H235 sccm
형성 온도 : 170℃
형성 압력 : 2.0 Torr
RF (13.56 ㎒) 전원 : 33 W
형성 속도 : 0.6 Å/s
개구율(%) 방전의 안정성○ : 높음△ : 중간Ｘ : 낮음 플라즈마의 누설○ : 적음△ : 중간Ｘ : 많음
20 △ ○
30 ○ ○
95 ○ ○
99 Ｘ △
길이(mm) 방전의 안정성○ : 높음△ : 중간Ｘ : 낮음 플라즈마의 누설○ : 적음△ : 중간Ｘ : 많음
1 △ ○
5 ○ ○
30 ○ △
50 △ Ｘ
저항(x10-5Ω·㎝) 방전의 안정성○ : 높음△ : 중간Ｘ : 낮음
0.3 ○
1 ○
7 △
15 △
<실시예 2>
도 3은 본 발명을 상세히 설명하는 제2 실시예를 도시한다.
기판(002)이 막 형성 챔버(001)의 상부에 고정되어 소정의 온도를 유지하도록 가열된다. 막 형성 가스가 소스 가스 인입관(005)을 통해 안내되어 바닥부로부터 막 형성 챔버(001)의 내부로 도입된다. 막 형성 가스는 도시되지 않은 배기 펌프에 의해 도면에서 우측으로 배기된다. 고주파수 전원은 고주파수 전원(004)으로부터 고주파수 전극(003)을 통해 막 형성 챔버(001)의 내부로 도입되어 소스 가스를 분해하고 여기시켜 플라즈마를 발생하게 한다. 기판(002), 고주파수 전극(003), 및 소스 가스 도입부(005a)는 금속 메시(006)에 의해 둘러싸이고, 발생된 플라즈마는 금속 메시(006)에 실질적으로 국한된다. 본 실시예에서, 금속 메시(006)는 절연 지지대(007)에 의해 막 형성 챔버(001)로부터 전기적으로 격리된다. 이 경우, DC, RF 등의 바이어스가 바이어스 전원(008)으로부터 금속 메시(006)에 공급되어, 증착에 유리한 이온들이 플라즈마에 국한되거나 또는 증착에 유리한 이온들이 그것으로부터 제거될 수 있다. 필요하다면, 플라즈마에 있는 이온들은 금속 메시(006)로부터 기판(002)쪽으로 가속되고, 그로 인해 증착 막의 품질을 향상시키는 효과를 달성하는 것으로 예상되는 증착 막의 표면을 활성화시키도록 기판의 표면에 이온들의 에너지가 공급된다. 도 8은 실시예 1에 도시된 접지된 Al 메시를 이용한 경우와 비교하여, 금속 메시(006)는 Al(알루미늄)로 만들어지고 +100 V의 DC 바이어스가 인가되며, 금속 메시(006)도 역시 Al로 만들어지고 500W의 RF 바이어스가 인가되며, 금속 메시(006)는 W(텅스텐)으로 만들어지고 금속 메시(006)가 DC 5A로 통전 가열되는 핀 솔라 셀의 변환 효율을 도시한다. 접지된 Al 메시를 이용한 경우보다 DC 바이어스의 인가, RF 바이어스의 인가, 및 통전 가열(저항 가열)의 모든 경우에서 보다 높은 변환 효율이 얻어졌고, 따라서 플라즈마가 금속 메시(006)에 실질적으로 국한되고 금속 메시(006)에 DC 또는 RF 또는 통전 가열의 인가가 i-형 마이크로결정 실리콘 막(013)의 품질 향상을 위해 효율적인 것으로 밝혀졌다.
<실시예 3>
도 4는 본 발명을 상세히 설명하는 제3 실시예를 도시한다. 기판(002)이 막 형성 챔버(001)의 상부에 고정되어 소정의 온도를 유지하도록 가열된다. 막 형성 가스가 소스 가스 인입관(005)을 통해 안내되어 바닥부로부터 막 형성 챔버(001)의 내부로 도입된다. 막 형성 가스는 도시되지 않은 배기 펌프에 의해 도면에서 우측으로 배기된다. 고주파수 전원은 고주파수 전원(004)로부터 고주파수 전극(003)을 통해 막 형성 챔버(001)의 내부로 도입되어 소스 가스를 분해하고 여기시켜 플라즈마를 발생하게 한다. 고주파수 전극(003) 및 소스 가스 도입부(005a)는 금속 메시(006)에 의해 둘러싸이고, 발생된 플라즈마는 금속 메시(006)에 실질적으로 국한된다. 본 실시예에서, 금속 메시(006)는 메시 형태로 형성된 천정부(ceiling portion)를 갖는다. 따라서, 금속 메시(006)는 기판(002)과 소스 가스 도입부(005a) 간에 플라즈마를 실질적으로 국한시키도록 배치되지만, 금속 메시(006)는 내부에서 기판(002)을 둘러싸지 않는다. 동일하게 실시예 1과 2에 서술된 바와 같이, 금속 메시(006)는 막 형성 챔버(001)에 전기적으로 접지될 수 있거나 또는 금속 메시(006)가 전기적으로 절연될 수 있고 DC 또는 RF 바이어스가 그곳에 인가될 수 있거나 또는 통전 가열될 수 있다. 본 실시예에서, 플라즈마가 기판(002)로부터 실질적으로 분리되어 있기 때문에, 기판(002)이 비정상적인 방전에 의해 손상되는 것이 방지되어 소자 수율이 크게 향상될 수 있다. 예를 들어, 소자의 수율은 메시를 사용하지 않을 때 약 80%인 반면에, 메시에 의해 방전의 안정성을 향상시킴으로써 90% 이상까지 용이하게 증가될 수 있었다. 더욱이, 막의 증착이 소정 부분을 제외한 부분, 예를 들면 막 형성 챔버의 내벽면 상에서 크게 감소되기 때문에 유지보수 능력의 효과가 달성될 수 있다.
상술한 바와 같이, 본 발명에 따른 박막 형성 방법을 이용함으로써 마이크로결정 실리콘 막과 같은 반도체 박막이 높은 품질 및 고속으로 형성되는 것이 가능하게 되고, 막 형성 챔버의 유지보수성을 향상시키며 생산 수율을 향상시킨다.

Claims (15)

  1. 내부에 플라즈마를 발생시키기 위해 소스 가스와 고주파수 전원을 막 형성 챔버속으로 도입하고, 그로 인해 기판 상에 반도체 박막을 형성하는 것을 포함하는 플라즈마 CVD 공정에 의한 반도체 박막의 형성 방법에서,
    상기 고주파수 전원의 주파수는 50 내지 2000 ㎒의 범위 이내이고, 상기 고주파수 전원의 입력 전원 밀도는 0.001 내지 1.0 W/㎤ 의 범위 이내이고, 형성 압력은 0.005 내지 0.5 Torr의 범위 이내이고, 기판의 온도는 150 내지 500℃의 범위 이내이며,
    상기 기판과 소스 가스 도입부 간에 플라즈마를 실질적으로 국한시키도록 금속 메시(metal mesh)가 배치되어 상기 반도체 박막을 형성하는 것을 특징으로 하는 반도체 박막의 형성 방법.
  2. 제1항에 있어서, 상기 고주파수 전원의 주파수는 50 내지 200 ㎒의 범위 이내이고, 상기 기판의 온도는 150 내지 500℃의 범위 이내이며, 형성 압력은 0.1 내지 0.5 Torr의 범위 이내이고, 상기 고주파수 전원의 입력 전원 밀도는 0.001 내지 0.2 W/㎤의 범위 이내인 것을 특징으로 하는 반도체 박막의 형성 방법.
  3. 제1항에 있어서, 상기 고주파수 전원의 주파수는 200 내지 550 ㎒의 범위 이내이고, 상기 기판의 온도는 150 내지 500℃의 범위 이내이며, 형성 압력은 0.01 내지 0.3의 Torr 범위 이내이고, 상기 고주파수 전원의 입력 전원 밀도는 0.01 내지 0.5 W/㎤의 범위 이내인 것을 특징으로 하는 반도체 박막의 형성 방법.
  4. 제1항에 있어서, 상기 고주파수 전원의 주파수는 550 내지 2000 ㎒의 범위 이내이고, 상기 기판의 온도는 150 내지 500℃의 범위 이내이며, 형성 압력은 0.005 내지 0.1 Torr의 범위 이내이고, 고주파수 전원의 입력 전원 밀도는 0.01 내지 1.0 W/㎤의 범위 이내인 것을 특징으로 하는 반도체 박막의 형성 방법.
  5. 제1항에 있어서, 상기 금속 메시는 상기 막 형성 챔버에 전기적으로 접지되어 있는 것을 특징으로 하는 반도체 박막의 형성 방법.
  6. 제1항에 있어서, 상기 금속 메시는 상기 막 형성 챔버로부터 전기적으로 절연되어 있고, DC 바이어스가 상기 금속 메시에 인가되는 것을 특징으로 하는 반도체 박막의 형성 방법.
  7. 제1항에 있어서, 상기 금속 메시는 상기 막 형성 챔버로부터 전기적으로 절연되어 있고, RF 바이어스가 상기 금속 메시에 인가되는 것을 특징으로 하는 반도체 박막의 형성 방법.
  8. 제1항에 있어서, 상기 금속 메시는 저항 가열(resistance heating)되는 것을 특징으로 하는 반도체 박막의 형성 방법.
  9. 제1항에 있어서, 상기 금속 메시는 배선 형상의 재료를 니트(knitting)함으로써 형성된 것인 것을 특징으로 하는 반도체 박막의 형성 방법.
  10. 제1항에 있어서, 상기 금속 메시는 금속 판을 팽창시킴으로써 형성된 것인 것을 특징으로 하는 반도체 박막의 형성 방법.
  11. 제1항에 있어서, 상기 금속 메시는 금속 판을 펀치(punching)함으로써 형성된 것인 것을 특징으로 하는 반도체 박막의 형성 방법.
  12. 제1항에 있어서, 상기 금속 메시의 개구율(aperture percentage)은 30 내지 95%의 범위 이내이고, 상기 메시의 개구부의 길이는 5 내지 30 ㎜의 범위 이내인 것을 특징으로 하는 반도체 박막의 형성 방법.
  13. 제1항에 있어서, 상기 금속 메시는 Fe, Al, Cu, Ni 및 W중에서 선택된 적어도 하나의 원소로 구성되는 것을 특징으로 하는 반도체 박막의 형성 방법.
  14. 제1항에 있어서, 상기 금속 메시 재료의 저항율은 1x10-5Ω·㎝미만인 것을 특징으로 하는 반도체 박막의 형성 방법.
  15. 제1항에 있어서, 상기 반도체 박막은 마이크로결정 층(microcrystalline layer)을 포함한 비정질 반도체 또는 마이크로결정 반도체인 것을 특징으로 하는 반도체 박막의 형성 방법.
KR1019970068213A 1996-12-12 1997-12-12 반도체 박막의 형성 방법 KR100254120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-352131 1996-12-12
JP35213196 1996-12-12

Publications (2)

Publication Number Publication Date
KR19980064092A KR19980064092A (ko) 1998-10-07
KR100254120B1 true KR100254120B1 (ko) 2000-05-01

Family

ID=18421988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068213A KR100254120B1 (ko) 1996-12-12 1997-12-12 반도체 박막의 형성 방법

Country Status (3)

Country Link
US (1) US6057005A (ko)
EP (1) EP0848434A3 (ko)
KR (1) KR100254120B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154773A (ja) * 1997-08-01 1999-02-26 Canon Inc 光起電力素子及びその製造方法
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JPH11233801A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JP3948857B2 (ja) * 1999-07-14 2007-07-25 株式会社荏原製作所 ビーム源
JP2001345273A (ja) * 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
KR100375390B1 (ko) * 2000-10-06 2003-03-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
WO2008107166A1 (de) * 2007-03-07 2008-09-12 Carl Zeiss Smt Ag Verfahren zum reinigen einer euv-lithographievorrichtung, verfahren zur messung der restgasatmosphäre bzw. der kontamination sowie euv-lithographievorrichtung
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400409A (en) * 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
JPS5916328A (ja) * 1982-07-19 1984-01-27 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS5956724A (ja) * 1982-09-27 1984-04-02 Isamu Kato マイクロ波プラズマによる薄膜形成方法
JPS59207620A (ja) * 1983-05-10 1984-11-24 Zenko Hirose アモルフアスシリコン成膜装置
JPS61284918A (ja) * 1985-06-11 1986-12-15 Sharp Corp プラズマ化学気相成長装置
JPH01147072A (ja) * 1987-12-04 1989-06-08 Mitsubishi Electric Corp 薄膜の形成方法および装置
JP2701363B2 (ja) * 1988-09-12 1998-01-21 三菱電機株式会社 半導体装置の製造方法及びそれに使用する薄膜形成装置
WO2004083486A1 (ja) * 1993-03-23 2004-09-30 Atsushi Yamagami 超短波を用いたプラズマcvd法及び該プラズマcvd装置

Also Published As

Publication number Publication date
EP0848434A2 (en) 1998-06-17
KR19980064092A (ko) 1998-10-07
US6057005A (en) 2000-05-02
EP0848434A3 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
EP0122778B1 (en) Narrow band gap photovoltaic devices with enhanced open circuit voltage
EP0139795B1 (en) System and method for eliminating short circuit current paths in photovoltaic devices
EP0160365B1 (en) Method of making amorphous semiconductor alloys and devices using microwave energy
EP0109808B1 (en) An improved apparatus for the manufacture of photovoltaic devices
US6530341B1 (en) Deposition apparatus for manufacturing thin film
JP2984537B2 (ja) 光起電力素子
EP0977246A2 (en) Production process of semiconductor layer, fabrication process of photovoltaic cell and production apparatus of semiconductor layer
US4600801A (en) Fluorinated, p-doped microcrystalline silicon semiconductor alloy material
US4510674A (en) System for eliminating short circuit current paths in photovoltaic devices
EP0181113A2 (en) Improved boron doped semiconductor materials and method for producing
KR100254120B1 (ko) 반도체 박막의 형성 방법
US4479455A (en) Process gas introduction and channeling system to produce a profiled semiconductor layer
KR920006893B1 (ko) 글로방전 침착장치
US4483883A (en) Upstream cathode assembly
EP0591398B1 (en) Chemically active isolation passageway for deposition chambers
EP0134364A2 (en) System and method for eliminating short and latent short circuit current paths in photovoltaic devices
EP0107357A2 (en) Apparatus and method for making large area photovoltaic devices incorporating back reflectors
JPH0576171B2 (ko)
EP0100611B1 (en) Reduced capacitance electrode assembly
JPH10229213A (ja) 半導体薄膜の形成方法
JPH10209479A (ja) 半導体薄膜及び光起電力素子の作製装置
JP3902878B2 (ja) 機能性堆積膜の形成装置
JP3262899B2 (ja) マイクロ波プラズマｃｖｄ法により大面積の機能性堆積膜を連続的に形成する方法及び装置
JP3690772B2 (ja) 光起電力素子の形成装置及び形成方法
JP2000164518A (ja) 半導体堆積膜の形成方法及びその形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee