KR100249173B1 - Method for forming pattern of semiconductor device - Google Patents

Method for forming pattern of semiconductor device Download PDF

Info

Publication number
KR100249173B1
KR100249173B1 KR1019970062401A KR19970062401A KR100249173B1 KR 100249173 B1 KR100249173 B1 KR 100249173B1 KR 1019970062401 A KR1019970062401 A KR 1019970062401A KR 19970062401 A KR19970062401 A KR 19970062401A KR 100249173 B1 KR100249173 B1 KR 100249173B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
forming
layer
metal layer
Prior art date
Application number
KR1019970062401A
Other languages
Korean (ko)
Other versions
KR19990041748A (en
Inventor
박일규
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970062401A priority Critical patent/KR100249173B1/en
Publication of KR19990041748A publication Critical patent/KR19990041748A/en
Application granted granted Critical
Publication of KR100249173B1 publication Critical patent/KR100249173B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 원하는 패턴의 프로파일 및 사이즈를 얻도록 한 반더체 소자의 패턴 형성방법에 관한 것으로서, 기판상에 금속배선층을 형성하는 단계와, 상기 금속배선층의 표면이 소정부분 노출되도록 기판의 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층을 포함한 기판의 전면에 베리어 금속층 및 씨드 금속층을 차례로 형성하는 단계와, 상기 씨드 금속층을 포함한 기판의 전면에 포토레지스트를 도포하는 단계와, 상기 포토레지스트 두께의 두 부분에 포커스를 맞추어 각 150초씩 두 번의 노광을 실시한 후 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 130℃로 15분 동안 열화시키는 단계와, 그리고 상기 열화된 포토레지스트 패턴을 마스크로 이용하여 전기 도금법으로 골드 플레이팅을 실시하는 단계를 포함하여 형성함을 특징으로 한다.The present invention relates to a method for forming a pattern of a semiconductor element in which a desired pattern and size of a pattern is obtained, the method comprising: forming a metal wiring layer on a substrate, and planarizing the front surface of the substrate to expose a predetermined portion of the surface of the metal wiring layer. Forming a layer, sequentially forming a barrier metal layer and a seed metal layer on the entire surface of the substrate including the planarization layer, applying a photoresist to the entire surface of the substrate including the seed metal layer, and Focusing on two portions and performing two exposures of 150 seconds each to develop a photoresist pattern, deteriorating the photoresist pattern at 130 ° C. for 15 minutes, and deteriorating the deteriorated photoresist pattern. Including the step of performing gold plating by electroplating method using a mask Characterized in that.

Description

반도체 소자의 패턴 형성방법Pattern formation method of semiconductor device

본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 반도체 소자의 패턴 형성방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a pattern forming method of a semiconductor device.

이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 패턴 형성방법을 설명하면 다음과 같다.Hereinafter, a pattern forming method of a conventional semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 종래의 반도체 소자의 패턴 형성방법법을 나타낸 공정단면도이다.1A to 1D are process cross-sectional views showing a method for forming a pattern of a conventional semiconductor device.

도 1a에 도시한 바와같이 반도체 기판(11)상에 금속층을 증착한 후 패터닝공정을 실시하여 금속배선층(12)을 형성하고, 상기 금속배선층(12)의 표면이 소정부분을 노출되도록 반도체 기판(11)의 전면에 평탄화층(13)을 형성한다.As shown in FIG. 1A, a metal layer is deposited on the semiconductor substrate 11, and then patterned to form a metal wiring layer 12, and the semiconductor substrate 12 may be exposed to expose a predetermined portion of the metal wiring layer 12. The planarization layer 13 is formed in the front surface of 11).

이어, 상기 평탄화층(13)을 포함한 반도체 기판(11)의 전면에 베리어 금속층(14)을 형성하고, 상기 베리어 금속층(14)상에 씨드 금속층(Seed Metl)(15)을 형성한다.Subsequently, a barrier metal layer 14 is formed on the entire surface of the semiconductor substrate 11 including the planarization layer 13, and a seed metal layer 15 is formed on the barrier metal layer 14.

그리고 상기 씨드 금속층(15)을 포함한 반도체 기판(11)의 전면에 20㎛ 이상의 두께로 포토레지스트(Photo Resist)(16)를 도포한다.A photoresist 16 is coated on the entire surface of the semiconductor substrate 11 including the seed metal layer 15 to a thickness of 20 μm or more.

도 1b에 도시한 바와같이 상기 포토레지스트(16)에 1:1 마스크 얼라이너에서 패턴을 정렬하여 포토레지스트(16)의 중앙부분에 포커스(Focus)를 맞추어 300sec 이상의 장시간 UV(Ultra Violet)를 쬐어서 노광(Exposure)을 실시한 후, 현상(Develop)을 실시하여 원하는 부분에 남도록 포토레지스트 패턴(16a)을 형성한다.As shown in FIG. 1B, a pattern is aligned on the photoresist 16 in a 1: 1 mask aligner to focus on a central portion of the photoresist 16 and exposed to UV (ultraviolet) for a long time of 300 sec or more. After exposure is performed, development is performed to form the photoresist pattern 16a so as to remain in a desired portion.

도 1c에 도시한 바와같이 상기 포토레지스트 패턴(16a)을 마스크로 이용하여 노출된 씨드 금속층(15)상에 전기 도금법으로 골드 플레이팅(Gold Plating)을 실시하여 골드층(17)을 형성한다.As shown in FIG. 1C, the gold layer 17 is formed by electroplating gold plating on the exposed seed metal layer 15 using the photoresist pattern 16a as a mask.

여기서 상기 골드 플레이팅시 포토레지스트 패턴(16a)의 경화를 위하여 핫 플레이트에서 110℃로 10분 정도 열처리를 실시하여 단단하게 만든 후 골드 플레이팅을 전기도금법으로 실시한다.In this case, the gold plating is hardened by heat treatment at 110 ° C. for 10 minutes on a hot plate to cure the photoresist pattern 16a and then gold plating is performed by electroplating.

즉, 골드의 질량이 포토레지스트 보다 크기 때문에 골드 플레이팅시 포로레지스터의 밀림 현상이 발생하여 이를 방지하기 위해 핫 플레이트에서 110℃로 10분 정도의 공정을 실시한다.That is, since the mass of gold is larger than that of the photoresist, the plating of the pororo register occurs during gold plating, and thus, a process of about 10 minutes is performed at 110 ° C on a hot plate.

도 1d에 도시한 바와같이 상기 포토레지스트 패턴(16a)을 제거하고, 상기 골드층(17)을 마스크로 이용하여 상기 씨드 금속층(15)과 베리어 금속층(14)을 선택적으로 제거한다.As shown in FIG. 1D, the photoresist pattern 16a is removed, and the seed metal layer 15 and the barrier metal layer 14 are selectively removed using the gold layer 17 as a mask.

그러나 상기와 같은 반도체 소자의 패턴 형성방법에 있어서 다음과 같은 문제점이 있었다.However, there are the following problems in the method of forming a pattern of a semiconductor device as described above.

첫째, 포토레지스트의 중앙부분에 포커스를 맞추어 디파인함으로써 중앙부분이 더 넓게 디파인되어 직각모양의 원하는 프로파일을 얻을 수 없다.First, by focusing on the center portion of the photoresist and defining it, the center portion is further broadened so that the desired profile in the right angle cannot be obtained.

둘째, UV를 장시간의 쬐어 포토레지스트를 노광함으로써 노광장비에 무리를 준다.Second, exposing the photoresist by exposing UV for a long time gives a burden to the exposure equipment.

셋째, 경화 공정에 의하여 골드 플레이팅시 골드와 포토레지스트의 질량차이에 의하여 포토레지스트가 수축되어 원하는 패턴의 형성이 어렵다.Third, when the gold plating is performed by the curing process, the photoresist shrinks due to the mass difference between the gold and the photoresist, thereby making it difficult to form a desired pattern.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 원하는 패턴의 프로파일 및 사이즈를 얻도록 한 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of forming a pattern of a semiconductor device, which has been devised to solve the above problems and obtains a profile and size of a desired pattern.

도 1a 내지 도 1d는 종래의 반도체 소자의 패턴 형성방법을 나타낸 공정단면도1A to 1D are cross-sectional views illustrating a method of forming a pattern of a conventional semiconductor device.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정단면도2A to 2D are cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 금속배선층21 semiconductor substrate 22 metal wiring layer

23 : 평탄화층 24 : 베리어 금속층23: planarization layer 24: barrier metal layer

25 : 씨드 금속층 26 : 포토레지스트25 seed metal layer 26 photoresist

27 : 골드층27: gold layer

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 패턴 형성방법은 기판상에 금속배선층을 형성하는 단계와, 상기 금속배선층의 표면이 소정부분 노출되도록 기판의 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층을 포함한 기판의 전면에 베리어 금속층 및 씨드 금속층을 차례로 형성하는 단계와, 상기 씨드 금속층을 포함한 기판의 전면에 포토레지스트를 도포하는 단계와, 상기 포토레지스트 두께의 두 부분에 포커스를 맞추어 각 150초씩 두 번의 노광을 실시한 후 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 130℃로 15분 동안 열화시키는 단계와, 그리고 상기 열화된 포토레지스트 패턴을 마스크로 이용하여 전기 도금법으로 골드 플레이팅을 실시하는 단계를 포함하여 형성함을 특징으로 한다.The method of forming a pattern of a semiconductor device according to the present invention for achieving the above object comprises the steps of forming a metal wiring layer on the substrate, and forming a planarization layer on the entire surface of the substrate so that a predetermined portion of the surface of the metal wiring layer is exposed; And sequentially forming a barrier metal layer and a seed metal layer on the entire surface of the substrate including the planarization layer, applying a photoresist to the entire surface of the substrate including the seed metal layer, and focusing two portions of the photoresist thickness. Two exposures of 150 seconds each, followed by development to form a photoresist pattern, deteriorating the photoresist pattern at 130 ° C. for 15 minutes, and using the deteriorated photoresist pattern as a mask. It characterized in that it comprises the step of performing gold plating by the plating method.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 패턴 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a pattern of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to the present invention.

도 2a에 도시한 바와같이 반도체 기판(21)상에 금속층을 증착한 후 패터닝공정을 실시하여 금속배선층(22)을 형성하고, 상기 금속배선층(22)의 표면이 소정부분 노출되도록 반도체 기판(21)의 전면에 평탄화층(23)을 형성한다.As shown in FIG. 2A, a metal layer is deposited on the semiconductor substrate 21 and then patterned to form a metal wiring layer 22, and the semiconductor substrate 21 is exposed so that a predetermined portion of the surface of the metal wiring layer 22 is exposed. The planarization layer 23 is formed on the front surface.

이어, 상기 평탄화층(23)을 포함한 반도체 기판(21)의 전면에 베리어 금속층(24)을 형성하고, 상기 베리어 금속층(24)상에 씨드 금속층(Seed Metl)(25)을 형성한다.Subsequently, a barrier metal layer 24 is formed on the entire surface of the semiconductor substrate 21 including the planarization layer 23, and a seed metal layer 25 is formed on the barrier metal layer 24.

그리고 상기 씨드 금속층(25)을 포함한 반도체 기판(21)의 전면에 20㎛ 이상의 두께로 포토레지스트(Photo Resist)(26)를 도포한다.A photoresist 26 is coated on the entire surface of the semiconductor substrate 21 including the seed metal layer 25 to a thickness of 20 μm or more.

도 2b에 도시한 바와같이 상기 포토레지스트(26)에 1:1 마스크 얼라이너에서 패턴을 정렬하여 포토레지스트(26) 두께의 5㎛와 15㎛의 두 부분에 각각 포커스(Focus)를 맞추어 적정 노광시간인 300sec를 각각 150sec, 150sec씩 나누어 UV(Ultra Violet)를 쬐어서 노광(Exposure)을 실시한 후, 현상(Develop)을 실시하여 원하는 부분에 남도록 포토레지스트 패턴(26a)을 형성한다.As shown in FIG. 2B, a pattern is aligned with the photoresist 26 in a 1: 1 mask aligner, thereby appropriately exposing focus to two portions of 5 μm and 15 μm of the thickness of the photoresist 26, respectively. After exposure to UV (Ultra Violet) by dividing the time of 300sec by 150sec and 150sec, respectively, the photoresist pattern 26a is formed to remain in a desired portion by developing.

즉, 적정노광 시간인 300sec를 150sec씩 나누어 포토레지스트(26) 두께의 5㎛와 15㎛지점에 포커스를 맞추어 두 번의 노광을 실시한다.That is, 300sec, which is an appropriate exposure time, is divided by 150sec, and two exposures are performed by focusing on 5 µm and 15 µm points of the thickness of the photoresist 26.

도 2c에 도시한 바와같이 상기 포토레지스트 패턴(26a)을 마스크로 이용하여 노출된 씨드 금속층(25)상에 전기 도금법으로 골드 플레이팅(Gold Plating)시 포토레지스트 패턴(26a)의 사이즈가 늘어나는 것을 방지하기 위하여 130℃로 15분의 경화를 실시한다.As shown in FIG. 2C, the size of the photoresist pattern 26a is increased during gold plating by electroplating on the exposed seed metal layer 25 using the photoresist pattern 26a as a mask. In order to prevent it, it hardens for 15 minutes at 130 degreeC.

여기서 상기 경화에 의하여 포토레지스트 패턴(26a)이 약 3㎛수축되지만 이는 마스크에서 보상을 해준다.Here, the photoresist pattern 26a shrinks about 3 mu m by the curing, but this compensates in the mask.

이어, 상기 경화된 포토레지스트 패턴(26a)을 마스크로 이용하여 전기 도금법으로 골드 플레이팅을 실시하여 노출된 씨드 금속층(25)상에 상기 포토레지스트 패턴(26a)의 표면 보다 5㎛낮은 두께로 골드층(27)을 형성한다.Subsequently, gold plating was performed on the exposed seed metal layer 25 by electroplating using the cured photoresist pattern 26a as a mask to a thickness of 5 μm lower than the surface of the photoresist pattern 26a. Layer 27 is formed.

도 2d에 도시한 바와같이 상기 포토레지스트 패턴(26a)을 제거하고, 상기 골드층(27)을 마스크로 이용하여 상기 씨드 금속층(25)과 베리어 금속층(24)을 선택적으로 제거한다.As shown in FIG. 2D, the photoresist pattern 26a is removed, and the seed metal layer 25 and the barrier metal layer 24 are selectively removed using the gold layer 27 as a mask.

이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 패턴 형성방법에 있어서 다음과 같은 효과가 있다.As described above, the method of forming a pattern of a semiconductor device according to the present invention has the following effects.

첫째, 두 번의 노광공정으로 포토레지스트 패턴을 직각 모양으로 형성할 수 있으며 노광 장비의 무리를 줄일 수 있다.First, the photoresist pattern may be formed in a right angle shape by two exposure processes, and the burden of exposure equipment may be reduced.

둘째, 포토레지스트를 130℃로 15분의 경화에 의하여 골드 플레이팅시 포토레지스트의 밀림을 방지함으로써 원하는 사이즈의 패턴을 얻을 수 있다.Second, by preventing the photoresist from rolling during gold plating by curing the photoresist at 130 ° C. for 15 minutes, a pattern having a desired size can be obtained.

Claims (3)

기판상에 금속배선층을 형성하는 단계;Forming a metallization layer on the substrate; 상기 금속배선층의 표면이 소정부분 노출되도록 기판의 전면에 평탄화층을 형성하는 단계;Forming a planarization layer on the entire surface of the substrate to expose a predetermined portion of the surface of the metal wiring layer; 상기 평탄화층을 포함한 기판의 전면에 베리어 금속층 및 씨드 금속층을 차례로 형성하는 단계;Sequentially forming a barrier metal layer and a seed metal layer on an entire surface of the substrate including the planarization layer; 상기 씨드 금속층을 포함한 기판의 전면에 포토레지스트를 도포하는 단계;Applying a photoresist to the entire surface of the substrate including the seed metal layer; 상기 포토레지스트 두께의 두 부분에 포커스를 맞추어 각 150초씩 두 번의 노광을 실시한 후 현상하여 포토레지스트 패턴을 형성하는 단계;Focusing on two portions of the thickness of the photoresist, performing two exposures of 150 seconds each, and then developing the photoresist pattern; 상기 포토레지스트 패턴을 130℃로 15분 동안 열화시키는 단계; 그리고Degrading the photoresist pattern at 130 ° C. for 15 minutes; And 상기 열화된 포토레지스트 패턴을 마스크로 이용하여 전기 도금법으로 골드 플레이팅을 실시하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.Forming a gold plate by electroplating using the deteriorated photoresist pattern as a mask. 제 1 항에 있어서,The method of claim 1, 상기 포토레지스트 두께의 1/4부분과 3/4부분에 포커스를 맞추어 노광함을 특징으로 하는 반도체 소자의 패턴 형성방법.And focusing on the first quarter and the third quarter of the thickness of the photoresist. 제 1 항에 있어서,The method of claim 1, 상기 포토레지스트의 노광시 포토레지스트의 수축은 마스크상으로 보호함을 특징으로 하는 반도체 소자의 패턴 형성방법.The shrinkage of the photoresist during exposure of the photoresist is protected by a mask image pattern forming method.
KR1019970062401A 1997-11-24 1997-11-24 Method for forming pattern of semiconductor device KR100249173B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062401A KR100249173B1 (en) 1997-11-24 1997-11-24 Method for forming pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062401A KR100249173B1 (en) 1997-11-24 1997-11-24 Method for forming pattern of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990041748A KR19990041748A (en) 1999-06-15
KR100249173B1 true KR100249173B1 (en) 2000-03-15

Family

ID=19525464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062401A KR100249173B1 (en) 1997-11-24 1997-11-24 Method for forming pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR100249173B1 (en)

Also Published As

Publication number Publication date
KR19990041748A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH0344418B2 (en)
EP0072933B1 (en) Method for photolithographic pattern generation in a photoresist layer
US6835504B2 (en) Photomask with illumination control over patterns having varying structural densities
KR100249173B1 (en) Method for forming pattern of semiconductor device
US6566274B1 (en) Lithography process for transparent substrates
KR100230351B1 (en) Pattern forming method
JPH02156244A (en) Pattern forming method
KR100300073B1 (en) Manufacturing method for photoresist pattern in semiconductor device
KR101004513B1 (en) A method for forming a contact hole of a semiconductor device
EP0104235A4 (en) Electron beam-optical hybrid lithographic resist process.
KR20030092865A (en) Forming method for fine patterns of semiconductor device
KR100559516B1 (en) Method for implanting ion in a semiconductor
KR100333389B1 (en) Method of manufacturing contact hole of semiconductor device
JPS63275115A (en) Pattern forming method for semiconductor device
JP2712407B2 (en) Method of forming fine pattern using two-layer photoresist
KR0179339B1 (en) Method of forming photoresist pattern
JPS62265723A (en) Exposing method for resist
KR19990055782A (en) Method of forming fine pattern of semiconductor device
JPH03184323A (en) Method of forming resist pattern with high accuracy on substrate having high stepped difference
JP2005084312A (en) Resist patterning method and method for manufacturing semiconductor device
KR20020030600A (en) Method for forming the photo resist contact hole
KR100995140B1 (en) Method for manufacturing Photo MASK
KR0144822B1 (en) Method of forming T-shaped gate of field effect transistor
KR19990031753A (en) Micro pattern formation method of semiconductor device
KR20000003358A (en) Fine pattern forming of semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee