KR19990031753A

KR19990031753A - Micro pattern formation method of semiconductor device

Info

Publication number: KR19990031753A
Application number: KR1019970052586A
Authority: KR
Inventors: 채민철
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-10-14
Filing date: 1997-10-14
Publication date: 1999-05-06

Abstract

본 발명은 집적화에 따른 미세패턴을 형성하여 집적화를 구현하는데 적당한 반도체소자의 미세패턴 형성방법에 관한 것으로서, 기판상의 식각층상에 감광물질을 도포한 후 최소의 패턴으로 패터닝하는 공정과, 패터닝된 포토레지스트를 포함한 전면에 UV스테빌라이저를 이용한 자외선 조사를 통해 상기 포토레지스트를 경화시켜 부피수축을 유도하는 공정과, 상기 부피수축된 포토레지스트를 마스크로 이용한 식각공정으로 상기 식각층을 선택적으로 제거하는 공정을 포함하는 것을 특징으로 한다.The present invention relates to a method for forming a micropattern of a semiconductor device suitable for implementing integration by forming a micropattern according to the integration. The process of applying a photosensitive material to an etching layer on a substrate and then patterning the pattern into a minimum pattern, and the patterned photo Curing the photoresist by irradiating the entire surface including a resist with UV stabilizer to induce volume shrinkage, and selectively removing the etching layer by an etching process using the volume-reduced photoresist as a mask Characterized in that it comprises a.

Description

Micro pattern formation method of semiconductor device

본 발명은 반도체소자에 관한 것으로서, 특히 고집적화 디바이스 구현을 위한 미세패터닝이 가능한 반도체소자의 미세패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming a micropattern of a semiconductor device capable of fine patterning for high integration devices.

일반적으로 반도체소자는 미세패턴 형성기술이 발달함에 따라 메모리 셀의 집적도의 증가가 비약적으로 발전해 왔다.In general, as the semiconductor device is developed with a fine pattern forming technology, an increase in the degree of integration of memory cells has been dramatically developed.

점차 대용량 메모리 반도체의 수요가 증가함으로 인해 동일한 칩 크기에 더 많은 셀을 집적시켜야만 하는데 현재의 포토(Photo)장비와 공정기술로서는 액티브영역에 정확하게 메모리 콘택과 비트라인 콘택을 형성하기가 어렵다.Increasing demand for high-capacity memory semiconductors requires the integration of more cells on the same chip size. With current photo equipment and process technology, it is difficult to form memory and bit line contacts accurately in the active region.

통상의 자외선 노광기술에서 시판하는 마스크 얼라이너에서는 1∼2㎛정도의 해상도를 얻을 수 있다는 것이 확인되었다.It was confirmed that a resolution of about 1 to 2 µm can be obtained with a mask aligner which is commercially available in the ordinary ultraviolet exposure technique.

그러나 이것을 레지스트패턴의 해상도이고 최종적이 에칭패턴의 해상도는 아니다.However, this is the resolution of the resist pattern and not the resolution of the final etching pattern.

실제의 디바이스 표면은 복잡한 단차를 가지고 있어, 레지스트패턴 형성의 경우, 여러 가지 문제가 일어난다.The actual device surface has complicated steps, and in the case of resist pattern formation, various problems arise.

예를들면, 단차부에서는 레지스트 도포막 두께가 비정상으로 되어 노광조건의 최적화가 되지 않는 경우가 있고, 또 미세화를 생각해서 레지스트막 두께 자체를 감소시키면 핀 홀 등의 문제가 발생한다.For example, in the stepped portion, the thickness of the resist coating film becomes abnormal and the exposure conditions may not be optimized. Further, if the thickness of the resist film is reduced in consideration of miniaturization, problems such as pin holes occur.

그리고 미세화를 위한 수단으로서 전자빔이나 X선을 사용한 서브미크론 가공외에 표면 평탄화기술을 사용해서 정밀한 레지스트패턴을 통상의 광노광 기술로 형성시키는 방법도 제시되고 있다.In addition to submicron processing using electron beams or X-rays as a means for miniaturization, a method of forming a precise resist pattern using a conventional photoexposure technique using a surface planarization technique has also been proposed.

이하, 첨부된 도면을 참조하여 종래 반도체소자의 미세패턴 형성방법을 설명하기로 한다.Hereinafter, a method of forming a fine pattern of a conventional semiconductor device will be described with reference to the accompanying drawings.

도 1a 내지 1b는 종래 반도체소자의 미세패턴 형성방법을 설명하기 위한 공정단면도1A through 1B are cross-sectional views illustrating a method of forming a fine pattern of a conventional semiconductor device.

도 1a에 도시한 바와같이 식각하고자 하는 식각층(1)상에 포토레지스트(2)를 도포한다.As shown in FIG. 1A, a photoresist 2 is applied onto the etching layer 1 to be etched.

노광 및 현상공정을 이용하여 상기 포토레지스트(2)를 패터닝한다.The photoresist 2 is patterned using an exposure and development process.

이때 상기 포토레지스트(2)와 상기 식각층(1)과의 선택비를 높이기 위해 상기 포토레지스트에 유브이 스테빌라이저(UV Stabilizer)를 이용하여 상기 포토레지스트(2)를 경화시킨다.In this case, in order to increase the selectivity between the photoresist 2 and the etching layer 1, a UV stabilizer is used to cure the photoresist 2.

이어, 도 1b에 도시한 바와같이 상기 패터닝된 포토레지스트(2)를 마스크로 이용한 식각공정으로 상기 식각층(1)을 식각한다.Subsequently, as shown in FIG. 1B, the etching layer 1 is etched by an etching process using the patterned photoresist 2 as a mask.

이때, 상기 포토레지스트(2)를 패터닝함에 있어서, 그 폭은 최소 0.18㎛이상이 된다.At this time, in patterning the photoresist 2, the width is at least 0.18㎛.

그러나 상기와 같은 반도체소자의 미세패턴 형성방법은 0.18㎛이하의 미세패턴을 실현하기가 곤란하다.However, in the method of forming a fine pattern of the semiconductor device as described above, it is difficult to realize a fine pattern of 0.18 μm or less.

이는 현재의 스텝퍼(Stepper)나 스캐너(WScanner) 등의 포토장비 자체가 0.18㎛이하의 미세패턴이 곤란하기 때문이다.This is because the current photo equipment itself such as a stepper or a scanner (WScanner) is difficult to fine patterns of less than 0.18㎛.

따라서, 고집적화에 추세에 부응하지 못하는 문제점이 있었다.Therefore, there was a problem in not meeting the trend of high integration.

본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로서 고집적화를 구현하기 위한 미세패터닝이 가능한 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method for forming a fine pattern of a semiconductor device capable of fine patterning for implementing high integration.

도 2a 내지 2c는 본 발명의 반도체소자 미세패턴 형성방법을 설명하기 위한 공정단면도2A through 2C are cross-sectional views illustrating a method of forming a semiconductor device fine pattern according to the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

1,11 : 식각층 2,12 : 포토레지스트1,11 etching layer 2,12 photoresist

상기의 목적을 달성하기 위한 본 발명의 반도체소자의 미세패턴 형성방법은 기판상의 식각층상에 감광물질을 도포한 후 최소의 패턴으로 패터닝하는 공정과, 패터닝된 포토레지스트를 포함한 전면에 UV스테빌라이저를 이용한 자외선 조사를 통해 상기 포토레지스트를 경화시켜 부피수축을 유도하는 공정과, 상기 부피수축된 포토레지스트를 마스크로 이용한 식각공정으로 상기 식각층을 선택적으로 제거하는 공정을 포함하는 것을 특징으로 한다.The method of forming a fine pattern of a semiconductor device of the present invention for achieving the above object is a step of applying a photosensitive material on the etching layer on the substrate and patterning with a minimum pattern, UV stabilizer on the front surface including the patterned photoresist And curing the photoresist by using ultraviolet irradiation to induce volume shrinkage, and selectively removing the etching layer by an etching process using the volume-reduced photoresist as a mask.

이하, 본 발명의 반도체소자의 미세패턴 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a method of forming a fine pattern of a semiconductor device of the present invention will be described with reference to the accompanying drawings.

먼저, 본 발명은 유브이 스테빌라이저(UV Stabilizer)를 사용함에 있어서, 식각하고자 하는 식각층과 포토레지스트와의 선택비를 높이기 위해 사용하는 것이 아니라 포토레지스트의 부피수축을 유도하여 미세패턴을 형성하기 위한 목적으로 사용한다.First, in the present invention, in the use of UV stabilizers, not to increase the selectivity between the etching layer and the photoresist to be etched, but rather to induce a volume shrinkage of the photoresist to form a fine pattern Use for purpose.

도 2a 내지 2c는 본 발명의 반도체소자의 미세패턴 형성방법을 설명하기 위한 공정단면도이다.2A through 2C are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device of the present invention.

도 2a에 도시한 바와같이 식각하고자 하는 식각층(11)상에 포토레지스트(12)를 도포한다.As shown in FIG. 2A, a photoresist 12 is coated on the etching layer 11 to be etched.

노광 및 현상공정으로 상기 포토레지스트(12)를 패터닝한다.The photoresist 12 is patterned by an exposure and development process.

이때 상기 패터닝된 포토레지스트(12)의 최소의 폭은 0.2㎛이다.At this time, the minimum width of the patterned photoresist 12 is 0.2 μm.

이후, 도 2b에 도시한 바와같이 패터닝된 포토레지스트(12)에 유브이 스테빌라이저(UV Stabilizer)를 이용하여 적정량의 열과 자외선(UV)을 조사하여 상기 포토레지스트(12)를 경화시킨다.Subsequently, as shown in FIG. 2B, the patterned photoresist 12 is irradiated with an appropriate amount of heat and ultraviolet rays (UV) using a UV Stabilizer to cure the photoresist 12.

이때 자외선 조사시 포토레지스트(12)의 새로운 결합이 유도되어 이에따라 상기 포토레지스트(12)의 부피수축(1/10정도)이 일어난다.At this time, new bonds of the photoresist 12 are induced during ultraviolet irradiation, and thus volume shrinkage (about 1/10) of the photoresist 12 occurs.

여기서, 상기 유브이 스테빌라이저에 의한 가열온도는 150℃이상으로 유지한다.Here, the heating temperature by the UV stabilizer is maintained at 150 ℃ or more.

따라서, 상기 부피수축으로 인하여 최초에 노광 및 현상공정으로 패터닝했던 포토레지스트(12)의 폭이 감소하게 되고 도 2c에 도시한 바와같이 최종적으로 부피가 수축된 포토레지스트(12)를 마스크로 이용한 식각공정으로 식각층(11)을 선택적으로 제거하면 본 발명의 반도체소자 제조공정이 완료된다.Therefore, the width of the photoresist 12, which was initially patterned by the exposure and development processes, is reduced due to the volume shrinkage, and as shown in FIG. 2C, the etching using the photoresist 12 with the final volume shrinkage as a mask is performed. If the etching layer 11 is selectively removed by the process, the semiconductor device manufacturing process of the present invention is completed.

이상 상술한 바와같이 본 발명의 반도체소자의 미세패턴 형성방법은 현재 사용하고 있는 포토장비의 한계 이상의 극 미세패턴을 형성할 수 있으므로 현재의 장비로도 고집적화를 구현할 수 있는 효과가 있다.As described above, the method for forming a micropattern of the semiconductor device of the present invention can form an extremely fine pattern beyond the limit of the photo equipment currently used, so that high integration can be realized even with the current equipment.

Claims

Applying a photosensitive material on the etching layer on the substrate and then patterning the pattern in a minimum pattern;

A process of inducing volume shrinkage by curing the photoresist through ultraviolet irradiation using a UV stabilizer on the entire surface including the patterned photoresist;

And removing the etching layer selectively by an etching process using the volume-contracted photoresist as a mask.

The method of claim 1,

The method of forming a fine pattern of a semiconductor device, characterized in that the heating temperature by the UV Stabilizer is maintained at 150 ℃ or more.