KR20000003358A - Fine pattern forming of semiconductor - Google Patents

Fine pattern forming of semiconductor Download PDF

Info

Publication number
KR20000003358A
KR20000003358A KR1019980024588A KR19980024588A KR20000003358A KR 20000003358 A KR20000003358 A KR 20000003358A KR 1019980024588 A KR1019980024588 A KR 1019980024588A KR 19980024588 A KR19980024588 A KR 19980024588A KR 20000003358 A KR20000003358 A KR 20000003358A
Authority
KR
South Korea
Prior art keywords
photoresist
fine pattern
wet
reflective
forming
Prior art date
Application number
KR1019980024588A
Other languages
Korean (ko)
Inventor
이철수
권원택
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024588A priority Critical patent/KR20000003358A/en
Publication of KR20000003358A publication Critical patent/KR20000003358A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE: A fine pattern forming method of a semiconductor is provided to form a fine pattern over the resolution limit of an exposing source. CONSTITUTION: A fine pattern forming method comprises the steps of: spreading the photoresist(22) on a certain lower layer; coating the wet anti-reflective(23) on the photoresist; baking the wet anti-reflective and hardening the interfacial part between the photoresist and the anti-reflective; exposing and developing the photoresist and the anti-reflective; and selectively etching the lower layer using the photoresist pattern and the anti-reflective as an etching mask.

Description

반도체 장치의 미세 패턴 형성방법Fine Pattern Formation Method of Semiconductor Device

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치의 미세 패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly, to a method of forming a fine pattern of a semiconductor device.

현재 리소그래피 공정에서 주로 사용되고 있는 광원으로 i-라인을 들 수 있다. 그런데, i-라인을 사용한 리소그래피 공정에서는 0.3㎛ 이하의 선폭을 가진 콘택홀을 구현하기 힘들다. 즉, 작은 크기의 콘택홀을 형성하기 위해서는 포토 마스크의 선폭 크기를 작게 설계하거나 노광 에너지를 줄여야 하는데, i-라인과 같이 큰 파장(368㎚)을 가진 광원을 사용할 경우 해상도(resolution)의 한계로 인하여 0.3㎛ 이하의 콘택홀 패턴이 잘 정의되지 않는다.An i-line is a light source that is currently used mainly in lithography processes. However, in a lithography process using an i-line, it is difficult to realize a contact hole having a line width of 0.3 μm or less. In other words, in order to form a small contact hole, it is necessary to design a small line width of a photo mask or reduce exposure energy. When using a light source having a large wavelength (368 nm) such as an i-line, the resolution is limited. Due to the contact hole pattern of 0.3㎛ or less is not well defined.

따라서, 0.3㎛ 이하의 콘택홀을 구현하기 위해서는 파장이 i-라인보다 짧은 원자외선(deep UV, 246㎛) 등을 광원으로 사용하여아 하는데, 이와 같이 노광원을 바꾸게 되면, 포토레지스트, 노광 장비, 레티클 등을 교체해야 하므로, 생산 단가의 증가를 가져오게 된다. 또한, 유지 비용도 증가하여 국제 경쟁력 및 판매 마진의 감소를 초래하게 된다.Therefore, in order to realize a contact hole of 0.3 μm or less, deep ultraviolet rays (deep UV, 246 μm) having a wavelength shorter than that of an i-line should be used as a light source. Since the reticle, etc. must be replaced, the production cost increases. In addition, maintenance costs also increase, resulting in a reduction in international competitiveness and sales margins.

첨부된 도면 도 1은 종래기술에 따라 형성된 콘택홀 형성을 위한 포토레지스트 패턴을 도시한 것으로, 콘택홀이 형성될 하부층(10) 상에 포토레지스트를 도포하고, 콘택홀 형성용 레티클(12)을 사용한 i-라인 노광을 실시하고, 현상 공정을 실시하여 포토레지스트 패턴(11)이 형성된 상태를 나타낸 것이다.1 is a view illustrating a photoresist pattern for forming a contact hole formed according to the prior art, by applying a photoresist on a lower layer 10 on which a contact hole is to be formed, and forming a contact hole reticle 12. The used i-line exposure is performed, and the image development process is performed and the state in which the photoresist pattern 11 was formed is shown.

본 발명은 노광원의 해상도 한계 이상의 미세 패턴을 형성하는 반도체 장치의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a fine pattern of a semiconductor device, which forms a fine pattern above a resolution limit of an exposure source.

도 1은 종래기술에 따라 형성된 콘택홀 형성을 위한 포토레지스트 패턴의 단면도.1 is a cross-sectional view of a photoresist pattern for forming a contact hole formed according to the prior art.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 장치의 미세 콘택홀 형성 공정 단면도.2A to 2E are cross-sectional views illustrating a process of forming a fine contact hole in a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 실리콘 기판 21 : 층간절연막20 silicon substrate 21 interlayer insulating film

22 : i-라인용 포토레지스트 23 : 습식 ARC22: photoresist for i-line 23: wet ARC

24 : 레티클24: reticle

상기 목적을 달성하기 위하여 본 발명으로부터 제공되는 특징적인 반도체 장치의 미세 패턴 형성방법은 소정의 하부층 상에 포토레지스트를 도포하는 단계; 상기 포토레지스트 상에 습식 반사방지층을 코팅하는 단계; 상기 습식 반사방지층을 베이킹하여 상기 포토레지스트와의 계면 부분을 경화시키는 단계; 상기 포토레지스트 및 상기 습식 반사방지층을 노광 및 현상하는 단계; 및 상기 습식 반사방지층 및 포토레지스트의 패턴을 식각 마스크로 사용하여 상기 하부층을 선택 식각하는 단계를 포함하여 이루어진다.In order to achieve the above object, there is provided a method of forming a fine pattern of a semiconductor device, the method comprising: applying a photoresist on a predetermined lower layer; Coating a wet antireflective layer on the photoresist; Baking the wet antireflective layer to cure an interface portion with the photoresist; Exposing and developing the photoresist and the wet antireflective layer; And selectively etching the lower layer using the wet anti-reflection layer and the photoresist pattern as an etching mask.

즉, 본 발명은 습식 ARC(Wet type Anti-Reflective Coating)의 베이크 온도 및 시간의 조절에 의해 포토레지스트와의 경계면에서 나타나는 경화에 따른 테일(tail) 현상과 ARC와 포토레지스트간의 현상률 차이를 이용하여 노광원의 해상도 한계 이하의 선폭을 가진 음각 패턴을 구현하는 기술이다.That is, the present invention utilizes a tail phenomenon due to curing at the interface with the photoresist and a development rate difference between the ARC and the photoresist by controlling the baking temperature and time of the wet ARC (Wet type Anti-Reflective Coating). Therefore, it is a technology for implementing an intaglio pattern having a line width below the resolution limit of the exposure source.

이하, 본 발명의 바람직하고 용이한 실시를 도모하기 위하여 그 실시예를 소개한다.Hereinafter, the embodiment is introduced in order to attain the preferable and easy implementation of this invention.

첨부된 도면 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 장치의 미세 콘택홀 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴본다.2A through 2E illustrate a process of forming a fine contact hole in a semiconductor device according to an embodiment of the present invention, and the process will be described below with reference to the drawings.

우선, 도 2a에 도시된 바와 같이 소정의 하부층 공정을 마친 실리콘 기판(20) 상에 층간절연막(21)을 증착하고, 그 상부에 i-라인용 포토레지스트(22)를 도포한다.First, as shown in FIG. 2A, an interlayer insulating film 21 is deposited on a silicon substrate 20 having a predetermined lower layer process, and an i-line photoresist 22 is applied thereon.

다음으로, 도 2b에 도시된 바와 같이 도포된 포토레지스트(22) 상에 습식 ARC(23)를 1200∼1600Å 두께로 코팅하고, 180∼195℃ 온도에서 60∼100초 동안 베이크를 실시한다. 이때, 포토레지스트(22)와의 계면 부분에서 습식 ARC(23)가 경화(hardening) 되며, 습식 ARC로는 BROWER사의 제품을 사용할 수 있다.Next, the wet ARC 23 is coated on the applied photoresist 22 as shown in FIG. 2B to a thickness of 1200 to 1600 kPa, and baked at 180 to 195 ° C. for 60 to 100 seconds. At this time, the wet ARC 23 is hardened at the interface portion with the photoresist 22, and a product of BROWER Corporation may be used as the wet ARC.

이어서, 도 2c에 도시된 바와 같이 콘택홀 형성용 레티클(24)을 사용하여, i-라인 노광을 실시한다.Subsequently, i-line exposure is performed using the reticle 24 for forming a contact hole as shown in FIG. 2C.

계속하여, 도 2d에 도시된 바와 같이 현상 공정을 실시한다. 이때, 현상 공정은 40∼60초 동안 실시하며, 포토레지스트(22)와의 계면 부분에서의 습식 ARC(23)의 경화 현상과 포토레지스트(22)와 습식 ARC(23)의 현상률 차이에 의하여 습식 ARC(23)에 테일 현상(A)이 유발되고, 포토레지스트(22)는 실제 노광된 지역보다 적게 현상된다.Subsequently, the developing process is performed as shown in FIG. 2D. At this time, the developing process is performed for 40 to 60 seconds, and the wet process is performed by the curing phenomenon of the wet ARC 23 at the interface portion with the photoresist 22 and the development rate difference between the photoresist 22 and the wet ARC 23. The tail phenomenon A is caused in the ARC 23, and the photoresist 22 is developed less than the actual exposed area.

다음으로, 도 2e에 도시된 바와 같이 습식 ARC(23) 및 포토레지스트(22)의 패턴을 식각 마스크로 사용하여 층간절연막(21)을 건식 식각하여 0.3㎛ 이하의 선폭을 가진 콘택홀을 형성하고, 잔류하는 습식 ARC(23) 및 포토레지스트(22)를 제거한다.Next, as shown in FIG. 2E, the interlayer insulating layer 21 is dry-etched using the patterns of the wet ARC 23 and the photoresist 22 as an etching mask to form contact holes having a line width of 0.3 μm or less. The remaining wet ARC 23 and photoresist 22 are removed.

전술한 일 실시예에서는 콘택홀 패턴의 형성을 예로 들어 설명하였으나, 본 발명은 미세한 음각 패턴을 형성하는 모든 리소그래피 공정에 적용할 수 있다. 또한 노광원으로 i-라인이 아닌 광원을 사용하는 경우에도 적용 가능하다.In the above-described embodiment, the formation of the contact hole pattern has been described as an example, but the present invention can be applied to all lithography processes for forming a fine intaglio pattern. It is also applicable to the case of using a light source other than an i-line as the exposure source.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

이상에서와 같이 본 발명은 장비 및 화학제품(chemical)의 변경 없이 노광원의 해상도 한계 이상의 미세 패턴을 형성할 수 있으며, 이로 인하여 반도체 장치의 생산성을 향상시킬 수 있다.As described above, the present invention can form a fine pattern beyond the resolution limit of the exposure source without changing equipment and chemicals, thereby improving the productivity of the semiconductor device.

Claims (4)

소정의 하부층 상에 포토레지스트를 도포하는 단계;Applying a photoresist on a predetermined underlying layer; 상기 포토레지스트 상에 습식 반사방지층을 코팅하는 단계;Coating a wet antireflective layer on the photoresist; 상기 습식 반사방지층을 베이킹하여 상기 포토레지스트와의 계면 부분을 경화시키는 단계;Baking the wet antireflective layer to cure an interface portion with the photoresist; 상기 포토레지스트 및 상기 습식 반사방지층을 노광 및 현상하는 단계; 및Exposing and developing the photoresist and the wet antireflective layer; And 상기 습식 반사방지층 및 포토레지스트의 패턴을 식각 마스크로 사용하여 상기 하부층을 선택 식각하는 단계Selectively etching the lower layer using the wet antireflection layer and the photoresist as a etch mask 를 포함하여 이루어진 반도체 장치의 미세 패턴 형성방법.Method of forming a fine pattern of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 노광이 i-라인을 사용하여 수행되며, 상기 포토레지스트가 i-라인용 포토레지스트인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성방법.And the exposure is performed using i-line, and the photoresist is a photoresist for i-line. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 베이킹이 180 내지 195℃의 온도에서 이루어지는 반도체 장치의 미세 패턴 형성방법.The method of forming a fine pattern of a semiconductor device, wherein the baking is performed at a temperature of 180 to 195 ° C. 제 3 항에 있어서,The method of claim 3, wherein 상기 베이킹이 60 내지 100초 동안 이루어지는 반도체 장치의 미세 패턴 형성방법.The method of forming a fine pattern of a semiconductor device wherein the baking is performed for 60 to 100 seconds.
KR1019980024588A 1998-06-27 1998-06-27 Fine pattern forming of semiconductor KR20000003358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024588A KR20000003358A (en) 1998-06-27 1998-06-27 Fine pattern forming of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024588A KR20000003358A (en) 1998-06-27 1998-06-27 Fine pattern forming of semiconductor

Publications (1)

Publication Number Publication Date
KR20000003358A true KR20000003358A (en) 2000-01-15

Family

ID=19541122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024588A KR20000003358A (en) 1998-06-27 1998-06-27 Fine pattern forming of semiconductor

Country Status (1)

Country Link
KR (1) KR20000003358A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842737B1 (en) * 2002-03-14 2008-07-01 주식회사 하이닉스반도체 Pattern Forming Method of Semiconductor Device
KR101461123B1 (en) * 2008-05-08 2014-11-14 삼성디스플레이 주식회사 Method of manufacturing display substrate and method of manufacturing display apparatus having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842737B1 (en) * 2002-03-14 2008-07-01 주식회사 하이닉스반도체 Pattern Forming Method of Semiconductor Device
KR101461123B1 (en) * 2008-05-08 2014-11-14 삼성디스플레이 주식회사 Method of manufacturing display substrate and method of manufacturing display apparatus having the same

Similar Documents

Publication Publication Date Title
KR100843553B1 (en) Patterning Method Of Organic materials Of Organic Electric Device and Organic Thin Film Transistor and Organic Electronic Emitting Device
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
KR0128827B1 (en) Fabrication method of phase shift mask
KR20000003358A (en) Fine pattern forming of semiconductor
KR100390963B1 (en) Method of forming a contact hole in a semiconductor device
KR19980015733A (en) Method of forming resist pattern
KR20010037049A (en) Lithography method using silylation
KR950004977B1 (en) Method of forming photo resist minute pattern on semiconductor device
KR100265361B1 (en) Method for improving etching selectivity of photoresist
KR101004513B1 (en) A method for forming a contact hole of a semiconductor device
KR100866681B1 (en) Method for forming pattern of semiconductor device
KR100299517B1 (en) method of manufacturing semiconductor device
KR100228341B1 (en) A method of forming photoresist for fine pattern formation
KR100586531B1 (en) Method for settlement of etching time of pattern by pattern density
KR100559641B1 (en) Method for making sub micron pattern by using oxide hard mask
KR100653989B1 (en) Method for forming pattern of semiconductor device
KR970009826B1 (en) Formation of half-tone phase shift mask
KR100365751B1 (en) Method for forming contact hole in semiconductor device
KR100268893B1 (en) Antireflective film making method for semiconductor
KR20050066895A (en) Method for fabricating fine contact hole
KR19980048093A (en) Semiconductor device pattern formation method
KR100510616B1 (en) Patterning and etching method in a semiconductor manufacturing process
KR19990053214A (en) Micro pattern formation method of semiconductor device using undercut phenomenon
KR20030092865A (en) Forming method for fine patterns of semiconductor device
KR100263668B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination