KR101004513B1 - A method for forming a contact hole of a semiconductor device - Google Patents

A method for forming a contact hole of a semiconductor device Download PDF

Info

Publication number
KR101004513B1
KR101004513B1 KR1020030066568A KR20030066568A KR101004513B1 KR 101004513 B1 KR101004513 B1 KR 101004513B1 KR 1020030066568 A KR1020030066568 A KR 1020030066568A KR 20030066568 A KR20030066568 A KR 20030066568A KR 101004513 B1 KR101004513 B1 KR 101004513B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
forming
semiconductor device
contact hole
Prior art date
Application number
KR1020030066568A
Other languages
Korean (ko)
Other versions
KR20050030343A (en
Inventor
복철규
문승찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030066568A priority Critical patent/KR101004513B1/en
Publication of KR20050030343A publication Critical patent/KR20050030343A/en
Application granted granted Critical
Publication of KR101004513B1 publication Critical patent/KR101004513B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 패턴 밀도에 따른 콘택홀의 균일성을 향상시킬 수 있도록 하기 위하여, The present invention relates to a method for forming a contact hole in a semiconductor device, in order to improve the uniformity of the contact hole according to the pattern density,

예정된 콘택영역을 중심으로 일정한 크기 및 간격으로 형성되는 더미 콘택영역이 설계된 노광마스크를 이용하여 제1감광막패턴을 형성하고 상기 제1감광막패턴을 플로우시켜 상기 예정된 콘택영역 및 더미 콘택영역의 크기를 균일하게 감소시킨 다음, 후속 공정으로 상기 더미 콘택영역을 도포하며 상기 예정된 콘택영역을 노출시키는 제2감광막패턴을 형성함으로써 공정을 단순화시켜 패턴 밀도와 관계없이 균일한 크기로 감소된 콘택홀을 형성할 수 있으므로 반도체소자의 생산비용을 감소시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키며 반도체소자의 고집적화를 가능하게 하는 기술이다. A first photoresist layer pattern is formed using an exposure mask in which dummy contact regions are formed at predetermined sizes and intervals around a predetermined contact region, and the first photoresist pattern is flowed to uniform the size of the predetermined contact region and the dummy contact region. After the reduction, the process can be simplified by forming a second photoresist pattern that applies the dummy contact region and exposes the predetermined contact region in a subsequent process to form a reduced contact hole with a uniform size regardless of the pattern density. Therefore, it is a technology to reduce the production cost of the semiconductor device, thereby improving the characteristics and reliability of the semiconductor device and high integration of the semiconductor device.

Description

반도체소자의 콘택홀 형성방법{A method for forming a contact hole of a semiconductor device}A method for forming a contact hole of a semiconductor device

도 1 및 도 2 는 종래기술에 따른 반도체소자의 콘택홀 형성방법을 도시한 평면도 및 단면도.1 and 2 are a plan view and a cross-sectional view showing a method for forming a contact hole in a semiconductor device according to the prior art.

도 3a 내지 도 3e 는 상기 도 1 의 ⓐ-ⓐ 절단면을 따라 도시한 반도체소자의 콘택홀의 제조 공정을 도시한 단면도.3A to 3E are cross-sectional views illustrating a process of manufacturing a contact hole in a semiconductor device, taken along a line ⓐ-ⓐ in FIG. 1.

도 4 내지 도 6 은 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 평면도 및 단면도.4 to 6 are plan and cross-sectional views illustrating a method for forming a contact hole in a semiconductor device according to an embodiment of the present invention.

도 7a 내지 도 7e 는 상기 도 4 의 ⓑ-ⓑ 절단면을 따라 도시한 반도체소자의 콘택 제조 공정을 도시한 단면도.7A to 7E are cross-sectional views illustrating a process for manufacturing a contact of a semiconductor device along the ⓑ-ⓑ cutting surface of FIG. 4.

< 도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

11,41 : 반도체기판 13 : 제1감광막11,41 semiconductor substrate 13: first photosensitive film

15,47 : 석영기판 17,49 : 차광패턴15,47: quartz substrate 17,49: shading pattern

19 : 노광된 영역 21 : 경화된 감광막패턴19 exposed area 21 cured photoresist pattern

43 : 제1감광막패턴 44 : 제2감광막43: first photosensitive film pattern 44: second photosensitive film

45 : 제2감광막패턴 50 : 예정된 콘택영역45: second photoresist pattern 50: predetermined contact area

60 : 더미 콘택영역 60: dummy contact area

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 반도체소자의 고집적화에 충분한 콘택홀 크기를 형성할 수 있도록 감광막의 플로우 공정을 사용하는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly to a technique using a flow process of a photosensitive film to form a contact hole size sufficient for high integration of a semiconductor device.

종래기술에 따른 감광막 플로우 공정 ( resist flow process ) 공정은 콘택홀의 해상도를 향상시킬 수 있는 효과적인 방법이지만, 마스크 상에 콘택홀이 규칙적으로 배치되어 있어야 하는 제약이 있었다. Although the resist flow process process according to the prior art is an effective way to improve the resolution of the contact hole, there is a limitation that the contact hole must be regularly arranged on the mask.

도 1, 도 2 및 도 3a 내지 도 3e 는 종래기술에 따른 반도체소자의 콘택홀 형성방법을 도시한 것이다. 1, 2 and 3a to 3e illustrate a method of forming a contact hole in a semiconductor device according to the prior art.

도 1 은 피식각층(도시안됨)이 구비되는 반도체기판(11) 상에 콘택홀용 감광막(13)패턴을 형성한 것을 도시한 평면도 및 단면도이다. FIG. 1 is a plan view and a cross-sectional view illustrating the formation of a contact hole photoresist layer 13 pattern on a semiconductor substrate 11 having an etched layer (not shown).

이때, 상기 콘택홀 영역이 일정한 간격이 구비되지 않은 것을 예로하여 형성한 것이다. In this case, the contact hole region is formed by taking an example in which a predetermined interval is not provided.

도 2 는 상기 도 1 의 공정후에 상기 감광막(13)패턴을 플로우시킨 것을 도시한 평면도 및 단면도로서, 독립된 콘택홀 영역은 밀집된 부분의 콘택홀 영역보다 더 좁은 크기로 콘택홀이 구비된다. FIG. 2 is a plan view and a cross-sectional view illustrating the flow of the photoresist layer 13 pattern after the process of FIG. 1, wherein the independent contact hole region has a smaller contact hole than the contact hole region of the dense portion.

도 3a 내지 도 3e는 상기 도 1 의 ⓐ-ⓐ 절단면에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도로서, 하나의 콘택홀 영역만을 도시한 것이다. 3A to 3E are cross-sectional views illustrating a method for forming a contact hole of a semiconductor device along the cutting line ⓐ-ⓐ of FIG. 1, showing only one contact hole region.                         

도 3a 및 도 3b 를 참조하면, 피식각층(도시안됨)이 구비되는 반도체기판(11) 상에 감광막(13)을 도포한다. 이때, 상기 감광막(13)은 0.2 ∼ 0.5 ㎛ 두께로 형성하고 90 ∼ 110 ℃ 온도의 핫 플레이트 ( hot plate )에서 90 초 동안 열처리하여 상기 감광막(13)내부의 솔벤트 ( solvent )를 제거한다. 3A and 3B, a photosensitive film 13 is coated on a semiconductor substrate 11 having an etched layer (not shown). At this time, the photosensitive film 13 is formed to a thickness of 0.2 ~ 0.5 ㎛ and heat-treated for 90 seconds in a hot plate of 90 ~ 110 ℃ temperature to remove the solvent (solvent) in the photosensitive film (13).

그리고, 석영기판(15) 상에 차광패턴(17)으로 형성된 콘택용 노광마스크를 이용하여 5 ∼ 50 mJ/㎠ 의 에너지로 상기 감광막(13)을 노광시켜 노광된 영역(19)을 형성한다. Then, the photosensitive film 13 is exposed with an energy of 5 to 50 mJ / cm 2 using a contact exposure mask formed of the light shielding pattern 17 on the quartz substrate 15 to form an exposed region 19.

도 3c를 참조하면, 상기 감광막(13)패턴을 PEB ( post expose bake ) 공정으로 경화시켜 경화된 감광막패턴(21)을 형성한다. 이때, 상기 PEB 공정은 핫 플레이트 상에서 90 ∼ 130 ℃ 온도에서 85 ∼ 95 초 동안 실시한 것이다. Referring to FIG. 3C, the photoresist layer 13 pattern is cured by a PEB (post expose bake) process to form a cured photoresist layer pattern 21. At this time, the PEB process is carried out for 85 to 95 seconds at a temperature of 90 ~ 130 ℃ on a hot plate.

도 3d를 참조하면, 상기 알카리 용액을 이용하여 상기 노광된 영역(19)을 현상하여 ⓧ 의 크기를 갖는 콘택용 감광막(13)패턴을 형성한다. Referring to FIG. 3D, the exposed region 19 is developed using the alkali solution to form a contact photoresist film 13 having a size of ⓧ.

도 3e를 참조하면, 120 ∼ 150 ℃ 의 온도에서 플로우 베이크 ( flow bake ) 공정을 실시하여 상기 ⓧ보다 작은 ⓨ의 크기로 콘택용 감광막(13)패턴이 형성된다. Referring to FIG. 3E, a contact photoresist layer 13 pattern is formed to have a size smaller than 하여 by performing a flow bake process at a temperature of 120 to 150 ° C.

상기한 바와 같이 종래기술에 따른 반도체소자의 콘택홀 형성방법은, 패턴 밀도 차이에 따라 도 2 와 같이 패턴밀도에 따라 콘택홀 크기가 달라지다는 문제점이 있다. 이러한 문제점을 해결하기 위해 유사한 패턴 밀도를 갖는 콘택홀들을 모아 별개의 마스크로 구성함으로써 감광막 플로우 공정에 적합하도록 하는 방법이 제안되었다. 그러나, 이러한 방법은 마스크의 수가 증가되고 그에 따른 후속 공정 이 추가되어 공정이 복잡해지고 공정의 신뢰성이 저하되며 생산비용이 증가되는 문제점이 있다. As described above, the contact hole forming method of the semiconductor device according to the related art has a problem that the contact hole size varies according to the pattern density as shown in FIG. In order to solve this problem, a method of collecting contact holes having a similar pattern density and forming a separate mask to be suitable for the photoresist flow process has been proposed. However, this method has a problem in that the number of masks is increased and subsequent processes are added, thereby complicating the process, lowering the reliability of the process, and increasing the production cost.

본 발명은 이러한 종래기술의 문제점을 해결하기 위하여, 반도체기판 전면에 콘택홀을 형성할 수 있도록 디자인된 노광마스크를 이용하여 균일한 크기의 콘택용 제1감광막패턴을 형성하고 플로우 베이크 공정을 실시한 다음, 후속 공정으로 필요한 부분만 남기고 다른 더미 콘택영역은 제2감광막으로 도포하여 반도체소자의 고집적화에 충분한 크기로 콘택홀을 형성할 수 있도록 함으로써 공정을 단순화시키고 그에 따른 생산비용을 절감할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다. In order to solve the problems of the related art, the first photoresist layer pattern for contact having a uniform size is formed by using an exposure mask designed to form a contact hole on the entire surface of a semiconductor substrate, and then a flow bake process is performed. In addition, the dummy contact area may be applied to the second photoresist film to leave the necessary parts in a subsequent process, thereby forming a contact hole having a size sufficient for high integration of the semiconductor device, thereby simplifying the process and reducing the production cost thereof. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a contact hole in a semiconductor device to improve the characteristics and reliability thereof.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택홀 형성방법은, In order to achieve the above object, the contact hole forming method of the semiconductor device according to the present invention,

피식각층이 구비되는 반도체기판 상에 균일한 크기 및 간격으로 배열된 복수개의 개구부를 구비한 콘택용 제1감광막패턴을 형성하는 공정과,Forming a first photoresist pattern for contact having a plurality of openings arranged at uniform sizes and intervals on a semiconductor substrate having an etched layer;

상기 제1감광막패턴을 플로우 베이크하여 상기 개구부의 크기를 감소시키는 공정과,Reducing the size of the opening by flow baking the first photoresist pattern;

상기 예정된 콘택영역 이외의 영역을 매립하는 제2감광막패턴을 형성하는 공정을 포함하는 것과,Forming a second photoresist pattern filling a region other than the predetermined contact region;

상기 제1감광막패턴은 ArF 감광막을 0.2 ∼ 0.3 ㎛ 두께로 형성하고 15 ∼ 25 mJ/㎠ 의 에너지로 노광한 다음, TMAH 알카리 용액을 이용하여 현상해 형성하는 것과,The first photoresist pattern may be formed by forming an ArF photoresist film having a thickness of 0.2 to 0.3 μm, exposing it with an energy of 15 to 25 mJ / cm 2, and then developing and developing using an TMAH alkaline solution,

상기 제1감광막패턴의 플로우 베이크 공정은 130 ∼ 150 ℃ 온도의 핫 플레이트 상에서 85 ∼ 95 초 동안 실시하는 것과,The flow baking process of the first photoresist pattern is performed on a hot plate at a temperature of 130 to 150 ° C. for 85 to 95 seconds,

상기 제2 감광막패턴은 ArF 감광막을 0.2 ∼ 0.3 ㎛ 두께로 형성하고 100 ∼ 130 ℃ 온도의 핫 플레이트상에서 85 ∼ 95 초 동안 베이크 하여 형성하는 것과,The second photoresist layer pattern may be formed by forming an ArF photoresist layer to a thickness of 0.2 to 0.3 μm and baking for 85 to 95 seconds on a hot plate at a temperature of 100 to 130 ° C.,

상기 제2감광막패턴은 10 mJ/㎠ 이하의 에너지로 노광하고, TMAH 알카리 용액으로 현상하여 형성하는 것과,The second photoresist pattern is exposed to an energy of 10 mJ / cm 2 or less, and developed and developed with TMAH alkaline solution,

상기 제1감광막패턴과 제2감광막패턴은 감광도 차이 또는 파장 차이를 갖는 감광막으로 형성하는 것을 특징으로 한다. The first photoresist pattern and the second photoresist pattern may be formed of a photoresist having a photosensitive difference or a wavelength difference.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 4 내지 도 6 그리고 도 7a 내지 도 7e 는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 것이다. 4 to 6 and 7A to 7E illustrate a method of forming a contact hole in a semiconductor device according to an embodiment of the present invention.

도 4 은 피식각층(도시안됨)이 구비되는 반도체기판(41) 상의 전체표면에 균일한 크기와 간격으로 콘택영역, 즉 개구부가 형성된 제1감광막패턴(43)을 형성한 것을 도시한 평면도 및 단면도이다. 이때, 상기 단면도는 상기 평면도의 ⓑ-ⓑ 절단면을 따라 도시한 것이다. 4 is a plan view and a cross-sectional view of the first photoresist layer pattern 43 having contact regions, that is, openings, formed on the entire surface of the semiconductor substrate 41 on which the etched layer (not shown) is formed. to be. At this time, the cross-sectional view is shown along the cut line ⓑ -ⓑ of the plan view.

먼저, 상기 피식각층 상에 ArF 용 반사방지막(도시안됨)을 형성하고 200 ∼ 250 ℃ 온도의 핫 플레이트 상에서 베이크 공정을 85 ∼ 95 초 동안 실시한다. First, an antireflection film (not shown) for ArF is formed on the etched layer, and a baking process is performed on a hot plate at a temperature of 200 to 250 ° C. for 85 to 95 seconds.

그 다음, 전체표면상부에 제1감광막패턴(43)을 형성한다. 여기서, 상기 제1 감광막패턴(43)은 ArF 감광막을 0.2 ∼ 0.3 ㎛ 두께로 형성하고 후속 공정인 노광 및 현상공정을 실시하여 형성한 것이다. Then, the first photosensitive film pattern 43 is formed over the entire surface. Here, the first photoresist layer pattern 43 is formed by forming an ArF photoresist layer having a thickness of 0.2 to 0.3 μm and performing a subsequent exposure and development process.

상기 노광공정은 15 ∼ 25 mJ/㎠ 의 에너지로 실시하고, 상기 현상공정은 TMAH 알카리 용액을 이용하여 실시한다. The exposure step is performed at an energy of 15 to 25 mJ / cm 2, and the developing step is performed using a TMAH alkaline solution.

도 5 는 상기 도 4 의 공정후에 플로우 베이크 공정을 실시한 것을 도시한 평면도 및 단면도로서, 균일한 크기로 상기 제1감광막패턴(43)의 콘택영역이 감소한 것을 알 수 있다.FIG. 5 is a plan view and a cross-sectional view illustrating a flow bake process performed after the process of FIG. 4, and it can be seen that the contact region of the first photoresist pattern 43 is reduced to a uniform size.

이때, 상기 플로우 베이크 공정은 130 ∼ 150 ℃ 온도의 핫 플레이트 상에서 실시한다. At this time, the flow baking step is carried out on a hot plate of 130 to 150 ℃ temperature.

도 6 은 콘택으로 예정된 영역만을 노출시키고 나머지 더미 콘택영역에 해당되는 개구부를 도포하는 제2감광막패턴(45)을 형성한 것을 도시한 평면도 및 단면도이다. FIG. 6 is a plan view and a cross-sectional view illustrating the formation of a second photoresist layer pattern 45 exposing only a predetermined region as a contact and applying an opening corresponding to the remaining dummy contact region.

이때, 상기 제2감광막패턴(45)은 전체표면상부에 제2감광막을 도포하고 예정된 부분의 콘택영역만을 노출시키고 다른 부분, 즉 더미 콘택영역 상에만 남기는 노광 및 현상 공정으로 형성한다. In this case, the second photoresist layer pattern 45 is formed by an exposure and development process in which a second photoresist layer is coated on the entire surface, and only the contact region of the predetermined portion is exposed and left only on another portion, that is, the dummy contact region.

여기서, 상기 제2 감광막패턴(45)은 ArF 감광막을 0.2 ∼ 0.3 ㎛ 두께로 형성하고 100 ∼ 130 ℃ 온도의 핫 플레이트상에서 85 ∼ 95 초 동안 베이크 한다. Here, the second photoresist layer pattern 45 forms an ArF photoresist layer having a thickness of 0.2 to 0.3 µm and bakes for 85 to 95 seconds on a hot plate having a temperature of 100 to 130 ° C.

상기 노광공정은 10 mJ/㎠ 이하의 에너지로 실시하고, 상기 현상공정은 TMAH 알카리 용액을 이용하여 실시한다. The exposure step is performed at an energy of 10 mJ / cm 2 or less, and the developing step is performed using a TMAH alkaline solution.

도 7a 내지 도 7c 는 본 발명에 따른 반도체소자의 콘택홀 형성방법을 도시 한 단면도로서, 상기 도 4 의 ⓑ-ⓑ 절단면을 따라 도시한 것이다. 7A to 7C are cross-sectional views illustrating a method for forming a contact hole in a semiconductor device according to the present invention, and are shown along the cut line ⓑ of the FIG. 4.

도 7a 를 참조하면, 피식각층(도시안됨)이 형성된 반도체기판(41) 상에 일정한 간격을 갖는 제1감광막패턴(43)을 형성한다. Referring to FIG. 7A, a first photoresist layer pattern 43 having a predetermined interval is formed on a semiconductor substrate 41 on which an etched layer (not shown) is formed.

이때, 상기 제1감광막패턴(43)은 예정된 콘택영역(50)을 기준으로 상기 예정된 콘택영역과 같은 크기로 일정간격을 유지하는 더미 콘택영역(60)이 구비되도록 형성한 것이다. In this case, the first photoresist layer pattern 43 is formed to have a dummy contact region 60 maintaining a predetermined interval with the same size as the predetermined contact region based on the predetermined contact region 50.

도 7b 를 참조하면, 상기 제1감광막패턴(43)을 플로우시켜 상기 콘택영역(50) 및 더미 콘택영역(60)의 크기를 감소시킨다. Referring to FIG. 7B, the size of the contact region 50 and the dummy contact region 60 is reduced by flowing the first photoresist pattern 43.

도 7c 를 참조하면, 상기 콘택영역(50)과 더미 콘택영역(60)을 매립하는 제2감광막(44)을 전체표면상부에 형성한다. 이때, 상기 제2감광막(44)은 상기 제1감광막패턴(43)과의 용해도 차이를 확보하기 위하여 상기 제1감광막패턴(43)보다 감광도가 빠른 감광막을 사용한다. Referring to FIG. 7C, a second photoresist film 44 filling the contact region 50 and the dummy contact region 60 is formed on the entire surface. In this case, the second photoresist layer 44 uses a photoresist film having a higher sensitivity than the first photoresist layer pattern 43 in order to secure a difference in solubility from the first photoresist layer pattern 43.

도 7d 및 도 7e 를 참조하면, 차광패턴(49)이 석영기판(47)의 더미 콘택영역(60) 상에만 형성되는 노광마스크를 이용한 노광 및 현상공정으로 상기 더미 콘택영역(60)에만 제2감광막패턴(45)을 형성한다. 이때, 상기 콘택영역(50) 상의 제2감광막(44)은 모두 현상되어 제거된다. 7D and 7E, the light shielding pattern 49 is formed only on the dummy contact region 60 of the quartz substrate 47 by the exposure and development process using the exposure mask. The photosensitive film pattern 45 is formed. At this time, all of the second photoresist layer 44 on the contact region 50 is developed and removed.

상기한 바와 같이 본 발명은 제1감광막보다 감광도가 빠른, 즉 센시티비티가 낮은 제2감광막을 사용하여 예정된 패턴을 형성한다. As described above, the present invention forms a predetermined pattern by using a second photoresist film having a higher sensitivity, that is, a lower sensitivity, than the first photoresist film.

본 발명의 다른 실시예는 파장이 다른 제1감광막과 제2감광막을 이용하여 실시하는 것이다. Another embodiment of the present invention is carried out using a first photosensitive film and a second photosensitive film having different wavelengths.                     

예를들면, 제1감광막으로 ArF 감광막을 사용하는 경우 제2감광막으로 I 라인 감광막이나 KrF 감광막을 사용하여 제2감광막의 노광 및 현상 공정시 상기 제1감광막의 변형이 유발되지 않아 본 발명의 기술적 사상을 실현할 수 있다. 이때, 상기 I 라인 감광막은 노볼락 수지, KrF 감광막은 폴리 하이드록시 스타일렌 수지 그리고 ArF 감광막은 아크릴레이트 수지로 구성된 것을 사용한 것이다. For example, when the ArF photoresist film is used as the first photoresist film, the deformation of the first photoresist film is not induced during the exposure and development processes of the second photoresist film using the I-line photoresist film or the KrF photoresist film as the second photoresist film. Idea can be realized. In this case, the I-line photoresist is a novolak resin, KrF photoresist is a poly hydroxy styrene resin, and ArF photoresist is composed of an acrylate resin.

아울러, 본 발명은 콘택용 감광막패턴 뿐만 라인 패턴등과 같이 감광막의 플로우를 이용하여 실시할 수 있는 모든 패턴에 적용할 수 있다. In addition, the present invention can be applied to any pattern that can be implemented using the flow of the photosensitive film, such as a contact photoresist pattern as well as a line pattern.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택홀 형성방법은, 두 층을 이루는 제1감광막과 제2감광막의 감광도 차이 또는 파장 차이를 이용하여 하나의 층만을 용이하게 제거할 수 있는 기술을 이용하여 콘택영역의 플로우 현상을 일정하게 조절할 수 있도록 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다. As described above, the method for forming a contact hole in a semiconductor device according to the present invention includes a technique of easily removing only one layer by using a difference in photosensitive sensitivity or a wavelength difference between a first photosensitive film and a second photosensitive film forming two layers. By using this method, the flow phenomenon of the contact region can be adjusted constantly, and thus, the characteristics and reliability of the semiconductor device can be improved.

Claims (6)

피식각층이 구비되는 반도체기판 상에 균일한 크기 및 간격으로 배열된 복수개의 콘택영역과 더미 콘택영역을 정의하는 제1감광막패턴을 형성하는 공정과,Forming a first photoresist film pattern defining a plurality of contact regions and dummy contact regions arranged on the semiconductor substrate having the etched layer at a uniform size and spacing; 상기 제1감광막패턴을 플로우 베이크하여 상기 콘택영역과 상기 더미 콘택영역의 크기를 감소시키는 공정과,Reducing the size of the contact region and the dummy contact region by flow baking the first photoresist pattern; 상기 더미 콘택영역을 매립하는 제2감광막패턴을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.And forming a second photoresist pattern filling the dummy contact region. 제 1 항에 있어서,The method of claim 1, 상기 제1감광막패턴은 ArF 감광막을 0.2 ∼ 0.3 ㎛ 두께로 형성하고 15 ∼ 25 mJ/㎠ 의 에너지로 노광한 다음, TMAH 알카리 용액을 이용하여 현상해 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The first photoresist pattern may be formed by forming an ArF photoresist film having a thickness of 0.2 to 0.3 μm, exposing it with an energy of 15 to 25 mJ / cm 2, and then developing and developing the photoresist using a TMAH alkaline solution. Way. 제 1 항에 있어서,The method of claim 1, 상기 제1감광막패턴의 플로우 베이크 공정은 130 ∼ 150 ℃ 온도의 핫 플레이트 상에서 85 ∼ 95 초 동안 실시하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The flow baking process of the first photoresist pattern is performed for 85 to 95 seconds on a hot plate at a temperature of 130 to 150 ° C. 제 1 항에 있어서,The method of claim 1, 상기 제2 감광막패턴은 ArF 감광막을 0.2 ∼ 0.3 ㎛ 두께로 형성하고 100 ∼ 130 ℃ 온도의 핫 플레이트상에서 85 ∼ 95 초 동안 베이크 하여 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The second photoresist layer pattern is formed by forming an ArF photoresist layer having a thickness of 0.2 ~ 0.3 ㎛ and bake for 85 to 95 seconds on a hot plate of 100 ~ 130 ℃ temperature. 제 1 항에 있어서,The method of claim 1, 상기 제2감광막패턴은 10 mJ/㎠ 이하의 에너지로 노광하고, TMAH 알카리 용액으로 현상하여 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The second photoresist pattern is exposed to the energy of 10 mJ / ㎠ or less, the contact hole forming method of a semiconductor device, characterized in that formed by developing with a TMAH alkaline solution. 제 1 항에 있어서,The method of claim 1, 상기 제1감광막패턴과 제2감광막패턴은 감광도 차이 또는 파장 차이를 갖는 감광막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The first photoresist pattern and the second photoresist pattern are formed as a photoresist film having a difference in photosensitivity or wavelength difference.
KR1020030066568A 2003-09-25 2003-09-25 A method for forming a contact hole of a semiconductor device KR101004513B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066568A KR101004513B1 (en) 2003-09-25 2003-09-25 A method for forming a contact hole of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066568A KR101004513B1 (en) 2003-09-25 2003-09-25 A method for forming a contact hole of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050030343A KR20050030343A (en) 2005-03-30
KR101004513B1 true KR101004513B1 (en) 2010-12-31

Family

ID=37386685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066568A KR101004513B1 (en) 2003-09-25 2003-09-25 A method for forming a contact hole of a semiconductor device

Country Status (1)

Country Link
KR (1) KR101004513B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070640B2 (en) 2013-03-15 2015-06-30 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895375B1 (en) * 2007-10-31 2009-04-29 주식회사 하이닉스반도체 The method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070640B2 (en) 2013-03-15 2015-06-30 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device

Also Published As

Publication number Publication date
KR20050030343A (en) 2005-03-30

Similar Documents

Publication Publication Date Title
KR100843870B1 (en) Method for manufacturing fine pattern of a semiconductor device
US8530147B2 (en) Patterning process
US8012675B2 (en) Method of patterning target layer on substrate
KR0158779B1 (en) Process for exactly patterning layer to target configuration by using photo-resist mask formed with dummy pattern
EP0072933B1 (en) Method for photolithographic pattern generation in a photoresist layer
JP4206669B2 (en) Etching pattern forming method
KR100432794B1 (en) Process for the formation of wiring pattern
KR101004513B1 (en) A method for forming a contact hole of a semiconductor device
KR20120126715A (en) Method for forming pattern of semiconductor device
KR100946026B1 (en) Method of forming pattern for semiconductor
JP2001326153A (en) Method of forming resist pattern
US6677240B1 (en) Method for patterning dense and isolated features on semiconductor devices
KR100516747B1 (en) Micro pattern formation method of semiconductor device
KR20010086339A (en) Method of making resist pattern
KR100948480B1 (en) Method of forming micro pattern for semiconductor device
KR100861196B1 (en) Method for forming a pattern of semiconductor device
KR20000045425A (en) Method for fabricating fine pattern
JP2712407B2 (en) Method of forming fine pattern using two-layer photoresist
JP4267298B2 (en) Manufacturing method of semiconductor device
KR940011204B1 (en) Process for producing fine pattern
KR100365751B1 (en) Method for forming contact hole in semiconductor device
KR100369866B1 (en) Method for forming fine contact hole in semiconductor device
KR20030032179A (en) Method of forming the resist pattern
KR100289664B1 (en) Manufacturing Method of Exposure Mask
KR20040013190A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee