KR100559516B1 - Method for implanting ion in a semiconductor - Google Patents

Method for implanting ion in a semiconductor Download PDF

Info

Publication number
KR100559516B1
KR100559516B1 KR1020030007013A KR20030007013A KR100559516B1 KR 100559516 B1 KR100559516 B1 KR 100559516B1 KR 1020030007013 A KR1020030007013 A KR 1020030007013A KR 20030007013 A KR20030007013 A KR 20030007013A KR 100559516 B1 KR100559516 B1 KR 100559516B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
semiconductor substrate
ions
ion implantation
photoresist
Prior art date
Application number
KR1020030007013A
Other languages
Korean (ko)
Other versions
KR20040070824A (en
Inventor
이중석
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030007013A priority Critical patent/KR100559516B1/en
Publication of KR20040070824A publication Critical patent/KR20040070824A/en
Application granted granted Critical
Publication of KR100559516B1 publication Critical patent/KR100559516B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices

Abstract

본 발명에 따른 반도체 소자의 이온 주입 방법은 반도체 기판 상에 감광막을 도포한 후에 노광 및 현상 공정을 통해 감광막 패턴을 형성하는 단계와, 감광막 패턴에 의해서 드러난 반도체 기판 상에 상대적으로 큰 입자를 갖는 이온을 강한 에너지로 주입하는 단계와, 큰 입자를 갖는 이온을 주입한 후에 감광막 패턴을 슬로프지게 하는 단계와, 슬로프진 감광막 패턴에 의해 드러난 반도체 기판 상에 상대적으로 작은 입자를 갖는 이온을 약한 에너지로 주입하는 단계를 포함한다.The ion implantation method of a semiconductor device according to the present invention comprises the steps of forming a photoresist pattern through an exposure and development process after coating the photoresist on a semiconductor substrate, and ion having relatively large particles on the semiconductor substrate exposed by the photoresist pattern Is implanted at a high energy, the photoresist pattern is sloped after implanting ions having large particles, and ions having relatively small particles are implanted at a weak energy on the semiconductor substrate exposed by the sloped photoresist pattern. It includes a step.

이와 같이, 본 발명은 감광막 패턴을 경화시키기 전에 큰 입자를 갖는 이온을 주입함으로써, 원하는 영역 이외의 영역에 이온이 주입되는 것을 방지할 수 있어 전체적인 반도체 소자의 신뢰성과 공정 수율을 향상시킬 수 있다.As described above, the present invention can prevent the implantation of ions into regions other than the desired region by injecting ions having large particles before curing the photosensitive film pattern, thereby improving the overall semiconductor device reliability and process yield.

감광막 패턴, 베이크, 프로파일Photoresist pattern, bake, profile

Description

반도체 소자의 이온 주입 방법{METHOD FOR IMPLANTING ION IN A SEMICONDUCTOR}Ion implantation method of semiconductor device {METHOD FOR IMPLANTING ION IN A SEMICONDUCTOR}

도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 이온 주입 과정을 도시한 공정 단면도이고,1A to 1C are cross-sectional views illustrating an ion implantation process of a semiconductor device according to the prior art;

도 2a 내지 도 2d는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 이온 주입 과정을 도시한 공정 단면도이다.2A through 2D are cross-sectional views illustrating an ion implantation process of a semiconductor device in accordance with an embodiment of the present invention.

본 발명은 이온 주입 방법에 관한 것으로, 특히 감광막 패턴을 베이크하기 전에 이온을 주입하여 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 이온 주입 공정에 관한 것이다.The present invention relates to an ion implantation method, and more particularly to an ion implantation process of a semiconductor device that can improve the reliability of the semiconductor device by implanting ions before baking the photosensitive film pattern.

사진 공정은 반도체 가판 상에 감광막을 도포하고, 노광 장비를 통해 감광막 상에 선택적으로 빛을 통과시켜 현상함으로써 감광막 패턴을 형성하게 된다. 일반적으로 감광막 패턴은 이온 주입 공정과 식각 공정에서 마스크의 역할을 수행한다. 즉, 이온 주입 공정이나 식각 공정에서 반도체 기판 상의 감광막 패턴에 의하여 노출되지 아니한 부분은 이온 주입 및 식각으로부터 보호될 수 있다. 이러한 일련 의 사진 공정, 식각 공정, 이온 주입 공정 및 증착 공정 등을 통해 반도체 소자가 완성되게 된다.The photolithography process forms a photoresist pattern by applying a photoresist film on a semiconductor substrate and selectively passing light on the photoresist film through exposure equipment. In general, the photoresist pattern serves as a mask in an ion implantation process and an etching process. That is, the portion not exposed by the photoresist pattern on the semiconductor substrate in the ion implantation process or the etching process may be protected from ion implantation and etching. Through a series of photolithography, etching, ion implantation, and deposition processes, semiconductor devices are completed.

이러한 사진 공정은 노광 공정과 현상 공정으로 세분화할 수 있다. 반도체 소자의 고집적화로 노광 공정에 사용되는 노광 장비는 급속한 발전을 거듭하여 초미세 패턴의 형성도 가능한 첨단 노광 장비가 사진 공정에 사용되어지고 있다. 그러나, 각종 화학 약품을 사용하는 현상 공정은 노광 장비의 빠른 기술 향상에 비하여 별다른 진전이 이루어지지 못하고 있는 것이 사실이다. 이로 인해, 반도체 기판 상의 감광막에 미세 패턴을 위한 노광 공정을 실시한 후에도, 현상 공정에서 일치된 감광막 패턴으로 구현되지 못하는 경우가 발생된다.Such a photo process can be subdivided into an exposure process and a developing process. The exposure equipment used in the exposure process due to the high integration of semiconductor devices has been rapidly developed and advanced exposure equipment capable of forming ultra-fine patterns has been used in the photographing process. However, it is true that the development process using various chemicals has not made much progress compared to the rapid technical improvement of exposure equipment. For this reason, even after performing the exposure process for a fine pattern on the photoresist film on a semiconductor substrate, the case where it cannot implement | achieve a matched photoresist pattern in a development process occurs.

이와 같이 현상 공정에서 일치된 감광막 패턴을 구현하지 못하고 슬로프(slop)진 감광막 패턴을 형성된다. 특히, 이러한 슬로프진 감광막 패턴은 이온 주입 공정에 지대한 영향을 미치는데, 즉 이온 주입하고자 하는 영역 이외의 영역에 이온 주입되는 문제점이 발생된다.As described above, a matched photoresist pattern may not be realized in the developing process, and a sloped photoresist pattern is formed. In particular, such a sloped photosensitive film pattern has a great influence on the ion implantation process, that is, a problem of ion implantation in a region other than the region to be ion implanted occurs.

이하, 도 1a 내지 도 1c를 참조하여 종래 기술의 문제점을 설명한다.Hereinafter, the problems of the prior art will be described with reference to FIGS. 1A to 1C.

도 1을 참조하면, 반도체 기판(10) 상에 감광막을 도포하고 노광 및 현상 공정을 통해 반도체 기판(10) 상에 감광막 패턴(12)을 형성한다. 이를 통해 노출된 반도체 기판(10)에는 후속되는 이온 주입 공정에 의해서 이온 주입된다.Referring to FIG. 1, a photosensitive film is coated on a semiconductor substrate 10, and a photosensitive film pattern 12 is formed on the semiconductor substrate 10 through an exposure and development process. The semiconductor substrate 10 exposed thereby is ion implanted by a subsequent ion implantation process.

이온 주입 공정을 하기 전에, 도 1b에 도시된 바와 같이, 감광막 패턴(12)이 이온 주입 공정 시에 마스크의 역할을 수행할 수 있도록 감광막 패턴(12)을 경화시키거나 감광막 패턴 내부의 수분을 제거하기 위한 목적으로 베이크 공정을 실시한다. 이러한 베이크 공정은 열 에너지에 의해 감광막 패턴(12) 내부의 수분을 제거하고, 감광막 패턴(12)의 표면에 자외선을 조사하여 감광막의 구성 물질인 PAC(Photo Active Compound)이 크로스 링킹(Cross Linking)되도록 하여 감광막 패턴(12)을 경화시킨다.Before the ion implantation process, as shown in FIG. 1B, the photoresist pattern 12 is cured or the moisture inside the photoresist pattern is removed so that the photoresist pattern 12 may serve as a mask during the ion implantation process. The baking process is performed for the purpose of doing so. This baking process removes moisture in the photoresist pattern 12 by thermal energy, and irradiates the surface of the photoresist pattern 12 with ultraviolet rays to cause the photo active compound (PAC), which is a constituent of the photoresist, to cross linking. The photosensitive film pattern 12 is cured so as to cure.

그러나, 이와 같은 베이크 공정은 감광막 패턴(12)의 표면과 내부의 심각한 밀도 변화를 촉진하여 감광막 패턴(12)이 슬로프되는 현상을 발생시킨다. However, such a baking process promotes a serious density change in the surface and the inside of the photoresist pattern 12, causing the photoresist pattern 12 to slope.

이후, 도 1c에 도시된 바와 같이, 감광막 패턴에 의해서 드러난 반도체 기판(10) 상에 이온 주입 공정을 실시하는데, 이온 주입 공정은 일반적으로 세차례에 걸쳐서 진행된다. 다시 말해서 이온 주입 공정은 큰 입자를 갖는 이온을 주입한 후에 작은 입자를 갖는 이온을 감광막 패턴(12)에 의해서 드러난 반도체 기판(10) 상에 주입함으로서, 이온 영역(14)을 형성한다. 여기서 작은 입자를 갖는 이온을 주입하는 공정은 작은 에너지를 사용하기 때문에 감광막 패턴(12)의 형상에 관계없이 감광막 패턴(12)에 의해서 드러난 반도체 기판(10)에 정확하게 이온이 주입된다.Thereafter, as shown in FIG. 1C, an ion implantation process is performed on the semiconductor substrate 10 exposed by the photosensitive film pattern, and the ion implantation process generally proceeds three times. In other words, the ion implantation process injects ions having large particles and implants ions having small particles onto the semiconductor substrate 10 exposed by the photosensitive film pattern 12, thereby forming the ion regions 14. Since the process of implanting ions having small particles uses a small amount of energy, ions are accurately injected into the semiconductor substrate 10 exposed by the photosensitive film pattern 12 regardless of the shape of the photosensitive film pattern 12.

이온 주입 공정 중에서 큰 입자를 갖는 이온을 감광막 패턴(12)에 의해서 드러난 반도체 기판(10) 상에 주입할 때는 강한 에너지를 이용하여 반도체 기판(10) 상에 이온을 주입시키는데, 이때 강한 전압에 의해서 주입하고 하는 이온은 플로우된 부분의 아래 반도체 기판(10) 까지 주입된다. 다시 말해서 감광막 패턴(12)에 의해서 노출된 영역 이외의 영역에 이온 주입되어 전체적인 반도체 소자 신뢰성을 떨어뜨려 반도체 공정 수율을 떨어뜨리는 문제점이 있다. In the ion implantation process, when ions having large particles are implanted onto the semiconductor substrate 10 exposed by the photosensitive film pattern 12, ions are implanted onto the semiconductor substrate 10 using strong energy. The implanted ions are implanted to the semiconductor substrate 10 under the flowed portion. In other words, ion implantation into regions other than the regions exposed by the photoresist pattern 12 reduces the overall semiconductor device reliability and thus the semiconductor process yield.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 감광막 패턴에 의해서 드러난 반도체 기판 큰 입자를 갖는 이온을 주입한 후에 베이크 공정을 진행함으로써, 반도체 소자의 신뢰성과 공정 수율을 향상시킬 수 있는 반도체 소자의 이온 주입 방법을 제공하고자 한다. SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the prior art. By injecting ions having large particles of a semiconductor substrate exposed by a photoresist pattern, the baking process is performed to improve the reliability and process yield of the semiconductor device. An ion implantation method of a semiconductor device is provided.

상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 감광막을 도포한 후에 노광 및 현상 공정을 통해 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴에 의해서 드러난 반도체 기판 상에 상대적으로 큰 입자를 갖는 이온을 강한 에너지로 주입하는 단계와, 상기 큰 입자를 갖는 이온을 주입한 후에 상기 감광막 패턴을 슬로프지게 하는 단계와, 상기 슬로프진 감광막 패턴에 의해 드러난 반도체 기판 상에 상대적으로 작은 입자를 갖는 이온을 약한 에너지로 주입하는 단계를 포함한다.In order to achieve the above object, the present invention, after the photosensitive film is coated on the semiconductor substrate to form a photosensitive film pattern through the exposure and development process, and the relatively large particles on the semiconductor substrate exposed by the photosensitive film pattern Implanting ions with strong energy, causing the photoresist pattern to slope after implanting the ions with the large particles, and ions having relatively small particles on the semiconductor substrate exposed by the sloped photoresist pattern Injecting with a weak energy.

본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해할 수 있을 것이다.There may be a plurality of embodiments of the present invention, and a preferred embodiment will be described in detail below with reference to the accompanying drawings. Those skilled in the art will be able to better understand the objects, features and advantages of the present invention through this embodiment.

도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 이온 주입 공정 과정을 설명하기 위한 공정 흐름도이다.2A to 2C are flowcharts illustrating an ion implantation process of a semiconductor device according to an exemplary embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(100) 상에 감광막을 도포하고 노광 및 현상 공정을 통해 반도체 기판(100) 상에 감광막 패턴(102)을 형성한다. As shown in FIG. 2A, a photoresist film is coated on the semiconductor substrate 100, and a photoresist pattern 102 is formed on the semiconductor substrate 100 through an exposure and development process.

이후, 도 2b에 도시된 바와 같이, 강한 에너지로 이온 주입 공정을 실시하여 감광막 패턴(102)에 의해 노출된 반도체 기판(100)의 A 영역에 상대적으로 큰 입자를 갖는 이온을 주입한다.Thereafter, as illustrated in FIG. 2B, an ion implantation process is performed with strong energy to implant ions having relatively large particles in the A region of the semiconductor substrate 100 exposed by the photosensitive film pattern 102.

이와 같이, 베이크 공정 이전에 프로파일 상태가 좋은 감광막 패턴(102)을 이용하여 큰 입자를 갖는 이온을 감광막 패턴(102)에 의해 노출된 반도체 기판(100)에 주입함으로써, 원하는 영역에 이온을 주입할 수 있다. As described above, ions having large particles are injected into the semiconductor substrate 100 exposed by the photosensitive film pattern 102 by using the photosensitive film pattern 102 having a good profile state before the baking process, thereby implanting ions into a desired region. Can be.

도 2c에 도시된 바와 같이, 감광막 패턴(102)을 경화시키기 위한 베이크 공정을 실시한다. 베이크 공정은 열 에너지에 의해 감광막 패턴(102) 내부의 수분을 제거하고, 감광막 패턴(102) 표면에 자외선을 조사하여 감광막의 구성 물질인 PAC이 크로스 링킹 되도록하여 감광막 패턴(102)을 화학적으로 경화시킨다.As shown in FIG. 2C, a baking process for curing the photosensitive film pattern 102 is performed. The baking process removes moisture inside the photoresist pattern 102 by thermal energy, irradiates ultraviolet rays to the surface of the photoresist pattern 102 so that PAC, which is a constituent material of the photoresist layer, is crosslinked, thereby chemically curing the photoresist pattern 102. Let's do it.

이러한 감광막 패턴(102)의 화학적 경화에 의해서 감광막 패턴(102)이 슬로프지게 된다.The photoresist pattern 102 is sloped by the chemical curing of the photoresist pattern 102.

이후, 도 2d에 도시된 바와 같이, 슬로프진 감광막 패턴(102)을 마스크로 하여 노출된 반도체 기판(100)에 상대적으로 작은 입자를 갖는 이온을 2번에 걸쳐 주입함으로서, 반도체 기판(100) 내에 이온 영역(104)을 형성한다. 작은 입자를 갖는 이온을 주입하는 경우에는 강한 에너지를 이용하지 않고 작은 에너지를 이용하여 이온 주입하기 때문에 감광막 패턴(102)의 상태에 관계없이 이온을 주입할 수 있다.Thereafter, as shown in FIG. 2D, the semiconductor substrate 100 is implanted twice by implanting ions having relatively small particles into the exposed semiconductor substrate 100 using the sloped photoresist pattern 102 as a mask. Ion region 104 is formed. In the case of implanting ions having small particles, ions may be implanted using small energy instead of strong energy, and thus ions may be implanted regardless of the state of the photosensitive film pattern 102.

본 발명의 바람직한 실시 예에서는 감광막 패턴(102)을 경화시킨 후에 작은 입자를 갖는 이온을 주입하는 것으로 예를 들어 설명하였지만, 감광막 패턴(102)을 경화시키는 단계를 없이 작은 입자를 갖는 이온 주입 공정을 실시하여 그 효과는 동일하다.In an exemplary embodiment of the present invention, for example, the ion implantation process having the small particles is implanted after the photoresist pattern 102 is cured, but the ion implantation process having the small particles is performed without curing the photoresist pattern 102. The effect is the same.

이상 설명한 바와 같이, 본 발명은 감광막 패턴을 경화시키기 전에 큰 입자를 갖는 이온을 주입함으로써, 원하는 영역 이외의 영역에 이온이 주입되는 것을 방지할 수 있어 전체적인 반도체 소자의 신뢰성과 공정 수율을 향상시킬 수 있다. As described above, the present invention can prevent the implantation of ions into regions other than the desired region by injecting ions having large particles before curing the photosensitive film pattern, thereby improving the overall semiconductor device reliability and process yield. have.

Claims (1)

반도체 기판 상에 감광막을 도포한 후에 노광 및 현상 공정을 통해 감광막 패턴을 형성하는 단계와,Forming a photoresist pattern through an exposure and development process after applying the photoresist on the semiconductor substrate; 상기 감광막 패턴에 의해서 드러난 반도체 기판 상에 상대적으로 큰 입자를 갖는 이온을 강한 에너지로 주입하는 단계와,Implanting ions having relatively large particles with strong energy onto the semiconductor substrate exposed by the photoresist pattern; 상기 큰 입자를 갖는 이온을 주입한 후에 상기 감광막 패턴을 슬로프지게 하는 단계와,Slopeing the photoresist pattern after implanting ions having the large particles; 상기 슬로프진 감광막 패턴에 의해 드러난 반도체 기판 상에 상대적으로 작은 입자를 갖는 이온을 약한 에너지로 주입하는 단계를 포함하는 반도체 소자의 이온 주입 방법. Implanting ions having relatively small particles with weak energy onto the semiconductor substrate exposed by the sloped photoresist pattern.
KR1020030007013A 2003-02-04 2003-02-04 Method for implanting ion in a semiconductor KR100559516B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030007013A KR100559516B1 (en) 2003-02-04 2003-02-04 Method for implanting ion in a semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030007013A KR100559516B1 (en) 2003-02-04 2003-02-04 Method for implanting ion in a semiconductor

Publications (2)

Publication Number Publication Date
KR20040070824A KR20040070824A (en) 2004-08-11
KR100559516B1 true KR100559516B1 (en) 2006-03-10

Family

ID=37359041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007013A KR100559516B1 (en) 2003-02-04 2003-02-04 Method for implanting ion in a semiconductor

Country Status (1)

Country Link
KR (1) KR100559516B1 (en)

Also Published As

Publication number Publication date
KR20040070824A (en) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100633994B1 (en) Well photoresist pattern of semiconductor device and method for forming the same
US7341939B2 (en) Method for patterning micro features by using developable bottom anti-reflection coating
US7846623B2 (en) Resist pattern and reflow technology
US7799503B2 (en) Composite structures to prevent pattern collapse
KR100575001B1 (en) Double photo lithography method without intermixing
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
US9613813B2 (en) Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask
US6566274B1 (en) Lithography process for transparent substrates
KR100559516B1 (en) Method for implanting ion in a semiconductor
JP2001297997A (en) Method of manufacturing semiconductor device
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
US5186788A (en) Fine pattern forming method
KR100300073B1 (en) Manufacturing method for photoresist pattern in semiconductor device
KR19990003857A (en) Photosensitive film formation method
KR100472029B1 (en) Method for controling selectivity of photoresist
KR20130006736A (en) Mathod for fabricating mask for forming contact hole of semiconductor device
EP0104235A4 (en) Electron beam-optical hybrid lithographic resist process.
KR100866681B1 (en) Method for forming pattern of semiconductor device
KR100274751B1 (en) Method for forming chemically amplified photoresist pattern
KR100677997B1 (en) Method for manufacturing in semiconductor device
KR100731104B1 (en) Well photoresist pattern of semiconductor device and method for forming the same
KR100249173B1 (en) Method for forming pattern of semiconductor device
KR0179339B1 (en) Method of forming photoresist pattern
KR100801735B1 (en) Ion implanting method for semiconductor device
KR100818395B1 (en) Double exposure method using method of manufacturing the potoresist pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee