JPS62265723A - Exposing method for resist - Google Patents
Exposing method for resistInfo
- Publication number
- JPS62265723A JPS62265723A JP61110198A JP11019886A JPS62265723A JP S62265723 A JPS62265723 A JP S62265723A JP 61110198 A JP61110198 A JP 61110198A JP 11019886 A JP11019886 A JP 11019886A JP S62265723 A JPS62265723 A JP S62265723A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- mask
- alignment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 230000008602 contraction Effects 0.000 abstract 1
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
(技術分野)
本発明は半導体集積回路装置などの製造工程におけるフ
ォトリソグラフィー(写真製版)技術で使用されるレジ
スト層の露光方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a method for exposing a resist layer used in photolithography (photoengraving) technology in the manufacturing process of semiconductor integrated circuit devices and the like.
(従来技術)
半導体集積回路装置などをfj5造する際、半導体基板
(以下、ウェハという)上の薄膜をエツチングによりパ
ターン化する必要がある。(Prior Art) When fabricating a semiconductor integrated circuit device or the like, it is necessary to pattern a thin film on a semiconductor substrate (hereinafter referred to as a wafer) by etching.
エツチングには、まず対象となる薄膜上にレジスト層を
形成し、フォトマスクを通して露光し、現像してレジス
トパターンを形成することが行なわれる。Etching is performed by first forming a resist layer on a target thin film, exposing it to light through a photomask, and developing it to form a resist pattern.
レジスト層を露光する方法としては、フォトマスクのパ
ターンを同一寸法で露光する1:l型露光と、フォトマ
スクのパターンを1/10や115に縮小して露光する
縮小投影露光とがある。縮小投影露光の場合、フォトマ
スクを特にレティクルと呼ぶ。縮小投影露光は特に微細
パターンを形成するのに好都合である。Methods for exposing the resist layer include 1:1 type exposure, in which a photomask pattern is exposed with the same size, and reduction projection exposure, in which the photomask pattern is reduced to 1/10 or 115 times. In the case of reduction projection exposure, the photomask is specifically called a reticle. Reduction projection exposure is particularly advantageous for forming fine patterns.
通常、レジスト塗布→露光→現像→ニノチングの工程は
1個のウェハについて複数回にわたって繰り返して行な
われる。露光の際、パターンがずれないように目合わせ
が行なわれるが、目合わせにはマスクのパターンに目合
わせ用のパターンを設けておき、その目合わせ用パター
ンを目標にして目合わせが行なわれる。Normally, the steps of resist coating, exposure, development, and ninoting are repeated multiple times for one wafer. During exposure, alignment is performed to prevent patterns from shifting. For alignment, an alignment pattern is provided in the pattern of the mask, and alignment is performed using the alignment pattern as a target.
しかしながら、目合わせ用パターンを用いて、いきなり
wl調整の目合わせを行なうことは時間がかかり能率的
ではない。そのため、目合わせのための何らかの粗調整
を行なうのが能率的である。However, it takes time and is not efficient to suddenly perform alignment for wl adjustment using an alignment pattern. Therefore, it is efficient to make some kind of rough adjustment for alignment.
(目的)
本発明は縮小投影露光装置を用いてステップ・アンド・
リピートにより基板上のレジスト層を露光し現像してパ
ターンを形成した後、同一基板上に形成された他のレジ
スト層を1:1型露光装置を用いて露光する場合に、目
合わせのための粗調整を行なうことができるようにする
ことを目的とするものである。(Objective) The present invention uses a reduction projection exposure apparatus to
After repeatedly exposing and developing a resist layer on a substrate to form a pattern, when exposing other resist layers formed on the same substrate using a 1:1 type exposure device, it is necessary to The purpose is to enable coarse adjustment.
(構成)
本発明のレジスト露光方法では、縮小投影露光装置を用
いてステップ・アンド・リピートによす露光する際、基
板上の一部分に非露光部分を作り。(Structure) In the resist exposure method of the present invention, when performing step-and-repeat exposure using a reduction projection exposure apparatus, a non-exposed area is created in a part of the substrate.
1:1型露光装置用のマスクには前記非露光部分と同一
箇所にパターンのないブランク部を作っておき、1:1
型露光装置で目合せを行なう際に前記非露光部分による
レジストパターンと前記マスクのブランク部をg標とし
て目合せの粗調整を行なう。In the mask for the 1:1 type exposure device, a blank area without a pattern is made in the same area as the non-exposed area, and the 1:1 type exposure device is
When performing alignment with a mold exposure device, coarse alignment adjustment is performed using the resist pattern of the non-exposed portion and the blank portion of the mask as g-marks.
以下、実施例について具体的に説明する。Examples will be specifically described below.
第1図は縮小投影露光装置に用いるレティクルである。FIG. 1 shows a reticle used in a reduction projection exposure apparatus.
このレティクル2には複数個(この場合は4個)のパタ
ーン4(4−1〜4−4)が形成されている。このレテ
ィクル2を用いて縮小投影露光装置により、第2図に示
されるようにウェハ6上のフォトレジストの露光を行な
う。ウェハ6上のフォトレジストには同時に4個ずつの
パターンがステップ・アンド・リピート法により繰り返
して転写されていく。転写されたレジストパターン8は
、レティクル2のパターン4の縮小パターンである。A plurality of (four in this case) patterns 4 (4-1 to 4-4) are formed on this reticle 2. Using this reticle 2, a reduction projection exposure apparatus exposes the photoresist on the wafer 6 as shown in FIG. Four patterns are repeatedly transferred onto the photoresist on the wafer 6 at the same time by a step-and-repeat method. The transferred resist pattern 8 is a reduced pattern of the pattern 4 of the reticle 2.
10はパターン8の間に設けられた非露光部分である。Reference numeral 10 indicates a non-exposed portion provided between the patterns 8.
第3図に記号12で示されるのは、ウェハ6上の他のフ
ォトレジストにパターンを転写するための1:1型露光
装置で用いるフォトマスクである。3 is a photomask used in a 1:1 type exposure apparatus for transferring a pattern to another photoresist on the wafer 6. In FIG.
フォトマスク12には縮小投影露光装置で転写されたパ
ターン8に対応してパターン14が形成されている。そ
して、フォトマスク12において、ウェハ6上の非露光
部分によるパターンのない部分10に対応する位置には
、パターンのないブランク部16が設けられている。A pattern 14 is formed on the photomask 12 in correspondence with the pattern 8 transferred by the reduction projection exposure device. In the photomask 12, a blank portion 16 without a pattern is provided at a position corresponding to a portion 10 without a pattern due to an unexposed portion on the wafer 6.
フォトマスク12を用いて露光を行なうとき、フォトマ
スク12のブランク部16をウェハ6上のパターンのな
い部分10に合わせ、目合わせの粗調整を行なう。When performing exposure using the photomask 12, the blank portion 16 of the photomask 12 is aligned with the pattern-free portion 10 on the wafer 6, and rough alignment adjustment is performed.
(効果)
本発明では縮小投影露光装置を用いてステップ・アンド
・リピートにより露光する際、基板上の一部分に非露光
部分を作り、に1型露光装置用のマスクには前記非露光
部分と同一箇所にパターンのないブランク部を作り、1
:l型露光装置で目合せを行なう際にそのブランク部を
目標として目合せの粗調整を行なうようにしたので、1
:1型露光装置による目合わせの粗調整による時間が短
かくてすみ、また、目合わせてずれの起こる確率も小さ
くなる。(Effects) In the present invention, when performing step-and-repeat exposure using a reduction projection exposure system, a non-exposed area is created in a part of the substrate, and a mask for type 1 exposure equipment is provided with a mask that is identical to the non-exposed area. Create a blank area without a pattern, and
:When aligning with the L-type exposure device, the blank area is used as the target for coarse alignment adjustment, so 1.
: The time required for rough alignment adjustment using the 1-type exposure device is shortened, and the probability of misalignment occurring is also reduced.
第1図は縮小投影露光装置で用いるレティクルを示す平
面図、第2図はウェハ上に転写されたパターンを示す平
面図、第3図は1:1型露光装置で用いるフォトマスク
を示す平面図である。
2・・・・・・レティクル、
6・・・・・・ウェハ、
10・・・・・・非露光によるパターンのない部分。
12・・・・・・フォトマスク、
16・・・・・・パターンのないブランク部。Fig. 1 is a plan view showing a reticle used in a reduction projection exposure system, Fig. 2 is a plan view showing a pattern transferred onto a wafer, and Fig. 3 is a plan view showing a photomask used in a 1:1 exposure system. It is. 2... Reticle, 6... Wafer, 10... Portion without pattern due to non-exposure. 12...Photomask, 16...Blank area without pattern.
Claims (1)
ピートにより基板上のレジスト層を露光し現像してパタ
ーンを形成した後、同一基板上に形成された他のレジス
ト層を1:1型露光装置を用いて露光する方法において
、 縮小投影露光装置を用いて露光する際、基板上の一部分
に非露光部分を作り、1:1型露光装置用のマスクには
前記非露光部分と同一箇所にパターンのないブランク部
を作っておき、1:1型露光装置で目合せを行なう際に
前記非露光部分によるレジストパターンと前記マスクの
ブランク部を目標として目合せの粗調整を行なうことを
特徴とするレジスト露光方法。(1) After exposing and developing the resist layer on the substrate by step-and-repeat using a reduction projection exposure device and forming a pattern, other resist layers formed on the same substrate are exposed to 1:1 type exposure. In the exposure method using a reduction projection exposure device, a non-exposed area is created in a part of the substrate, and a mask for a 1:1 type exposure device is provided with a non-exposed area in the same area as the non-exposed area. A blank area without a pattern is prepared in advance, and when alignment is performed using a 1:1 type exposure device, coarse alignment adjustment is performed using the resist pattern of the non-exposed area and the blank area of the mask as targets. resist exposure method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61110198A JPS62265723A (en) | 1986-05-13 | 1986-05-13 | Exposing method for resist |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61110198A JPS62265723A (en) | 1986-05-13 | 1986-05-13 | Exposing method for resist |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62265723A true JPS62265723A (en) | 1987-11-18 |
Family
ID=14529534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61110198A Pending JPS62265723A (en) | 1986-05-13 | 1986-05-13 | Exposing method for resist |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62265723A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0414812A (en) * | 1990-05-08 | 1992-01-20 | Fujitsu Ltd | Formation method of pattern |
JP2002184672A (en) * | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | Formation method of positioning mark for photomask |
-
1986
- 1986-05-13 JP JP61110198A patent/JPS62265723A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0414812A (en) * | 1990-05-08 | 1992-01-20 | Fujitsu Ltd | Formation method of pattern |
JP2002184672A (en) * | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | Formation method of positioning mark for photomask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997011411A1 (en) | Avoidance of pattern shortening by using an off axis illumination with twisting dipole and polarizing apertures | |
US6218057B1 (en) | Lithographic process having sub-wavelength resolution | |
KR20020072533A (en) | A photolithography mask having a subresolution alignment mark window | |
JPH097924A (en) | Equipment and method for manufacturing semiconductor device | |
US6027859A (en) | Semiconductor substrate having extended scribe line test structure and method of fabrication thereof | |
US6306558B1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
JPS62265723A (en) | Exposing method for resist | |
KR100230351B1 (en) | Pattern forming method | |
JPH0448715A (en) | Manufacture of semiconductor device | |
US6645707B2 (en) | Device manufacturing method | |
CN115793413B (en) | Super-resolution pattern implementation method and device based on alignment difference and double lithography | |
KR100516747B1 (en) | Micro pattern formation method of semiconductor device | |
KR100278917B1 (en) | Method for manufacturing contact mask of semiconductor device | |
KR100525090B1 (en) | Resist pattern forming method with precise width than mask size | |
JPS63275115A (en) | Pattern forming method for semiconductor device | |
JPH05165195A (en) | Glass mask and manufacture of semiconductor device by using this glass mask | |
JPH065508A (en) | Manufacture equipment of semiconductor | |
KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
JPH0451151A (en) | Production of phase shift reticle | |
KR970006928B1 (en) | Preparation process of semiconductor devices | |
US6258490B1 (en) | Transmission control mask utilized to reduce foreshortening effects | |
JP2946637B2 (en) | Projection exposure method | |
KR20020030600A (en) | Method for forming the photo resist contact hole | |
JPH0562875A (en) | Forming method for patternand exposure device used for executing the same method |