JP2002184672A - Formation method of positioning mark for photomask - Google Patents

Formation method of positioning mark for photomask

Info

Publication number
JP2002184672A
JP2002184672A JP2000381030A JP2000381030A JP2002184672A JP 2002184672 A JP2002184672 A JP 2002184672A JP 2000381030 A JP2000381030 A JP 2000381030A JP 2000381030 A JP2000381030 A JP 2000381030A JP 2002184672 A JP2002184672 A JP 2002184672A
Authority
JP
Japan
Prior art keywords
exposure apparatus
alignment mark
alignment
wafer
alignment marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000381030A
Other languages
Japanese (ja)
Inventor
Yoshiya Asakura
嘉哉 浅倉
Susumu Maruoka
進 丸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2000381030A priority Critical patent/JP2002184672A/en
Publication of JP2002184672A publication Critical patent/JP2002184672A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To use a mix-and-match method further accurately. SOLUTION: First, A part alignment marks 81, 82 as a positioning mark for a batch aligner and B part alignment marks 83a, 83b as a positioning mark for a reducing projection aligner are exposed and are formed at a prescribed position on a wafer 4 in a first photolithographic process. From the next photolithographic process, either the A part alignment marks 81, 82 or the B part alignment marks 83a, 83b is used, as required. Thereby, exposure to the wafer 4 becomes possible by carrying out a mix-and-match method further accurately.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
工程、特にフォトリソグラフィー工程において使用する
フォトマスクの位置合わせマークの形成方法及び該マー
クを使用する半導体装置の製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming an alignment mark of a photomask used in a photolithography process and a method of manufacturing a semiconductor device using the mark.

【0002】[0002]

【従来の技術】半導体装置の製造過程における一般的な
フォトリソグラフィー工程を図4に示す。図において、
1は半導体基板を示し、この半導体基板1にSiO2等
の絶縁膜2が形成され、図の(a)工程では絶縁膜2上
にフォトレジスト3がスピンコータ等により均一に塗布
される。次いで、(b)工程ではフォトレジスト3に所
定のパターンを露光し、(c)工程では所定のパターン
に露光されたフォトレジスト3を現像する。次いで、
(d)工程ではフォトレジスト3をマスクとして絶縁膜
2をエッチングし、(e)工程ではエッチング後のフォ
トレジスト3を除去する。
2. Description of the Related Art FIG. 4 shows a general photolithography process in a semiconductor device manufacturing process. In the figure,
Reference numeral 1 denotes a semiconductor substrate, on which an insulating film 2 of SiO2 or the like is formed, and in a step (a) of the drawing, a photoresist 3 is uniformly applied on the insulating film 2 by a spin coater or the like. Next, in the step (b), a predetermined pattern is exposed on the photoresist 3, and in the step (c), the photoresist 3 exposed to the predetermined pattern is developed. Then
In the step (d), the insulating film 2 is etched using the photoresist 3 as a mask, and in the step (e), the etched photoresist 3 is removed.

【0003】ところで、上記(b)のパターン露光工程
を実施する場合、一括露光装置あるいはステッパと呼ば
れる縮小投影露光装置が使用されている。これらの露光
装置には一長一短がある。図5は、一括露光装置の1つ
であるミラー投影露光装置(MirrorProjection Aligne
r)概略説明である。
When the pattern exposure step (b) is performed, a batch exposure apparatus or a reduction projection exposure apparatus called a stepper is used. These exposure apparatuses have advantages and disadvantages. FIG. 5 shows a mirror projection exposure apparatus (MirrorProjection Aligne) which is one of the batch exposure apparatuses.
r) Brief description.

【0004】ミラー投影露光装置は、フォトレジスト3
が塗布されたウェーハ4に対し、光源6からフォトマス
ク5へ光を投影し、該フォトマスク5のパターンと等倍
のパターンをウェーハ4上に露光するものである。図6
は所定のパターン7とアライメントマーク8が形成され
たウェーハ4の平面図である。
[0004] The mirror projection exposure apparatus uses a photoresist 3
The light is projected from the light source 6 to the photomask 5 on the wafer 4 coated with, and a pattern of the same size as that of the photomask 5 is exposed on the wafer 4. FIG.
Is a plan view of the wafer 4 on which a predetermined pattern 7 and an alignment mark 8 are formed.

【0005】上記のような一括露光装置を使用した場
合、解像度の目安としての精度は約10μmと粗いが、
一括露光のため作業性に優れているという特徴を有して
いる。
[0005] In the case of using the one-shot exposure apparatus as described above, the accuracy as a guide of the resolution is as coarse as about 10 µm.
It has the feature of excellent workability due to batch exposure.

【0006】図7は、縮小投影露光装置であるステッパ
装置の概略構成を示す。このステッパ装置は、フォトレ
ジスト3が塗布されてウェーハ4とフォトマスク5との
間に集光レンズ9を配置し、光源6から光を当て縮小露
光するものである。ウェーハ4上には図8に示すように
所定のパターン7とアライメントマーク8が形成され
る。なお、図8ではショットの1単位を示してあるが、
ウェーハ4上にはステップ・アンド・リピート方式によ
り1ショット内のパターン7とアライメントマーク8と
がウェーハ4の全面に形成される。
FIG. 7 shows a schematic configuration of a stepper apparatus which is a reduction projection exposure apparatus. In this stepper device, a condensing lens 9 is disposed between a wafer 4 and a photomask 5 on which a photoresist 3 is applied, and light from a light source 6 is applied to reduce exposure. A predetermined pattern 7 and an alignment mark 8 are formed on the wafer 4 as shown in FIG. Although FIG. 8 shows one unit of the shot,
A pattern 7 and an alignment mark 8 in one shot are formed on the entire surface of the wafer 4 by a step-and-repeat method.

【0007】上記のような縮小投影露光装置を使用した
場合、縮小露光を所定間隔で繰り返し行うため、作業性
は前記の一括露光装置に比べ劣るが、精度は約1μmと
微細露光可能な点で優れている。
When the above-described reduced projection exposure apparatus is used, the reduction exposure is repeatedly performed at predetermined intervals, so that the workability is inferior to that of the above-described batch exposure apparatus, but the accuracy is about 1 μm and the fine exposure is possible. Are better.

【0008】図9に、上記一括露光装置によって露光さ
れたウェーハ4のさらに詳しい構成を示す。ウェーハ4
上にはパターン7が一括露光され、アライメントマーク
8が該ウェーハ4の中心より左右に2箇所形成されてい
る。このアライメントマーク8は左右でその形状がミラ
ー対称状に異なっており、左側の第1アライメントマー
ク8aと右側の第2アライメントマーク8bとにより構
成されている。
FIG. 9 shows a more detailed configuration of the wafer 4 exposed by the batch exposure apparatus. Wafer 4
A pattern 7 is collectively exposed on the upper side, and two alignment marks 8 are formed on the left and right of the center of the wafer 4. The left and right alignment marks 8 have mirror-symmetrical shapes, and are composed of a first alignment mark 8a on the left and a second alignment mark 8b on the right.

【0009】図10及び図11に、上記縮小投影露光装
置によって露光されたウェーハ4のさらに詳しい構成を
示す。ウェーハ4上にはステップ・アンド・リピート方
式で所定のパターン7が形成されている。また、アライ
メントマーク8は、図11に示すように基準ショット1
0の右上に縦方向に長くL1〜Lnと、基準ショット1
0の左下に横方向に長くL1〜Lnとによって構成さ
れ、それぞれ所定の位置、大きさを有して形成されてい
る。
FIGS. 10 and 11 show a more detailed structure of the wafer 4 exposed by the above-mentioned reduction projection exposure apparatus. A predetermined pattern 7 is formed on the wafer 4 by a step-and-repeat method. Further, as shown in FIG.
L1 to Ln in the vertical direction at the upper right of 0
It is constituted by L1 to Ln, which are long at the lower left of 0 in the horizontal direction, and have predetermined positions and sizes, respectively.

【0010】[0010]

【発明が解決しようとする課題】上記のような従来の一
括露光装置及び縮小露光装置で露光・形成されたアライ
メントマーク8は、両者の位置、大きさ、形状等が異な
る。このため半導体装置を製作する場合に、最初に決め
られた一括露光装置か縮小露光装置のいずれかを、該マ
ーク8の制約上から使用せざるを得なかった。すなわ
ち、例えば微細パターンと粗いパターンとを同時に形成
する必要がある半導体装置の製造工程においては、微細
パターンを露光することが制作上の必要条件となるため
に、途中工程で粗いパターンを加工する必要があったと
しても、アライメントマーク8は縮小露光装置用のもの
のみとして形成されているので、ステッパ装置を使用し
なければならなかった。かかる場合、粗いパターンを加
工するのにステップ・アンド・リピート方式で繰り返し
縮小露光するため、全体として作業効率が悪いという問
題点があった。
The alignment marks 8 exposed and formed by the above-described conventional batch exposure apparatus and reduction exposure apparatus have different positions, sizes, shapes, and the like. For this reason, when manufacturing a semiconductor device, either the batch exposure apparatus or the reduction exposure apparatus determined first must be used due to the restriction of the mark 8. That is, for example, in a manufacturing process of a semiconductor device in which a fine pattern and a coarse pattern need to be formed at the same time, it is necessary to process a coarse pattern in an intermediate process because exposing the fine pattern is a necessary condition in production. However, since the alignment mark 8 is formed only for the reduction exposure device, a stepper device must be used. In such a case, there is a problem in that work efficiency is poor as a whole because a reduced exposure is repeatedly performed by a step-and-repeat method to process a coarse pattern.

【0011】[0011]

【発明の目的】本発明は上記のような課題を解決するた
めになされたもので、微細パターンと粗いパターンとを
同時に必要とする半導体装置の製造工程において、位置
合わせ用のアライメントマークの形成方法の改良により
一括露光装置と縮小露光装置とを併用していわゆるミッ
クス・アンド・マッチ法をより的確に利用できるように
したフォトマスクの位置合わせマークの形成方法及び該
マークを使用する半導体装置の製造方法を提供すること
を目的とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and to provide a method of forming an alignment mark for alignment in a manufacturing process of a semiconductor device which requires a fine pattern and a coarse pattern simultaneously. Method of forming alignment mark of photomask using a collective exposure apparatus and a reduced exposure apparatus together so that a so-called mix-and-match method can be used more accurately, and manufacture of a semiconductor device using the mark It is intended to provide a method.

【0012】[0012]

【課題を解決するための手段】本発明のフォトマスクの
位置合わせマークの形成方法は、半導体基板上に塗布し
たフォトレジスト層を、1:1型一括露光装置と縮小投
影露光装置を併用しミックス・アンド・マッチ法により
露光・現像するフォトリソグラフィー工程で使用するフ
ォトマスクの位置合わせマークの形成方法において、最
初のフォトリソグラフィー工程で、一括露光装置用位置
合わせマークと縮小投影露光装置用位置合わせマークの
両方を前記半導体基板に形成しておくことを特徴とする
ものである。
According to the present invention, there is provided a method of forming a positioning mark of a photomask, comprising mixing a photoresist layer applied on a semiconductor substrate by using a 1: 1 type batch exposure apparatus and a reduction projection exposure apparatus together. In a method for forming a positioning mark of a photomask used in a photolithography process of exposing and developing by an and match method, in a first photolithography process, a positioning mark for a batch exposure apparatus and a positioning mark for a reduced projection exposure apparatus Are formed on the semiconductor substrate.

【0013】また、本発明の半導体装置の製造方法は、
半導体基板に一括露光装置用位置合わせマークと縮小投
影露光装置用位置合わせマークとを形成しておく最初の
フォトリソグラフィー工程を有し、次のフォトリソグラ
フィー工程からはパターンの解像度、位置合わせ精度等
のプロセス要求度に応じて一括露光装置若しくは縮小投
影露光装置を使い分け、上記最初のフォトリソグラフィ
ー工程で形成したいずれかの位置合わせマークを使用し
て各レイヤ間の位置合わせを行うこと特徴とするもので
ある。
Further, a method of manufacturing a semiconductor device according to the present invention
It has an initial photolithography step of forming alignment marks for the batch exposure apparatus and alignment marks for the reduced projection exposure apparatus on the semiconductor substrate. From the next photolithography step, the pattern resolution, alignment accuracy, etc. A batch exposure apparatus or a reduced projection exposure apparatus is used depending on the degree of process demand, and alignment between the layers is performed using one of the alignment marks formed in the first photolithography step. is there.

【0014】[0014]

【作用】本発明のフォトマスクの位置合わせマークの形
成方法は、最初のフォトリソグラフィー工程で、一括露
光装置用位置合わせマークと縮小投影露光装置用位置合
わせマークとを半導体基板に形成しておくので、次のフ
ォトリソグラフィー工程からは必要に応じいずれかの位
置合わせマーク(アライメントマーク)を使用して的確
にミックス・アンド・マッチ法を実施することができ
る。
According to the method for forming the alignment mark of the photomask of the present invention, the alignment mark for the batch exposure apparatus and the alignment mark for the reduced projection exposure apparatus are formed on the semiconductor substrate in the first photolithography step. From the next photolithography step, the mix-and-match method can be performed accurately using any alignment mark (alignment mark) as necessary.

【0015】また、上記いずれかのアライメントマーク
を使い分けて半導体装置の製造工程を実施することによ
り、微細なパターンと粗いパターンとが混在する半導体
基板への露光がステッパ装置等の縮小投影露光装置のみ
で行うことなく、粗いパターンの露光には一括露光装置
を使用できるようになるので、半導体装置の生産能率を
向上させることができる。
In addition, by performing the semiconductor device manufacturing process by using any one of the above-mentioned alignment marks, exposure to a semiconductor substrate on which a fine pattern and a coarse pattern are mixed can be performed only by a reduced projection exposure apparatus such as a stepper apparatus. Without performing the above, a batch exposure apparatus can be used for exposure of a coarse pattern, so that the production efficiency of a semiconductor device can be improved.

【0016】[0016]

【発明の実施の形態】以下に、本発明の実施の形態を、
図を参照して説明する。図1は本発明の第1の実施の形
態を示し、1チップ/1レチクルの場合のアライメント
マーク形成方法を説明するためのウェーハの平面図であ
る。この実施の形態では最初のフォトリソグラフィー工
程で、一括露光装置用位置合わせマークと縮小投影露光
装置用位置合わせマークの両方をウェーハ4に形成して
おくことを特徴とするものである。すなわち、図におい
て、ウェーハ4上には均一にフォトジスト(図示せず)
が塗布され、このウェーハ4に対して所定のパターン7
と、縮小投影露光装置用位置合わせマーク(A部アライ
メントマークという)81,82とをステッパ装置等の
縮小投影露光装置により露光・形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below.
This will be described with reference to the drawings. FIG. 1 shows a first embodiment of the present invention, and is a plan view of a wafer for explaining an alignment mark forming method in the case of one chip / 1 reticle. This embodiment is characterized in that both alignment marks for the batch exposure apparatus and alignment marks for the reduced projection exposure apparatus are formed on the wafer 4 in the first photolithography step. That is, in the figure, a photo resist (not shown) is uniformly formed on the wafer 4.
Is applied, and a predetermined pattern 7 is applied to the wafer 4.
And alignment marks 81 and 82 for a reduced projection exposure apparatus (referred to as A section alignment marks) are formed by exposure using a reduced projection exposure apparatus such as a stepper apparatus.

【0017】上記のパターン7は相対的に微細なパター
ンであって、この微細なパターン7とA部アライメント
マーク81,82を、基準ショット10を1単位として
ステップ・アンド・リピート方式によりウェーハ4の全
面に図4に示したような露光を施す。次に、ウェーハ4
の左右両端近傍に一対の一括露光装置用位置合わせマー
ク(B部アライメントマークという)83a,83bを
上記の縮小投影露光装置により露光・形成する。
The above-mentioned pattern 7 is a relatively fine pattern. The fine pattern 7 and the A-section alignment marks 81 and 82 are formed on the wafer 4 by a step-and-repeat method using the reference shot 10 as one unit. The entire surface is exposed as shown in FIG. Next, wafer 4
A pair of collective exposure apparatus alignment marks (referred to as B section alignment marks) 83a and 83b are exposed and formed in the vicinity of both left and right ends by the above-mentioned reduced projection exposure apparatus.

【0018】また、B部アライメントマーク83a,8
3b相互の形成順序、A部アライメントマーク81,8
2とB部アライメントマーク83a,83b相互の形成
順序、あるいはパターン7とそれらアライメントマーク
相互の形成順序等については特に限定されるものではな
く、必要に応じて任意に露光順序を選択して露光・形成
すれば良い。
Further, the B portion alignment marks 83a, 8
3b mutual formation order, A part alignment marks 81, 8
The order of forming the alignment marks 2 and B and the order of forming the alignment marks 83a and 83b, or the pattern 7 and the order of forming the alignment marks are not particularly limited. It may be formed.

【0019】上記のように最初のフォトリソグラフィー
工程で、A部アライメントマーク81,82とB部アラ
イメントマーク83a,83bとをウェーハ4に形成し
ておくことにより、次のフォトリソグラフィー工程で粗
いパターンの露光が必要な場合には一括露光装置用の位
置合わせマークであるB部アライメントマーク83a,
83bを使用することができ、的確にミックス・アンド
・マッチ法を実施することが可能となる。これを複数の
フォトリソグラフィー工程を有する半導体装置の製造工
程に取り入れることにより生産能率を向上させることが
できる。
By forming the A-part alignment marks 81 and 82 and the B-part alignment marks 83a and 83b on the wafer 4 in the first photolithography process as described above, a coarse pattern is formed in the next photolithography process. If exposure is required, a B-section alignment mark 83a, which is a positioning mark for a batch exposure apparatus,
83b can be used, and the mix-and-match method can be performed accurately. By incorporating this into a manufacturing process of a semiconductor device having a plurality of photolithography processes, the production efficiency can be improved.

【0020】図2に本発明の第2の実施の形態を示す。
この実施の形態は、4チップ/1レチクルの場合のアラ
イメントマーク形成方法を示すものである。すなわち、
1単位の基準ショット10内には4つの所定のパターン
7が形成され、該基準ショット10内に縦方向右上と横
方向左下の一対のA部アライメントマーク81,82が
ステッパ等の縮小投影露光装置によりステップ・アンド
・リピート方式でウェーハ4の全面に露光・形成され
る。
FIG. 2 shows a second embodiment of the present invention.
This embodiment shows an alignment mark forming method for a 4-chip / 1-reticle. That is,
Four predetermined patterns 7 are formed in one reference shot 10, and a pair of A-part alignment marks 81 and 82 at the upper right and lower left in the vertical direction are formed in the reference shot 10 by a reduced projection exposure apparatus such as a stepper. Thus, the entire surface of the wafer 4 is exposed and formed in a step-and-repeat manner.

【0021】また、この実施の形態においても形成の順
序は任意であるが、ウェーハ4の中心に対して左右一対
のB部アライメントマーク83a,83bが上記の縮小
投影露光装置によって露光・形成される。この場合にも
第1の実施の形態と同様にショット100内にパターン
7を作り込むようにすれば、ウェーハ4を有効利用する
ことができて好ましい。なお、図3は右側のB部アライ
メントマーク83bのみを示したものであるが、ウェー
ハ4の左側にはこのB部アライメントマーク83bとミ
ラー対称状にB部アライメントマーク83aが露光・形
成されるものである。なお、上記実施の形態では1チッ
プ/1レチクル及び4チップ/1レチクルの場合のパター
ン及びアライメントマークを示したが、勿論、他の複数
チップ/1レチクルの場合も本発明思想を適用できるこ
とは言うまでもない。
In this embodiment, the order of formation is arbitrary, but a pair of left and right B portion alignment marks 83a and 83b are exposed and formed with respect to the center of the wafer 4 by the above-described reduction projection exposure apparatus. . Also in this case, it is preferable to form the pattern 7 in the shot 100 similarly to the first embodiment, since the wafer 4 can be effectively used. FIG. 3 shows only the B-part alignment mark 83b on the right side, but the B-part alignment mark 83a is exposed and formed on the left side of the wafer 4 in mirror symmetry with the B-part alignment mark 83b. It is. In the above embodiment, the patterns and the alignment marks in the case of 1 chip / 1 reticle and 4 chips / 1 reticle have been described, but it is needless to say that the present invention can be applied to other plural chips / 1 reticle. No.

【0022】[0022]

【発明の効果】以上のように本発明によれば、最初のフ
ォトリソグラフィー工程で、一括露光装置用位置合わせ
マークと縮小投影露光装置用位置合わせマークとを半導
体基板に形成しておくようにしたので、次のフォトリソ
グラフィー工程からは必要に応じいずれかの位置合わせ
マークを使用して的確にミックス・アンド・マッチ法を
実施することができる。また、上記いずれかのアライメ
ントマークを使い分けて半導体装置の製造工程を実施す
ることにより、微細なパターンと粗いパターンとが混在
する半導体基板への露光がステッパ装置等の縮小投影露
光装置のみで行うことなく、粗いパターンの露光には一
括露光装置を使用できるようになるので、半導体装置の
生産能率を向上させることができるなどの効果がある。
As described above, according to the present invention, in the first photolithography step, the alignment mark for the batch exposure apparatus and the alignment mark for the reduced projection exposure apparatus are formed on the semiconductor substrate. Therefore, from the next photolithography step, the mix-and-match method can be performed accurately using any alignment mark as necessary. In addition, by performing the manufacturing process of the semiconductor device by properly using any one of the above-described alignment marks, the exposure to the semiconductor substrate in which the fine pattern and the coarse pattern are mixed can be performed only by the reduced projection exposure apparatus such as the stepper apparatus. In addition, since a batch exposure apparatus can be used for exposure of a coarse pattern, there is an effect that the production efficiency of a semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態を示すウェーハの平
面図である。
FIG. 1 is a plan view of a wafer showing a first embodiment of the present invention.

【図2】本発明の第2の実施の形態を示すウェーハの平
面図である。
FIG. 2 is a plan view of a wafer showing a second embodiment of the present invention.

【図3】上記図2におけるショット内の構成を示す拡大
平面図である。
FIG. 3 is an enlarged plan view showing a configuration in a shot in FIG. 2;

【図4】半導体装置の製造工程中のフォトリソグラフィ
ー工程の説明図である。
FIG. 4 is an explanatory diagram of a photolithography process in a manufacturing process of the semiconductor device.

【図5】一括露光装置を用いてウェーハにパターンを露
光する場合の説明図である。
FIG. 5 is an explanatory diagram when a pattern is exposed on a wafer using a batch exposure apparatus.

【図6】上記一括露光装置により露光されたウェーハの
平面図である。
FIG. 6 is a plan view of a wafer exposed by the batch exposure apparatus.

【図7】ステッパ等の縮小投影露光装置を用いてウェー
ハにパターンを露光する場合の説明図である。
FIG. 7 is an explanatory diagram when a pattern is exposed on a wafer using a reduction projection exposure apparatus such as a stepper.

【図8】上記縮小投影露光装置により露光されたウェー
ハの平面図である。
FIG. 8 is a plan view of a wafer exposed by the reduction projection exposure apparatus.

【図9】一括露光装置を使用する場合のアライメントマ
ークの形成例を示す図である。
FIG. 9 is a diagram illustrating an example of forming an alignment mark when a batch exposure apparatus is used.

【図10】縮小投影露光装置を使用する場合のアライメ
ントマークの形成例を示す図である。
FIG. 10 is a diagram illustrating an example of forming an alignment mark when a reduction projection exposure apparatus is used.

【図11】上記図10のアライメントマークの拡大図で
ある。
FIG. 11 is an enlarged view of the alignment mark of FIG. 10;

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3 フォトレジスト 4 ウェーハ 5 フォトマスク 6 光源 7 パターン 8 アライメントマーク 8a 第1アライメントマーク 8b 第2アライメントマーク 9 集光レンズ 10 基準ショット 81,82 A部アライメントマーク 83a,83b B部アライメントマーク 100 ショット Reference Signs List 1 semiconductor substrate 2 insulating film 3 photoresist 4 wafer 5 photomask 6 light source 7 pattern 8 alignment mark 8a first alignment mark 8b second alignment mark 9 condensing lens 10 reference shot 81, 82 A section alignment mark 83a, 83b B section 100 alignment marks

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に塗布したフォトレジスト層
を、1:1型一括露光装置と縮小投影露光装置を併用し
ミックス・アンド・マッチ法により露光・現像するフォ
トリソグラフィー工程で使用するフォトマスクの位置合
わせマークの形成方法において、 最初のフォトリソグラフィー工程で、一括露光装置用位
置合わせマークと縮小投影露光装置用位置合わせマーク
の両方を前記半導体基板に形成しておくことを特徴とす
るフォトマスクの位置合わせマークの形成方法。
1. A photomask used in a photolithography step of exposing and developing a photoresist layer applied on a semiconductor substrate by a mix-and-match method using both a 1: 1 batch exposure apparatus and a reduction projection exposure apparatus. A photomask, wherein both the alignment mark for the batch exposure apparatus and the alignment mark for the reduced projection exposure apparatus are formed on the semiconductor substrate in the first photolithography step. Method of forming alignment marks.
【請求項2】上記位置合わせマークの形成位置は、一括
露光装置用位置合わせマークについては前記半導体基板
の左右両端近傍に形成し、縮小投影露光装置用位置合わ
せマークについては、前記半導体基板の残りの有効領域
に形成したことを特徴とする請求項1に記載のフォトマ
スクの位置合わせマークの形成方法。
2. The alignment mark formation position is formed near the left and right ends of the semiconductor substrate for the batch exposure apparatus alignment mark, and the remaining position of the semiconductor substrate for the reduced projection exposure apparatus alignment mark. 2. The method according to claim 1, wherein the alignment mark is formed in an effective area of the photomask.
【請求項3】半導体基板に一括露光装置用位置合わせマ
ークと縮小投影露光装置用位置合わせマークの両方を形
成しておく最初のフォトリソグラフィー工程を有し、次
のフォトリソグラフィー工程からはパターンの解像度、
位置合わせ精度等のプロセス要求度に応じて一括露光装
置若しくは縮小投影露光装置を使い分け、上記最初のフ
ォトリソグラフィー工程で形成したいずれかの位置合わ
せマークを使用して各レイヤ間の位置合わせを行うこと
特徴とする半導体装置の製造方法。
3. An image forming apparatus according to claim 1, further comprising: a first photolithography step for forming both the alignment mark for the batch exposure apparatus and the alignment mark for the reduced projection exposure apparatus on the semiconductor substrate. ,
Use a batch exposure apparatus or a reduced projection exposure apparatus depending on the process requirements such as alignment accuracy, and perform alignment between each layer using one of the alignment marks formed in the first photolithography process. A method for manufacturing a semiconductor device.
JP2000381030A 2000-12-14 2000-12-14 Formation method of positioning mark for photomask Pending JP2002184672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000381030A JP2002184672A (en) 2000-12-14 2000-12-14 Formation method of positioning mark for photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000381030A JP2002184672A (en) 2000-12-14 2000-12-14 Formation method of positioning mark for photomask

Publications (1)

Publication Number Publication Date
JP2002184672A true JP2002184672A (en) 2002-06-28

Family

ID=18849116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381030A Pending JP2002184672A (en) 2000-12-14 2000-12-14 Formation method of positioning mark for photomask

Country Status (1)

Country Link
JP (1) JP2002184672A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820366B2 (en) 2005-04-06 2010-10-26 Sae Magnetics (H.K.) Ltd. Method of writing identifying information on wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265723A (en) * 1986-05-13 1987-11-18 Ricoh Co Ltd Exposing method for resist
JPH10229036A (en) * 1997-02-13 1998-08-25 Hitachi Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265723A (en) * 1986-05-13 1987-11-18 Ricoh Co Ltd Exposing method for resist
JPH10229036A (en) * 1997-02-13 1998-08-25 Hitachi Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820366B2 (en) 2005-04-06 2010-10-26 Sae Magnetics (H.K.) Ltd. Method of writing identifying information on wafer

Similar Documents

Publication Publication Date Title
US7972932B2 (en) Mark forming method and method for manufacturing semiconductor device
KR20190013409A (en) Multiple-mask multiple-exposure lithography and masks
US8183123B2 (en) Method of forming mark in IC-fabricating process
US7968277B2 (en) Imaging post structures using X and Y dipole optics and a single mask
US8563202B2 (en) Single field zero mask for increased alignment accuracy in field stitching
US9513552B2 (en) Multiple-patterning photolithographic mask and method
JPH0845834A (en) Photoresist pattern forming method of semiconductor element
JP2000021749A (en) Exposure method and aligner
US6828071B2 (en) Method of aligning a wafer and masks
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
JP2002184672A (en) Formation method of positioning mark for photomask
JP2000021714A (en) Exposure method and aligner, and manufacture of device
US7581203B2 (en) Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask
JP2001102285A (en) Aligning mark
US6784070B2 (en) Intra-cell mask alignment for improved overlay
US6645707B2 (en) Device manufacturing method
JPH10213896A (en) Reticle
JPS63275115A (en) Pattern forming method for semiconductor device
JP2002062635A (en) Reticle and method for producing semiconductor device
TW200300961A (en) Multiple photolithographic exposures with different clear patterns
JPH05216209A (en) Photomask
JPH0766113A (en) Reticle and formation of verner for alignment thereof
JPS5975627A (en) Manufacture of semiconductor device
JP2000133572A (en) Pattern for measuring precision in overlapping

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810