KR100248454B1 - 데이터 블록에 부가된 전력레벨 정보를 사용한 다단 연속 간섭 삭제기를 갖는 ds-cdma 수신기 - Google Patents

데이터 블록에 부가된 전력레벨 정보를 사용한 다단 연속 간섭 삭제기를 갖는 ds-cdma 수신기 Download PDF

Info

Publication number
KR100248454B1
KR100248454B1 KR1019970024789A KR19970024789A KR100248454B1 KR 100248454 B1 KR100248454 B1 KR 100248454B1 KR 1019970024789 A KR1019970024789 A KR 1019970024789A KR 19970024789 A KR19970024789 A KR 19970024789A KR 100248454 B1 KR100248454 B1 KR 100248454B1
Authority
KR
South Korea
Prior art keywords
interference
channel
header
replication
stages
Prior art date
Application number
KR1019970024789A
Other languages
English (en)
Other versions
KR980007022A (ko
Inventor
히데토 스즈키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR980007022A publication Critical patent/KR980007022A/ko
Application granted granted Critical
Publication of KR100248454B1 publication Critical patent/KR100248454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H04B1/7107—Subtractive interference cancellation
    • H04B1/71072—Successive interference cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

직접 시퀀스 CDMA 수신기는 사용자 채널의 전력 레벨을 검출하기 위한 스프레드 스펙트럼 신호를 수신하는 전력 검출기를 포함한다. 채널 순위 회로는 전력 레벨의 순위를 결정한다. 프레이밍(framing) 회로는 수신된 스프레드 스펙트럼 신호를 데이터 블록으로 분할하고, 데이터 블록의 각각에, 결정된 전력 레벨 순위에 따라 배치된 사용자 채널을 식별하는 채널 번호를 함유하는 헤더를 부가한다. 여러개의 연속 간섭 삭제 단이 제공되고, 그의 각각은 순위의 하향 순서(descending order)로 배치된 간섭 삭제기를 포함하고 있다. 각 간섭 삭제기는 간섭 삭제기의 순위에 대응하는 헤더의 채널 번호 중의 하나를 검출하고, 검출된 채널 번호에 대응하는 축소 코드를 사용함으로써 관련 사용자 채널로부터 하나 이상의 간섭 신호를 삭제한다.

Description

데이터 블록에 부가된 전력 레벨 정보를 사용한 다단 연속 간섭 삭제기를 갖는 "DS-CDMA 수신기"
본 발명은 일반적으로 직접 시퀀스 스프레드 스펙트럼 통신 시스템에 관한 것이며, 더욱 상세하게는, 다단 연속 간섭 삭제 직접 시퀀스 CDMA (코드 분할 다중 접근) 수신기에 관한 것이다.
일본의 전자, 정보 및 통신 공학 연구소의 M. 사와하시 등의 "DS-CDMA용 파일롯 기호에 의한 순환 채널 측정을 사용한 연속 삭제기" (기술 보고서, SAT 95-14, RCS95-50(1995-07)에 설명된 것처럼, 다단 연속 삭제기는 축소(despreading) 코드를 사용하여 다른 사용자 채널로부터 간섭의 복제를 측정하기 위해 순환 채널 측정을 사용한다. 그렇게 측정된 복제는 각각 합산되고, 각 삭제단에서 시간-일치 채널 신호들과 조합된다. 사용자 채널의 전력 레벨이 검출되고 그들의 순위가 결정된다. 그 순위 정보는, 한 단에서 다음번 단으로 삭제가 진행됨에 따라, 시프트되는 저장 및 시프트 회로에 저장된다. 그 정보화 정보는 각 단의 간섭 삭제기에 공급되어, 그들이 적절한 축소 코드를 선택할 수 있도록 한다. 저장 및 시프트 회로는 사용자 타이밍과 전력 레벨 정보를 보유하기 위해 필요하기 때문에, 메모리와 복잡한 제어 회로의 상당량이, 저장된 정보를, 모든 삭제 단에 정확하게 공급할 필요가 있다. 사용자 채널 및/또는 삭제 단의 수가 증가하면, 중앙 제어 회로는 상당히 복잡해질 것이다.
따라서, 본 발명의 목적은, 간단해지고 메모리를 더 적게 필요로 하는 직접 시퀀스 CDMA 수신기용 다단 연속 간섭 삭제기를 제공하는 것이다.
제1도는 연속 간섭 삭제기를 사용한 선행기술의 DS-CDMA 수신기의 블록도이다.
제2도는 본 발명의 제1실시예에 따른 선행기술의 연속 간섭 삭제기를 사용한 DS-CDMA 수신기의 블록도이다.
제3도는 본 발명의 제2실시예에 따른 수정된 연속 간섭 삭제기를 사용한 DS-CDMA 수신기의 블록도이다.
제4a도 및 제4b도는 본 발명의 제3실시예에 따른 또 다른 수정된 연속 간섭 삭제기를 사용한 DS-CDMA 수신기의 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
61, 62 : 전력 검출기 63 : 채널 순위 회로
64 : 프레이밍 회로
14-51, 68-70; 80-142 : 연속 간섭 삭제단
52; 143 : 스위치
90-92, 110-112, 130-132 : 헤더 검출기
80-82, 100-102, 120-121 : 간섭 복제 측정기
68, 69, 70 : 헤더 검출기 수단
22-24; 30-32; 42-43 : 제2지연소자
21 : 합산 회로
80-82, 83-85, 85-88, 100-102, 103-105, 106-108, 120-121, 123-124, 126-127 : 간섭 삭제기
90-92; 110-112; 130-131 : 헤더 검출 수단
93-95; 103-105 : 지연 소자 96-98; 116-118 : 가산기
본 발명으 제1양태에 따라, 여러개의 사용자 채널로부터 스프레드 스펙트럼 신호를 수신하고, 사용자 채널의 전력 레벨을 검출하는 여러개의 전력 검출기를 포함하는 직접 시퀀스 코드 분할 다중 접근 수신기가 제공된다. 채널 순위 회로는 전력 레벨의 순위를 결정한다. 수신된 스프레드 스펙트럼 신호를 데이터 블록으로 분할하기 위해서, 또, 결정된 순위에 따라 구성된 사용자 채널을 식별하는 채널 번호를 함유하는 헤더를, 상기 데이터 블록 각각에 첨부하기 위해서 프레이밍 회로(framing circuit)가 제공된다. 여러개의 연속 간섭 삭제 단이 제공되고, 그의 각각은 순위의 하향 순서로 배치된 여러개의 간섭 삭제기를 포함한다. 각 간섭 삭제기는 그 간섭 삭제기의 순위에 대응하는 헤더의 채널 번호 중의 하나를 검출하고, 검출된 채널 번호에 대응하는 축소 코드를 사용하여 관련 사용자 채널로부터 하나 이상의 간섭신호를 삭제한다.
본 발명의 제2양태에 따라, 여러개의 사용자 채널로부터 스프레드 스펙트럼 신호를 수신하고, 수신된 스프레드 스펙트럼 신호를 데이터 블록으로 분할하기 위한 프레이밍 회로, 및 사용자 채널의 전력 레벨을 결정하기 위해 프레이밍 회로로 부터 직렬로 연결되고, 사용자 채널의 미리 정한 순서로 배치된 전력 레벨의 표시를 함유하는 데이터 블록의 각각에 헤더를 부착하는 여러개의 전력 검출기를 포함하는 직접 시퀀스 코드 분할 다중 접근 수신기를 제공한다. 여러개의 직렬 간섭 삭제 단들이 제공되고, 그의 각각은 순위의 하향 순서로 배치된 여러개의 간섭 삭제기를 포함한다. 간섭 삭제기의 각각은 간섭 삭제기의 순위에 대응하는 헤더의 전력 레벨 표시 중의 하나를 검출하고, 검출된 전력 레벨 표시에 대응하는 채널 번호 중의 하나를 검출하고, 검출된 채널 번호에 대응하는 축소 코드를 사용함으로써 관련 사용자 채널로부터 하나 이상의 간섭 신호를 삭제한다.
본 발명의 상세한 설명을 진행하기 전에, 제1도에 도시된 블록도를 참고해서 선행기술의 설명을 제공하는 것이 증명하는 데에 도움이 될 것이다. 연속 간섭 삭제기를 갖는 선행기술의 직접 시퀀스 CDMA(코드 분할 다중 접근)수신기는 네 개의 사용자 채널을 수용하고 세 개의 간섭 삭제단을 포함한다고 가정된다.
이 수신기는 각각 사용자 채널에 대응하는 매치된 필터(10)를 포함하고, 매치된 필터는 각 축소 코드를 사용하여 사용자 채널을 검출하기 위한 직접 시퀀스 CDMA 신호를 수신하기 위해 함께 연결되어 있다. 사용자 채널의 각 전력 레벨은 전력 검출기(11)에 의해 검출되고, 채널 순위 회로(12)에 유입되며, 이들은 그들의 각 전력 레벨을 결정하기 위해 비교된다. 순위 신호 u(t,p)는 각 사용자 채널을 위해 만들어지며, 여기서, 각각 유입 신호의 타이밍 정보와 전력 레벨을 나타낸다. 채널 순위 회로(12)의 출력은 저장 및 시프트 회로(13)에 저장되고, 오른쪽을 따라서 시프트되며, 동시에 세 개의 연속 삭제 단 각각의 여러개의 간섭 복제 측정기(IRE)에 전달된다.
각 IRE는 여러개의 매치된 필터를 사용한 측정을 제공하고, 저장 및 시프트 회로(13)로부터 순위 신호에 의해 명시된 축소 코드를 사용하여, 매치된 필터 출력을 RAKE-조합하고, 조합된 데이터에 대한 임계 결정을 하고, 결정 데이터를 다시 스프레드한다. 각 삭제 단에서, IRE와 그의 관련 감산기는 간섭 삭제기를 형성하고, 전력 레벨의 하향 순서로 지연된 채널 신호를 처리하도록 연결된다.
제1삭제 단에서, IRE(14)에 공급된 순위 신호는 모든 검출된 전력 레벨의 높이를 나타내고, IRE(15)에 공급된 순위 신호는 두 번째 높은 것을 나타내고, 또 그런식으로 되어, IRE(17)에 공급된 순위 신호는 검출된 전력 레벨의 가장 낮은 것을 나타낸다. DS-CDMA는 간섭 복제(S1 1)를 측정하도록 IRE(14)에 먼저 공급된다. 이 입력 신호는 지연 소자(22, 23 및 24)에 의해 상이한 양씩 지연되어, 그들의 출력은 각각 합산된 간섭 복제와 시간이 일치되고, 그들은 IRE(15), IRE(16) 및 IRE(17)의 입력에서 그와 함께 조합되며, 이것은 각각 복제(S2 1, S3 1및 S4 1)를 생성한다. IRE(15), IRE(16) 및 IRE(17)로부터 측정된 복제는 합산 회로(21)에 공급되며, 여기서 그들은 합산된다. 더욱 상세하게는, IRE(14)로부터의 간섭 복제(S1 1)는 IRE(15)의 입력으로부터의 감산기(18)에 의해 삭제되며, 복제 합(S1 1+S1 2)은 감산기(19)에 의해 IRE(15)의 입력으로부터 삭제되고, 복제 합 (S1 1+ S1 2+ S1 3)은 IRE(17)의 입력으로부터 감산기(20)에 의해 삭제되어, 복제(S1 4)를 생성한다.
지연 소자(20 및 40)는 탭이된 지연선(delay line)을 형성하고, 제2 및 제3 삭제 단에 입력된 CDMA 채널은 이 지연선의 탭(taps)으로부터 공급된다.
제2삭제 단에서 신호를 처리하기 위해서, 제1단에서 이미 사용된 순위 신호는 순위 및 시프트 회로(13)에서 시프트되고, IRE(25, 26, 27 및 28)에 적용된다. 간섭 복제(S2 2, S2 2, S2 2및 S2 2)의 지연 소자(22, 23, 24)에 상응하는 지연소자(29, 30, 31 및 32)는 IRE(25, 26, 27 및 28)에 의해 생성되고, 합산 회로(21)에서 합산되고, IRE(25 내지 28)의 시간-일치성(time-coincident) 채널 입력으로부터 감산기(33, 34, 35 및 36)에 의해 삭제된다. 제2단과 유사한 사건이 제3 삭제 단에서 일어난다. 제2단에서 이미 사용된 순위 신호는 이제 저장 및 시프트 회로(13)에서 제3단계으로 이동되고, 제1도에 도시된 바와 같이 지연 소자(40, 41, 42 및 43)의 출력을 합산 회로(21)로부터 합산된 복제와 조합한 감산기(44, 45, 46, 47)의 출력을 처리하기 위한 IRE(37, 38 및 39)에 적용된다.
간섭이 삭제된 채널 신호는, 감산기(44, 45, 46, 47)로부터, 각각, 저장 및 시프트 회로(13)에 의해 명시된 각 축소 코드를 사용하여, 사용자 채널 신호(U1, U2, U3및 U4)가 복구되는 변조기(48, 49, 50, 51)로 공급된다.
각 삭제 단계에서 사용자 채널의 위치는 그들의 상대 신호 강도에 따라 한 IRE로부터 다른 IRE로 변화한다. 사용자 채널의 영속적인 확인을 하기 위해서, 스위치(52)는 적절한 출력 단자에 변조기(48 내지 51)의 출력을 스위칭시킴으로써 순위 신호에 응답한다.
저장 및 시프트 회로(13)는 사용자의 타이밍과 전력 레벨 정보를 보유하기 위해 필요하며, 한 단계에서 다음 단으로 삭제가 진행됨에 따라 시간이 지나면서 시프트하기 때문에, 모든 삭제 단계에 저장된 정보를 정확하게 공급하기 위해서는 상당량의 메모리가 필요하며 복작한 제어 회로가 요구된다. 사용자의 번호 및/또는 삭제 단계의 번호가 증가하면, 제어 회로는 상당히 복잡해질 것이다.
선행기술의 이러한 문제를 극복하기 위해서, 본 발명은 들어오는 CDMA 신호를 시간-압축형 데이터 블록으로 분리하고, 각 데이터 블록에 헤더를 부가한다. 본 발명의 제1실시예에 따르면, 헤더는 전력 레벨의 하향 순서로 배치된 사용자 채널 번호들을 함유한다.
제2도를 참고하면, 본 발명의 제1실시예의 DS-CDMA 수신기는 그들의 신호 강도의 하향 순서로 배치된 사용자 채널 번호를 함유하는 헤더를 생성한다. 제2도에서, 제1도에 대응되는 부품은 제1도와 같은 부호로 나타내었다.
제2도에서, 직접 시퀀스 스프레드 스펙트럼(DS-CDMA) 입력 신호는 각각 사용자 채널과 연관된 여러개의 매치된 필터(61)에 공급된다. 각 매치된 필터에서, 사용자 채널 신호는 대응하는 축소 코드를 사용하여 검출된다. 사용자 채널의 전력 레벨은 전력 검출기(62)에 의한 매치된 필터 출력으로부터 검출된다. 채널 순위 회로(63)는 서로 전력 레벨을 비교하고, 사용자 채널과 채널 번호들의 전력 순위의 표시를 포함하는 신호 u(p)를 생성한다. 라벨 삽입 및 프레이밍 회로(간단히, 프레이밍 회로라고 함)(64)는 순위 회로(63)의 출력에 연결된다. 프레이밍 회로(64)는 DS-CDMA 입력 신호를 수신하고, 그것을 시간-압축형 연속 데이터 블록으로 분리하고, 프레임(65)의 유효 하중 필드(67)로 각 데이터 블록을 캡슐화한다. 프레임 회로(64)는 프레임의 헤더 필드(66)에 순위 표시를 삽입한다. 헤더 정보는 순위의 하향 순서로 배치된 일련의 사용자 채널 번호가 포함된 특정 비트 패턴을 갖는 프리앰블(preamble)을 포함한다. 따라서, 가장 강한 신호를 전송하는 사용자는 프레임 헤더에서 맨 처음 나타나고, 가장 약한 신호를 전송하는 사용자는 마지막 위치에 나타난다.
라벨(헤더) 검출기(68, 69 및 70)은, 각각 제1, 제2 및 제3삭제단에 상응하는, 지연 소자(29 및 40)로 형성된 지연선의 각 테잎에 연결된다. 이들 라벨 검출기의 각각은 프레임 헤더의 출발점을 인식하기 위해 미리 정한 비트 패턴과 프리엠블을 비교한다. 다음에 라벨 검출기는 따르는 사용자 채널 번호를 시험하도록 진행하고, 연관된 삭제 단계의 IRE에 의해 사용될 특정 축소 코드를 명시하도록 명령 신호 셋트를 생성한다. 프레임 신호(65)는 먼저 라벨 검출기(68)에 적용되어, 전력 레벨의 하향 순서의 사용자 채널을 IRE(14 또는 17)에 할당하는데, IRE(14)에 할당된 채널이 가장 강하고, IRE(17)에 할당된 채널이 가장 약하다. 지연된 프레임은 IRE(25 내지 28)를 명령하는 라벨 검출기(69)에 적용되고, IRE(37 내지 39)를 명령하는 라벨 검출기(70)에 더 적용된다.
지연 소자(40)로부터 공급된 헤더 정보는 또한 최종 삭제 단의 출력 단자에 변조기(48 내지 51)의 출력을 스위칭시키기 위한 스위치(52)에 의해 사용된다. 각 전력 레벨에서의 변화가 있을때면 언제나, 프레임 헤더는 갱신되고, 라벨 검출기(68)는 이 변화를 감지하고, 제1단의 채널 할당을 재구성한다. 이러한 재구성은 갱신된 헤더가 라벨 검출기(69 및 70)를 통해서 전파함에 따라 제2 및 제3단으로 이어진다. 헤더 정보를 사용하면, 스위치(52)는 변조기(48 내지 51)의 어떤 출력이 출력 단자에 전달될 것인지를 식별함으로써, 제3삭제 단계의 출력이 각 삭제 단계의 재구성에 무관하게 항상 절당한 단자에 연결될 수 있도록 한다.
채널 할당 기능은 분할된 데이터 블록 중에서 분포되는 것으로 보인다. 따라서 복잡한 제어회로가 필요없다.
제2도의 모든 지연소자는 CDMA 스프레드 스펙트럼 신호의 하나 이상의 분리된 데이터 블록을 각각 보유하는 메모리에 의해서 실행된다. CDMA 신호에 도입될 총 지연량은 사용자 채널의 수가 증가하면 상당히 증가하기 때문에, 그 시스템이 큰 번호의 사용자 채널을 제공한다면 필요한 전체 메모리는 실질적인 부피의 것이 될 것이다.
제1실시예의 수정은 제3도에 도시되어 있는데, 제3도에서 제2도에 대응되는 부품은 같은 부호로 나타내었다. K 사용자 채널이 있다고 가정하자. 제3도의 CDMA 수신기는, 딜레이를 실행하기 위해 필요한 총 메모리 용량을 감소시킴으로써 연속 삭제단과 단순화되었다는 점에서 제2도와는 다르다.
제3도에서, 프레이밍 회로(64)의 출력은 IRE(80), 지연 소자(83) 및 라벨 검출기(90)에 공급된다. 라벨 검출기(90)는 프레임 신호(65)의 사용자 번호 데이터를 판독하고, 프리앰블을 따르는 프레임 헤더에서 먼저 나타나는 것을 선택하고, 간섭복제(S1 1)를 생성하도록 선택된 사용자 채널에 상응하는 축소 코드를 사용하도록 IRE(80)에게 명령한다. 지연 소자(83)는 한 데이터 블록으로부터 간섭 복제를 측정하기 위해 필요한 시간에 상응하는 그의 입력에 지연을 제공한다. 이러한 지연된 CDMA 신호(r)는, 감산기(86)에서 간섭 복제(S1 1)와 조합되어, 출력 신호(r-S1 1)를 생성한다.
신호(r-S1 1)는 IRE(81), 지연 소자(84) 및 라벨 검출기(91)에 적용된다. 라벨 검출기(91)는 프레임 헤더의 제2위치에서 나타나는 사용자 채널 번호를 판독하고, 선택된 채널 번호에 상응하는 축소 코드를 사용하여 간섭 복제(S2 1)를 생성하도록 IRE(81)에게 명령한다. 간섭 복제(S2 1)는 지연 소자(84)의 출력으로부터 감산기(87)에 의해 삭제되어, 출력 신호(r-S1 1-S2 1)를 생성한다.
이러한 과정은 신호(r-S1 1-S2 1......,-SK-1 1)가 IRE(82), 지연 소자(85) 및 라벨 검출기(92)에 공급될때까지 계속된다. 라벨 검출기(92)는 헤더의 마지막 위치에서 나타나는 사용자 번호 데이터를 판독하고, 가장 낮은 강도의 채널에 대응하는 축소 코드를 사용하여 간섭 복제(SK 1)를 생성하도록 IRE(82)에게 명령한다. 간섭 복제(SK 1)는 다음에 지연 소자(85)의 출력으로부터 감산기(88)에서 삭제되어, 출력 신호(r-S1 1-S2 1......,-SK 1)를 생성한다.
한편, IRE(80)의 출력은 지연된 K-시간인 지연 소자(93)에 복제 측정 시간을 적용하여, 그것이 감산기(88)의 출력과 일치하도록 한다. 이 시간-일치 신호는 가산기(96)에서 합산되어, 출력 신호(r-S2 1......,-SK 1)를 생성한다.
제2단에서, 가산기(96)의 출력은 IRE(100), 지연 소자(101) 및 라벨 검출기(102)에 공급된다. 라벨 검출기(102)는 프레임 헤더로부터 제1위치 사용자 번호를 판독하고, 제1단의 IRE(80)에 의해서 먼저 사용된 것과 같은 축소 코드를 사용하여 간섭 복제(S1 2)를 생성하도록 IRE(100)에 명령한다. 다음에 간섭 복제(S1 2)는 감산기(106)에서 지연 소자(103)의 출력으로부터 삭제되어, 출력 신호(r-S1 2-S2 1......,-SK 1)를 생성한다. 이제 제1단 복제 성분(S1 1)은 제2단계 복제 성분(S1 2)으로 대체된다.
한편, IRE(81)의 출력은 감산기(106)의 출력과 시간이 일치되도록 지연되는 지연소자(94)에 적용된다. 이들 시간-일치 신호는 가산기에서 함께 합산되어, 출력 신호(r-S3 1......,-SK 1)를 생성한다.
가산기(97)의 출력은 IRE(101), 지연 소자(104)와 라벨 검출기(111)에 공급된다. 라벨 검출기(111)는 프레임 헤더로부터 제2위치 사용자 채널 번호를 판독하고 IRE(101)에 명령신호를 공급하여, IRE(81)에 의해 이미 사용된 것과 같은 축소 코드를 사용하여 간섭 복제(S2 2)를 생성한다. 간섭 복제(S2 2)는 다음에 지연 소자(104)의 출력으로부터 감산기(107)에서 삭제되어, 출력 신호(r-S1 2-S2 2.....,-SK 1)를 생성한다. 이제 제1단 복제 성분(S2 1)은 제2단 복제 성분(S2 2)으로 대체된다.
이러한 과정은 신호(r-S1 2-S2 2.....,-SK-1 2)가 지연 소자(95)로부터 복제(SK 1)와 합산되는 가산기(98)에 공급되어, 이 신호로부터 제1단 복제 성분(SK 1)을 제거한다. 가산기(98)의 출력은 IRE(102), 지연 소자(105) 및 라벨 검출기(102)에 공급된다. 라벨 검출기(102)는 프레임 헤더로부터 마지막 위치 사용자 채널 번호를 판독하고,IRE(102)에 명령 신호를 공급하여, 가장 약한 신호의 축소 코드를 사용하여 간섭 복제(SK 2)를 생성하도록 IRE(102)에 명령 신호를 공급한다. 다음에, 간섭 복제(SK 2)는 지연 소자(105)의 출력으로부터 감산기(108)에서 감산되어, 출력 신호(r-S1 2-S2 2.....,-SK 2)를 생성한다.
한편, IRE(100)의 출력은 감산기(108)의 출력과 일치되게 지연되는 지연 소자(103)에 적용된다. 이들 시간-일치성 신호들은 가산기(116)에서 함께 합산되어, 신호(r-S2 2.....,-SK 2)를 생성한다.
제3단계에서, 가산기(116)의 출력은 IRE(120), 지연 소자(121), 검출기(122) 및 복조기(140)에 의해 수신된다. 라벨 검출기(122)는 프레임 헤더로부터 제1위치 사용자 채널을 선택하고, 제2단의 IRE(100)에 의해 이미 사용된 것과 같은 축소 코드를 사용하여 간섭 복제(S1 3)를 생성하도록 IRE(120)에게 명령한다. 간섭 복제(S1 3)는 다음에 지연 소자(123)의 출력으로부터 감산기(126)에서 삭제되어, 출력 신호(r-S1 3-S2 3.....,-SK 3)를 생성한다. 이제 감산기(108)의 출력의 제2단 성분(S1 2)는 제3단 성분(S1 3)으로 대체된다. IRE(120)에 적용된 것과 같은 명령 신호가 복조기(140)에 적용되어, 사용자 신호(U1)를 복원한다. 제2단 IRE(101)의 출력은 제3단 감산기(126)의 출력과 일치하도록 지연 소자(104)에 의해 지연되고, 시간 일치 신호는 가산기(117)에서 함께 합산되어, 출력 신호(r-S3 3.....,-SK 2)를 생성한다.
가산기(117)의 출력은 IRE(121), 지연 소자(124), 라벨 검출기(131) 및 복조기(141)에 공급된다. 라벨 검출기(131)는 제2위치 사용자 채널 번호를 판독하고, IRE(101)에 의해 이미 사용된 것과 같은 축소 코드를 사용하여 간섭 복제(S2 3)를 생성하도록 IRE(121)에게 명령한다. 간섭 복제(S2 3)는 다음에 지연 소자(124)의 출력으로부터 감산기(127)에서 삭제되어, 출력 신호(r-S1 3-S2 3.....,-SK 2)를 생성한다. 이제 제2단의 복제 성분(S2 2)은 제3단의 복제 성분(S2 3)으로 대체된다. IRE(121)에 적용된 것과 같은 명령 신호가 복조기(141)에서 사용되어, 사용자 신호(U2)를 복구한다.
이러한 과정은 감산기(127)의 출력으로부터 제2단 복제(SK 2)와 합산되는 가산기(118)에 공급된다. 가산기(118)의 출력은 과벨 검출기(132)와 복조기(142)에에 공급된다. 라벨 검출기(132)는 마지막 위치 사용자 채널 번호를 선택하고, 복조기(142)에게 IRE(102)에 의해 이미 사용된 것과 같은 축소 코드를 사용하여 사용자 신호(UK)를 복구한다.
가산기(116)의 출력은 복조기(140, 141, 142)의 출력을 사용자 채널의 일정하게 변하는 상대 강도로부터의 결과를 각 삭제 단에 채널 할당의 재구성에 무관하게, 적절한 출력 단자에 결합하도록 스위치(143)에 추가로 결합된다. 간섭 복제에 함유된 정보의 부피는 채널 신호에 비해서 아주 작기 때문에, 지연 소자(93 내지 95, 103 내지 105)에 필요한 메모리의 양은 미미하다. 83 내지 85와 같은 다른 지연 소자가 채널 신호에 지연을 제공하더라도, 이들 소자를 실행하기 위해 필요한 메모리는 간섭 복제를 측정하기 위한 단위 기간 동안 단일 데이터 블록을 보유하기 위해 필요한 만큼만 있으면 된다.
본 발명의 제3구체예에 따라, 프레임 헤더는 사용자 채널 번호의 미리 정한 순서로 배치된 전력 레벨 표시를 포함한다. 제4a도에서, CDMA 입력 신호는, 그것이 시간 압축되어 일련의 데이터 블록으로 분할되는 프레이밍 회로(150)에 적용된다. 각 데이터 블록은 미리 정한 비트 패턴의 프리앰블을 포함하는 헤더(158)에 의해 진행된 프레임의 유효 하중 필드로 캡슐화된다.
사용자 채널 번호(1 내지 K)와 각각 연관된 일련의 식별 헤더 삽입 회로(151, 152 및 153)을 프레이밍 회로(150)의 출력에 연결한다. 각 헤더 삽입 회로는 프레이밍 회로(150)의 출력에 직렬로 연결된 전력 레벨 검출기(155)와 매치된 필터(154)를 포함한다. 각 헤더 삽입 회로의 전력 레벨 검출기(155)는 연관된 사용자 채널의 전력 레벨의 표시를 생성한다. 각 헤더 삽입 회로의 라벨링 회로(151)는 검출기(155)로부터 전력 레벨 표시를 수신하고, 그것을 각 사용자 채널과 연관된 헤더의 위치에 삽입한다. 특히, 헤더 삽입 회로(151, 152 및 153)에 의해 생성된 전력 표시는 제1, 제2 및 K번째 헤더 위치로 각각 삽입된다.
헤더 삽입 회로(153)의 출력은 제4b도의 제1삭제 단의 입력에 연결된다.
제4b도에서, 제3도의 부품에 해당하는 것은 제3도와 같은 부호로 표시하였다. 제4b도의 연속 삭제는 모든 IRE 와 복조기에 각각 연결된 여러개의 채널 검출기(160)의 제공에 의한 제3도 실시예와 다르다. 각 채널 검출기는 특정 전력 레벨 순위와 연관되며, 사용자 채널 번호가 특정 전력 레벨 순위에 해당하는지를 결정한다. 그것은 시프트 레지스터(161)와 비교기(162)를 포함한다. 시프트 레지스터(161)는 프레임 헤더로부터 모든 전력 레벨 표시를 가지고 있으며, 비교기(162)는 그들이 순위를 결정하고, 채널 검출기의 특정 전력 렐벨 순위에 상응하는 사용자 채널 번호 중의 하나를 식별한다. 비교기(162)는 연관된 IRE에 명령 신호를 공급하여, 식별된 사용자 채널 번호의 축소 코드를 사용하여 간섭 복제를 생성한다.
따라서, IRE(80)과 연관된 비교기(162)는 가장 높은 순위의 전력 레벨 표시를 결정하고, 그의 상응하는 사용자 채널 번호를 식별하고, IRE(80)에 식별된 사용자 채널 번호의 축소 코드를 명시하는 명령 신호를 제공한다.
가산기(116)의 출력은 사용자 채널의 일정하게 변하는 각 강도로부터 유래된 각 삭제단에 채널 할당의 재구성에 무관하게 적절한 출력 단자에 복조기(140, 141, 142)의 출력들을 결합시키는 스위치(163)에 결합되어 있다.

Claims (10)

  1. 직접 시퀀스 코드 분할 다중 접근 수신기에 있어서,여러개의 사용자 채널로부터 스프레드 스펙트럼 신호를 수신하고, 그로부터 사용자 채널의 전력 레벨을 결정하는 여러개의 전력 검출기(61, 62);전력 레벨의 순위를 결정하는 채널 순위 회로(63);수신된 스프레드 스펙트럼 신호를 데이터 블록으로 분할하고, 상기 순위에 따라 배치된 상기 채널을 식별하는 채널 번호를 함유하는 헤더를, 상기 데이터 블록의 각각에 첨부하는 프레이밍 회로(64); 및여러개의 연속 간섭 삭제단(14-51, 68-70; 80-142)으로 구성되어 있으며, 각 삭제단은 하향 순서로 배치된 여러개의 간섭 삭제기를 포함하고, 상기 간섭 삭제기는 각각 간섭 삭제기의 순위에 대응하는 상기 헤더의 상기 채널 번호중의 하나를 검출하고, 그 검출된 채널 번호에 대응하는 축소 코드를 사용하여 관련 사용자 채널로부터 하나 이상의 간섭 신호를 삭제하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기(direct-sequence code division multiple access receiver).
  2. 제1항에 있어서, 상기 채널 번호는 상기 순위의 하향 순서로 배치된 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  3. 제1항에 있어서, 상기 삭제단의 출력 신호를 출력 단자에 연결하기 위한 상기 헤더에 응답하는 스위치(52; 143)를 추가로 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  4. 제1항에 있어서, 상기 간섭 삭제기의 각각은,헤더 정보로부터 명령 신호를 생성하기 위한 헤더 검출기(90-92, 110-112, 130-132);상기 명령 신호에 의해 명시된 축소 코드를 사용하여 입력 신호로부터 간섭 복제를 측정하기 위한 간섭 복제 측정기(80-82, 100-102, 120-121);상기 간섭 복제를 생성하는 데에 걸린 시간에 대응하는 간격만큼 상기 입력 신호를 지연시키는 지연 소자; 및간섭 복제를 지연된 입력 신호와 조합하기 위한 감산기(감산기의 출력은 다음 간섭 삭제기에 연결된다)를 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  5. 제1항에 있어서, 상기 삭제 단은, 상기 프레이밍 회로(64)로부터 출력 신호에 지연을 성공적으로 제공하기 위해 연결된 지연선을 형성하도록 직렬로 연결된 여러개의 제1지연 소자(29, 40);상기 헤더 정보를 검출하기 위한 상기 지연선의 탭(tap)에 각각 연결되고, 검출된 헤더 정보를 상기 삭제 단들 중의 대응하는 단의 간섭 삭제기에 공급하는 여러개의 헤더 검출기 수단(68, 69, 70);연관된 삭제단의 간섭 삭제기의 입력 신호에 다른 지연량을 유도시키는 상기 탭이된 지연선의 각 탭에 연결되어 있는, 상기 삭제단의 각각에 대한 여러개의 제2 지연 소자(22-24; 30-32; 42-43);상기 단들의 간섭 삭제기로부터 간섭 복제를 합산하고, 상기 간섭 삭제기에 여러개의 삭제 신호를 적용하는 합산 수단(21)을 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  6. 제1항에 있어서, 상기 삭제 단들 중 처음 단의 간섭 삭제기는 상기 프레이밍 회로(64)에 직렬로 연결되어 있으며,상기 각 삭제단의 간섭 삭제기(80-82, 83-85, 85-88, 100-102, 103-105, 106-108, 120-121, 123-124, 126-127)에 각각 연결된 여러개의 헤더 검출 수단(90-92; 110-112; 130-131);상기 각 삭제 단의 간섭 삭제기로부터 간섭 복제에 지연을 제공하기위한 여러개의 지연 소자(93-95; 103-105); 및
    지연된 간섭 복제를, 상기 각 삭제단 다음에 배치되어 있는 단의 간섭 삭제기에 각각 공급된 채널 신호와 합산하는 여러개의 가산기(96-98; 116-118)를 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  7. 직접 시퀀스 코드 분할 다중 접근 수신기에 있어서,여러개의 사용자 채널로부터 스프레드 스펙트럼 신호를 수신하고, 수신된 스프레드 스펙트럼 신호를 데이터 블록으로 분할하는 프레이밍 회로(150);상기 사용자 채널의 전력 레벨을 결정하기 위해 상기 프레이밍 회로(150)로 부터 직렬로 연결되고, 상기 사용자 채널을 식별하는 채널 번호의 미리 정한 순서로 배치된 상기 전력 레벨의 표시를 포함하는 데이터 블록의 각각에 헤더를 부가시키는 여러개의 전력 검출기(151-153); 및여러개의 연속 간섭 삭제단(80-142, 160)들을 포함하는 있으며,상기 삭제부 하향 순서로 배치된 여러개의 간섭 삭제기를 포함하고, 상기 간섭 삭제기는 각각 간섭 삭제기의 순위에 대응하는 상기 헤더의 상기 채널 번호 중의 하나를 검출하고, 그 검출된 채널 번호에 대응하는 축소 코드를 사용하여 관련 사용자 채널로부터 하나 이상의 간섭 신호를 삭제하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  8. 제7항에 있어서, 상기 삭제 단들의 출력 신호를 출력 단자에 연결하기 위한 상기 헤더에 응답하는 스위치(163)를 추가로 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  9. 제7항에 있어서, 상기 간섭 삭제기의 각각은,
    헤더 정보로부터 명령 신호를 생성하기 위한 헤더 검출기(90-92, 110-112, 130-132);상기 명령 신호에 의해 명시된 축소 코드를 사용하여 입력 신호로부터 간섭 복제를 측정하기 위한 간섭 복제 측정기(80-82, 100-102, 120-121);상기 간섭 복제를 생성하는 데에 걸린 시간에 대응하는 간격만큼 상기 입력 신호를 지연시키는 지연 소자; 및간섭 복제를 지연된 입력 신호와 조합하기 위한 감산기(감산기의 출력은 다음 간섭 삭제기에 연결된다)를 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
  10. 제7항에 있어서, 상기 삭제 단의 각각은, 상기 각 삭제 단의 간섭 삭제기(80-82, 83-85, 85-88, 100-102, 103-105, 106-108, 120-121, 123-124, 126-127)에 각각 연결된 여러개의 헤더 검출 수단(160);상기 각 삭제 단의 간섭 삭제기로부터 간섭 복제에 지연을 제공하기 위한 여러개의 지연 소자(93-95; 103-105); 및지연된 간섭 복제를, 상기 각 삭제 단 다음에 배치되어 있는 한 단의 간섭 삭제기에 각각 공급된 채널 신호와 합산하는 여러개의 가산기(96-98; 116-118)를 포함하는 것을 특징으로 하는 직접 시퀀스 코드 분할 다중 접근 수신기.
KR1019970024789A 1996-06-10 1997-06-10 데이터 블록에 부가된 전력레벨 정보를 사용한 다단 연속 간섭 삭제기를 갖는 ds-cdma 수신기 KR100248454B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14693296A JP2746261B2 (ja) 1996-06-10 1996-06-10 Ｄｓ−ｃｄｍａ干渉キャンセル装置
JP96-146932 1996-06-10

Publications (2)

Publication Number Publication Date
KR980007022A KR980007022A (ko) 1998-03-30
KR100248454B1 true KR100248454B1 (ko) 2000-03-15

Family

ID=15418840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024789A KR100248454B1 (ko) 1996-06-10 1997-06-10 데이터 블록에 부가된 전력레벨 정보를 사용한 다단 연속 간섭 삭제기를 갖는 ds-cdma 수신기

Country Status (4)

Country Link
US (1) US5953369A (ko)
EP (1) EP0813314B1 (ko)
JP (1) JP2746261B2 (ko)
KR (1) KR100248454B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865219B2 (en) 2000-11-22 2005-03-08 Electronics And Telecommunications Research Institute Apparatus and method of circular group-wise parallel interference cancellation for multi-rate DS-CDMA system

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861987B2 (ja) * 1997-06-23 1999-02-24 日本電気株式会社 マルチユーザ−シリアル干渉キャンセラ装置およびその方法
KR100255565B1 (ko) * 1997-12-26 2000-05-01 정선종 코드분할 다중접속 시스템의 비동기 다중 경로 채널에서의다중 모드 감산형 잡음 제거 방법 및 장치
JP2967571B1 (ja) 1998-05-01 1999-10-25 日本電気株式会社 Ｃｄｍａマルチユーザ受信装置と通信システム
FR2779590B1 (fr) * 1998-06-03 2000-07-07 Commissariat Energie Atomique Recepteur pour systeme amrc
US6188718B1 (en) * 1998-08-21 2001-02-13 Lucent Technologies Inc. Methods and apparatus for reducing cochannel interference in a mixed-rate communication system
US6947473B1 (en) * 1998-08-28 2005-09-20 Siemens Ag Receiver and method of recovering data from radio signals
JP3031348B2 (ja) 1998-08-28 2000-04-10 日本電気株式会社 Ｃｄｍａマルチユーザ型干渉キャンセラ
JP3800382B2 (ja) * 1998-09-04 2006-07-26 富士通株式会社 干渉キャンセラにおける伝搬路推定方法及び干渉除去装置
US6606341B1 (en) 1999-03-22 2003-08-12 Golden Bridge Technology, Inc. Common packet channel with firm handoff
US6574267B1 (en) 1999-03-22 2003-06-03 Golden Bridge Technology, Inc. Rach ramp-up acknowledgement
US6169759B1 (en) 1999-03-22 2001-01-02 Golden Bridge Technology Common packet channel
EP1039662A1 (en) * 1999-03-25 2000-09-27 Alcatel Improvements to a telecommunication system using code division multiple access (CDMA)
JP3289777B2 (ja) 1999-04-27 2002-06-10 日本電気株式会社 マルチステージ干渉キャンセラ
JP3371956B2 (ja) 1999-11-09 2003-01-27 日本電気株式会社 干渉キャンセラ装置
KR100379380B1 (ko) * 1999-09-15 2003-04-10 엘지전자 주식회사 통신 시스템에서 간섭신호 제거 방법
US6643318B1 (en) 1999-10-26 2003-11-04 Golden Bridge Technology Incorporated Hybrid DSMA/CDMA (digital sense multiple access/code division multiple access) method with collision resolution for packet communications
US6757319B1 (en) 1999-11-29 2004-06-29 Golden Bridge Technology Inc. Closed loop power control for common downlink transport channels
WO2001039416A1 (en) 1999-11-29 2001-05-31 Golden Bridge Technology, Inc. Second level collision resolution for packet data communications
KR100586587B1 (ko) * 1999-12-31 2006-06-02 주식회사 케이티 코드 분할 다중 접속 시스템을 위한 파이프라인화된 직렬간섭 제거기
JP2001203669A (ja) * 2000-01-24 2001-07-27 Matsushita Electric Ind Co Ltd 無線基地局装置及び無線通信方法
KR100682118B1 (ko) * 2000-08-25 2007-02-12 에스케이 텔레콤주식회사 코드 분할 다원 접속 방식을 기반으로 하는 무선 지역루프 시스템에서의 다원 접속 간섭 제거 장치 및 방법
KR100682121B1 (ko) * 2000-08-25 2007-02-12 에스케이 텔레콤주식회사 다중 반송파 직접 시퀀스 코드 분할 다원 접속시스템에서의 다원 접속 간섭 제거 장치 및 방법
US6967990B1 (en) * 2000-08-29 2005-11-22 Mitsubishi Denki Kabushiki Kaisha Interference cancellation apparatus applied in CDMA communication system and method for the same
US6856945B2 (en) 2000-12-04 2005-02-15 Tensorcomm, Inc. Method and apparatus for implementing projections in singal processing applications
US6711219B2 (en) 2000-12-04 2004-03-23 Tensorcomm, Incorporated Interference cancellation in a signal
US6876692B2 (en) * 2001-03-09 2005-04-05 Motorola, Inc. System for code division multi-access communication
KR100394318B1 (ko) * 2001-03-22 2003-08-09 주식회사 버카나와이어리스코리아 주파수 변환 믹서 출력의 디씨 오프셋 제거 장치 및 방법
KR100396118B1 (ko) * 2001-04-25 2003-08-27 구제길 시.디.엠.에이 시스템에서의 다중-사용자 접속에 의한간섭-신호들의 반복 제거 방법
US8611311B2 (en) * 2001-06-06 2013-12-17 Qualcomm Incorporated Method and apparatus for canceling pilot interference in a wireless communication system
US8085889B1 (en) 2005-04-11 2011-12-27 Rambus Inc. Methods for managing alignment and latency in interference cancellation
US7158559B2 (en) * 2002-01-15 2007-01-02 Tensor Comm, Inc. Serial cancellation receiver design for a coded signal processing engine
WO2003044969A2 (en) 2001-11-16 2003-05-30 Tensorcomm Incorporated Construction of an interference matrix for a coded signal processing engine
US7394879B2 (en) * 2001-11-19 2008-07-01 Tensorcomm, Inc. Systems and methods for parallel signal cancellation
US7260506B2 (en) 2001-11-19 2007-08-21 Tensorcomm, Inc. Orthogonalization and directional filtering
WO2005081438A1 (en) * 2001-11-19 2005-09-01 Tensorcomm, Incorporated Interference cancellation in a signal
US7787518B2 (en) * 2002-09-23 2010-08-31 Rambus Inc. Method and apparatus for selectively applying interference cancellation in spread spectrum systems
US7463609B2 (en) 2005-07-29 2008-12-09 Tensorcomm, Inc Interference cancellation within wireless transceivers
US7577186B2 (en) 2002-09-20 2009-08-18 Tensorcomm, Inc Interference matrix construction
US8761321B2 (en) 2005-04-07 2014-06-24 Iii Holdings 1, Llc Optimal feedback weighting for soft-decision cancellers
US7787572B2 (en) * 2005-04-07 2010-08-31 Rambus Inc. Advanced signal processors for interference cancellation in baseband receivers
US7876810B2 (en) 2005-04-07 2011-01-25 Rambus Inc. Soft weighted interference cancellation for CDMA systems
US7808937B2 (en) 2005-04-07 2010-10-05 Rambus, Inc. Variable interference cancellation technology for CDMA systems
US8005128B1 (en) 2003-09-23 2011-08-23 Rambus Inc. Methods for estimation and interference cancellation for signal processing
US8179946B2 (en) 2003-09-23 2012-05-15 Rambus Inc. Systems and methods for control of advanced receivers
JP4210649B2 (ja) * 2002-10-15 2009-01-21 テンソルコム インコーポレイテッド チャンネル振幅推定および干渉ベクトル構築のための方法および装置
WO2004036811A2 (en) * 2002-10-15 2004-04-29 Tensorcomm Inc. Method and apparatus for interference suppression with efficient matrix inversion in a ds-cdma system
US20050169354A1 (en) * 2004-01-23 2005-08-04 Olson Eric S. Systems and methods for searching interference canceled data
US7477710B2 (en) 2004-01-23 2009-01-13 Tensorcomm, Inc Systems and methods for analog to digital conversion with a signal cancellation system of a receiver
US8442441B2 (en) 2004-12-23 2013-05-14 Qualcomm Incorporated Traffic interference cancellation
US8422955B2 (en) * 2004-12-23 2013-04-16 Qualcomm Incorporated Channel estimation for interference cancellation
US8406695B2 (en) 2004-12-23 2013-03-26 Qualcomm Incorporated Joint interference cancellation of pilot, overhead and traffic channels
US7826516B2 (en) 2005-11-15 2010-11-02 Rambus Inc. Iterative interference canceller for wireless multiple-access systems with multiple receive antennas
US8165186B2 (en) * 2005-08-12 2012-04-24 Qualcomm Incorporated Channel estimation for wireless communication
US8472877B2 (en) * 2005-10-24 2013-06-25 Qualcomm Incorporated Iterative interference cancellation system and method
US8385388B2 (en) 2005-12-06 2013-02-26 Qualcomm Incorporated Method and system for signal reconstruction from spatially and temporally correlated received samples

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104243A (ja) * 1985-10-30 1987-05-14 Fujitsu Ltd 多チヤネルパケツト組立方式
WO1996042146A1 (fr) * 1995-06-13 1996-12-27 Ntt Mobile Communications Network Inc. Demodulateur amdc
US5757791A (en) * 1996-04-18 1998-05-26 American Wireless Technology, Inc. Multistage linear receiver for DS-CDMA systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865219B2 (en) 2000-11-22 2005-03-08 Electronics And Telecommunications Research Institute Apparatus and method of circular group-wise parallel interference cancellation for multi-rate DS-CDMA system

Also Published As

Publication number Publication date
US5953369A (en) 1999-09-14
JPH09331274A (ja) 1997-12-22
JP2746261B2 (ja) 1998-05-06
EP0813314A2 (en) 1997-12-17
KR980007022A (ko) 1998-03-30
EP0813314A3 (en) 1998-11-18
EP0813314B1 (en) 2005-09-21

Similar Documents

Publication Publication Date Title
KR100248454B1 (ko) 데이터 블록에 부가된 전력레벨 정보를 사용한 다단 연속 간섭 삭제기를 갖는 ds-cdma 수신기
US7860132B2 (en) Comma free codes for fast cell search using tertiary synchronization channel
KR100256028B1 (ko) Cdma 무선통신의 수신방법 및 수신장치
AU698991B2 (en) Synchronous multipoint-to-point cdma communication system
JP3672808B2 (ja) 無線通信端末装置及び干渉キャンセル方法
KR0143825B1 (ko) 슬라이딩 상관기
US5745521A (en) Spread spectrum communication apparatus and signal intensity detection apparatus
US7154973B2 (en) Spreading code synchronization method, receiver, and mobile station
CA2007554A1 (en) Code division multiplex system using selectable length spreading code sequence
KR20010031050A (ko) 다중 사용자 통신 시스템의 다층 ｐｎ 코드 확산
EP1129530A1 (en) Apparatus and method for measuring noise power in a cdma mobile communication system
US9577745B2 (en) Code division multiple access mobile communication system
WO2001006673A1 (fr) Procede et dispositif de determination de chemin
US6954485B1 (en) CDMA baseband receiver capable of establishing synchronization with peripheral base stations
EP1804392B1 (en) A mobile terminal used in a code division multiple access mobile communication system
KR100294313B1 (ko) 씨디엠에이수신기
KR100332169B1 (ko) 1차 및 2차 경로 타이밍을 이용하는 멀티스테이지 간섭상쇄기
JP2986401B2 (ja) パイロットチャネル用拡散コード配置方法および基地局装置と移動局装置
KR100441733B1 (ko) 확산 스펙트럼 수신기용 경로 탐색기
KR100556461B1 (ko) 이동통신시스템에서의 프레임 동기 획득방법
EP1271824B1 (en) Multiuser receiver and communication system for multicode transmission
CN102299726B (zh) 扩频通讯系统、空闲信道评估装置及相关方法
KR100386805B1 (ko) 사전 간섭 제거기를 갖는 코드분할 다중접속 코드 동기시스템 및 그 코드 동기 방법
GB2313985A (en) Spread spectrum communication systems
JPH06164546A (ja) 移動通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071207

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee