KR100246666B1 - Data interface circuit between pc and a vehicle's controller - Google Patents

Data interface circuit between pc and a vehicle's controller Download PDF

Info

Publication number
KR100246666B1
KR100246666B1 KR1019960073208A KR19960073208A KR100246666B1 KR 100246666 B1 KR100246666 B1 KR 100246666B1 KR 1019960073208 A KR1019960073208 A KR 1019960073208A KR 19960073208 A KR19960073208 A KR 19960073208A KR 100246666 B1 KR100246666 B1 KR 100246666B1
Authority
KR
South Korea
Prior art keywords
controller
vehicle
connector
personal computer
data
Prior art date
Application number
KR1019960073208A
Other languages
Korean (ko)
Other versions
KR19980054078A (en
Inventor
김희준
Original Assignee
정몽규
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽규, 현대자동차주식회사 filed Critical 정몽규
Priority to KR1019960073208A priority Critical patent/KR100246666B1/en
Publication of KR19980054078A publication Critical patent/KR19980054078A/en
Application granted granted Critical
Publication of KR100246666B1 publication Critical patent/KR100246666B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control By Computers (AREA)

Abstract

본 발명은 퍼스널 컴퓨터와 차량 제어기 간의 데이터 인터페이스 회로에 관한 것으로, 퍼스널 컴퓨터에 접속되는 제1콘넥터(2)와, 차량의 제어기에 접속되는 제2콘넥터(4), 상기 제1콘넥터(2)를 통해 입력된 어드레스 신호 및 제어 신호를 디코딩하여 데이터 입출력 방향을 결정함과 더불어 데이터 래치 제어하며, 차량의 제어기로 램 인에이블 신호를 출력하는 디코딩 회로(14), 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 각종 제어 신호를 버퍼링하여 디코딩 회로(14)로 입력함과 더불어 어드레스 신호를 차량의 제어기로 입력하는 제1 및 제2버퍼(6,8), 상기 디코딩 회로(14)의 제어에 의해 상기 제1콘넥터(2)와 제2콘넥터(4)를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 래치함과 더불어 제어신호를 생성하여 상기 제2콘넥터(4)를 통해 차량의 제어기로 입력하는 래치회로(12) 및, 상기 디코딩 회로(14)의 제어에 의해 입출력 방향을 결정하여 데이터를 버퍼링하는 제3버퍼(10)를 포함하여 구성되어, 퍼스널 컴퓨터와 차량 제어기 간에 데이터를 병렬로 송수신함에 따라 차량 제어기의 제어 상태를 쉽게 확인할 수 있을 뿐만 아니라 다량의 데이터를 실시간적으로 처리하여 제어기에서 퍼스널 컴퓨터로 데이터를 전송시 제어기 본래의 기능을 수행하는데 필요한 시간적인 부담을 적게하는 효과가 있다.The present invention relates to a data interface circuit between a personal computer and a vehicle controller, wherein the first connector 2 is connected to the personal computer, the second connector 4 is connected to the controller of the vehicle, and the first connector 2 is connected. Decoding circuit 14 which decodes the address signal and control signal inputted to determine the data input / output direction, controls the data latch, and outputs the RAM enable signal to the controller of the vehicle, the address signal input from the personal computer and various First and second buffers 6 and 8 for buffering a control signal and inputting it to the decoding circuit 14 and inputting an address signal to a controller of the vehicle, and the first connector under control of the decoding circuit 14. Through (2) and the second connector (4) latching data transmitted and received between the personal computer and the controller of the vehicle, and generates a control signal through the second connector (4) A latch circuit 12 for inputting an amount of controller to the controller, and a third buffer 10 for buffering data by determining the input / output direction under the control of the decoding circuit 14, and between the personal computer and the vehicle controller. By sending and receiving data in parallel, you can easily check the control status of the vehicle controller, and process large amounts of data in real time to reduce the time burden required to perform the functions of the controller when transferring data from the controller to the personal computer. It is effective.

Description

퍼스날 컴퓨터와 차량 제어기간의 데이터 인터페이스 회로Data interface circuit between personal computer and vehicle controller

본 발명은 퍼스널 컴퓨터(Personal Computer)와 차량 제어기간의 데이터 인터 페이스(interface) 회로에 관한 것으로, 좀더 상세하게는 퍼스널 컴퓨터와 차량에 구비된 각종 제어기 간에 데이터를 병렬로 송수신할 수 있도록 하여 제어기가 차량을 제어하는 상태를 손쉽게 확인할 수 있을 뿐만 아니라 제어 파라메터 및 맵테이블(Map table)을 사용자가 퍼스널 컴퓨터를 통해 변경가능하도록 하는 퍼스널 컴퓨터와 차량 제어기간의 데이터 인터페이스 회로에 관한 것이다.The present invention relates to a data interface circuit between a personal computer and a vehicle controller, and more particularly, to allow a controller to transmit and receive data in parallel between various controllers provided in a personal computer and a vehicle. The present invention relates to a data interface circuit between a personal computer and a vehicle controller that not only easily checks a state of controlling a vehicle but also allows a user to change control parameters and a map table through a personal computer.

일반적으로, 자동차에는 전자 제어 유니트 또는 변속 제어 유니트등과 같은 각종 제어기가 구비되어 있는데, 상기와 같은 차량용 각종 제어기의 시험 데이터 또는 제어 데이터의 분석하고, 제어 파라메터(Parameter) 및 맵 테이블(Map table) 값을 변경할 필요가 있다.BACKGROUND ART In general, a vehicle is provided with various controllers such as an electronic control unit or a shift control unit. The test data or control data of the various controllers for the vehicle are analyzed, and control parameters and map tables are provided. You need to change the value.

이와 같이 차량용 각종 제어기의 시험 데이터와 제어 데이터의 분석 및 제어 파라메터(Parameter) 및 맵 테이블(Map table) 값을 변경하기 위해서는 퍼스널 컴퓨터를 상기 각종 제어기에 접속시켜 퍼스널 컴퓨터와 제어기간에 데이터를 송수신하여야 한다.As described above, in order to analyze test data and control data of various vehicle controllers and to change control parameter and map table values, a personal computer must be connected to the various controllers to transmit and receive data to and from the personal computer during the control period. do.

종래에는 퍼스널 컴퓨터와 제어기간에 데이터를 송수신할 때 직렬 데이터 통신 방식을 사용함에 따라 다량의 데이터에 대하여 실시간 응답을 기대할 수 없으며, 제어기에서 퍼스널 컴퓨터로 데이터를 전송하는데 시간이 많이 걸려 제어기 본래의 기능을 수행하는데 시간적인 부담이 큰 문제점이 있었다.Conventionally, since the serial data communication method is used to transmit and receive data with a personal computer, a real-time response cannot be expected for a large amount of data, and it takes a long time to transmit data from the controller to the personal computer. There was a big problem with the time burden to perform.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 퍼스널 컴퓨터와 차량 제어기 간에 데이터를 병렬로 송수신할 수 있도록 하여 차량 제어기의 제어 상태를 쉽게 확인할 수 있을 뿐만 아니라 다량의 데이터를 실시간적으로 처리하여 제어기에 퍼스널 컴퓨터로 데이터를 전송시 제어기 본래의 기능을 수행하는데 필요한 시간적인 부담을 적게하는 퍼스널 컴퓨터와 차량 제어기간의 인터페이스 회로에 관한 것이다.The present invention is to solve the above-mentioned conventional problems, it is possible to easily send and receive data between the personal computer and the vehicle controller in parallel to easily check the control status of the vehicle controller as well as process a large amount of data in real time Therefore, the present invention relates to an interface circuit between a personal computer and a vehicle controller that reduces the time burden required to perform a controller's original functions when transferring data to the controller.

이러한 목적을 달성하기 위한 본 발명에 따른 퍼스널 컴퓨터와 차량 제어기간의 인터페이스 회로는, 퍼스널 컴퓨터에 접속되는 제1콘넥터와, 차량의 제어기에 접속되는 제2콘넥터, 상기 제1콘넥터를 통해 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 제어 신호를 디코딩하여 데이터 입출력 방향을 결정함과 더불어 데이터 래치 제어하며, 상기 제2콘넥터를 통해 차량의 제어기로 램 인에이블 신호를 출력하는 디코딩 회로, 상기 제1콘넥터를 통해 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 각종 제어 신호를 버퍼링하여 디코딩 회로로 입력함과 더불어 어드레스 신호를 상기 제2콘넥터를 통해 차량의 제어기로 입력하는 제1 및 제2버퍼, 상기 디코딩 회로의 제어에 의해 상기 제1콘넥터와 제2콘넥터를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 래치함과 더불어 제어신호를 생성하여 상기 제2콘넥터를 통해 차량의 제어기로 입력하는 래치회로 및, 상기 래치회로를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 상기 디코딩 회로의 제어에 의해 입출력 방향을 결정하여 버퍼링하는 제3버퍼를 포함하여 구성된 것을 특징으로 한다.The interface circuit between the personal computer and the vehicle controller according to the present invention for achieving this object comprises a first connector connected to the personal computer, a second connector connected to the controller of the vehicle, and a personal computer via the first connector. A decoding circuit for decoding the input address signal and the control signal to determine the data input / output direction and controlling the data latch, and outputting a RAM enable signal to the controller of the vehicle through the second connector, and a personal through the first connector. First and second buffers for buffering address signals and various control signals input from a computer and inputting them to a decoding circuit, and inputting an address signal to a controller of a vehicle through the second connector; Transmission and reception between the personal computer and the controller of the vehicle through the first connector and the second connector The latch circuit generates a control signal and inputs the control signal to the controller of the vehicle through the second connector, and the data transmitted and received between the personal computer and the controller of the vehicle through the latch circuit is used to control the decoding circuit. And a third buffer for determining and buffering the input / output direction.

제1도는 본 발명에 따른 퍼스널 컴퓨터와 차량 제어기간의 데이터 인터페이스 회로의 회로도이다.1 is a circuit diagram of a data interface circuit between a personal computer and a vehicle controller according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2,4 : 제1 및 제2콘넥터 6,8,10 : 제1 내지 제3버퍼2,4: First and second connectors 6,8,10: First to third buffer

12 : 래치 회로 14 : 디코딩 회로12 latch circuit 14 decoding circuit

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 본 발명에 다른 퍼스널 컴퓨터와 차량 제어기간의 데이터 인터페이스회로의 회로도로서, 본 발명에 따른 퍼스널 컴퓨터와 차량 제어기간의 데이터 인터페이스 회로는, 퍼스널 컴퓨터에 접속되는 제1콘넥터(2)와, 차량의 제어기에 접속되는 제2콘넥터(4), 상기 제1콘넥터(2)를 통해 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 제어 신호를 디코딩하여 데이터 입출력 방향을 결정함과 더불어 데이터 래치 제어하며, 상기 제2콘넥터(4)를 통해 차량의 제어기로 램 인에이블 신호(RAM CE)를 출력하는 디코딩 회로(14), 상기 제1콘넥터(2)를 통해 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 각종 제어 신호를 버퍼링하여 디코딩 회로(14)로 입력함과 더불어 어드레스 신호를 상기 제2콘넥터(4)를 통해 차량의 제어기로 입력하는 제1 및 제2버퍼(6,8), 상기 디코딩 회로(14)의 제어에 의해 상기 제1콘넥터(2)와 제2콘넥터(4)를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 래치함과 더불어 제어신호를 생성하여 상기 제2콘넥터(4)를 통해 차량의 제어기로 입력하는 래치회로(12) 및, 상기 래치회로(12)를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 상기 디코딩 회로(14)의 제어에 의해 입출력 방향을 결정하여 버퍼링하는 제3버퍼(10)를 포함하여 구성되어 있다.1 is a circuit diagram of a data interface circuit between a personal computer and a vehicle controller according to the present invention. The data interface circuit between the personal computer and the vehicle controller according to the present invention includes a first connector 2 connected to a personal computer, The second connector 4 connected to the controller of the vehicle, the address signal and the control signal input from the personal computer through the first connector 2 are decoded to determine the data input / output direction, and the data latch control is performed. Decoding circuit 14 for outputting the RAM enable signal RAM CE to the controller of the vehicle through the 2 connector 4, buffering the address signal and various control signals input from the personal computer through the first connector 2 The first and second buffers 6 and 8 and the D, which input the signal to the decoding circuit 14 and input the address signal to the controller of the vehicle through the second connector 4. Under the control of the ding circuit 14, the first connector 2 and the second connector 4 latch the data transmitted and received between the personal computer and the controller of the vehicle, and generate a control signal to generate the second connector ( 4) a latch circuit 12 input to the controller of the vehicle through the latch circuit 12 and data transmitted / received between the personal computer and the controller of the vehicle through the latch circuit 12 are determined by the control of the decoding circuit 14 to determine the input / output direction. It is configured to include a third buffer 10 for buffering.

상기 디코딩 회로는 로직 어레이 IC로 구현된다.The decoding circuit is implemented with a logic array IC.

상기와 같이 구성된 본 발명에 따른 퍼스널 컴퓨터와 차량 제어기간의 데이터 인터페이스 회로의 작용을 상세하 설명하면 다음과 같다.Referring to the operation of the data interface circuit between the personal computer and the vehicle controller according to the present invention configured as described above in detail as follows.

퍼스널 컴퓨터에서 제1콘넥터(2)를 통해 어드레스신호와 각종 제어신호를 입력하면, 상기 어드레스 신호중 하위 4비트를 제외한 상위 어드레스 신호와 제어신호는 제1버퍼(6)와 제2버퍼(8)를 통해 디코딩회로(14)로 입력되고, 어드레스 신호중 하위 4비트에 해당하는 어드레스 신호는 제2콘넥터(4)를 통해 차량의 제어기로 입력된다.When the personal computer inputs an address signal and various control signals through the first connector 2, the upper address signal and the control signal except for the lower 4 bits among the address signals are used to store the first buffer 6 and the second buffer 8. The input signal is input to the decoding circuit 14 and the address signal corresponding to the lower 4 bits of the address signal is input to the controller of the vehicle through the second connector 4.

그리고, 상기 디코딩 회로(14)는 퍼스널 컴퓨터에서 제1버퍼(6)와 제2버퍼(8)를 통해 입력된 어드레스 신호와 제어신호를 입력받아 디코딩하여 제3버퍼(10)를 통해 퍼스널 컴퓨터와 차량의 제어기간에 송수신되는 데이터 입출력 방향을 결정한다.The decoding circuit 14 receives and decodes an address signal and a control signal input through the first buffer 6 and the second buffer 8 from the personal computer, and then decodes the personal computer through the third buffer 10. The data input / output direction transmitted / received during the control period of the vehicle is determined.

또한, 상기 어드레스 신호와 제어신호를 디코딩하여 래치회로(12)를 제어하는 한편, 차량 제어기의 램 인에이블 신호(RAM CE)를 제2콘넥터(4)를 통해 차량제어기로 출력한다.In addition, the latch circuit 12 is controlled by decoding the address signal and the control signal, and the RAM enable signal RAM CE of the vehicle controller is output to the vehicle controller through the second connector 4.

그리고, 제3버퍼(10)는 상기 디코딩 회로(10)의 제어에 의해 데이터의 입출력방향을 결정하여 제1콘넥터(2)와 제2콘넥터(4)를 통해 차량의 제어기와 퍼스널 컴퓨터 간에 데이터를 송수신한다.In addition, the third buffer 10 determines the input / output direction of the data under the control of the decoding circuit 10 and transfers the data between the controller of the vehicle and the personal computer through the first connector 2 and the second connector 4. Send and receive

그리고, 래치회로(12)는 상기 디코딩 회로(14)의 제어에 의해 상기 제3버퍼(3)를 통해 제1콘넥터(2)와 제2콘넥터(2) 간에 송수신되는 데이터를 래치함과 더불어 제어신호를 생성하여 제2콘넥터(4)를 통해 차량의 제어기로 입력한다.In addition, the latch circuit 12 latches and receives data transmitted and received between the first connector 2 and the second connector 2 through the third buffer 3 under the control of the decoding circuit 14. The signal is generated and input to the controller of the vehicle through the second connector 4.

상기와 같은 인터페이스 회로는 퍼스널 컴퓨터용 인터페이스 보드로 설계되어, 퍼스널 컴퓨터 확장 슬롯에 장착 가능하다.Such an interface circuit is designed as a personal computer interface board and can be mounted in a personal computer expansion slot.

이때, 상기 퍼스널 컴퓨터의 슬롯의 10개의 어드레스 라인(A0~A9)과 8개의 데이터 라인(D0~D7)의 8개의 데이터 라인, 리드, 라이트, 어드레스인에이블 제어선 및 그라운드와 전원선을 이용하여 제어기로와 퍼스널 컴퓨터 간에 데이터를 송수신하다.At this time, by using the eight data lines, the read, the write, the address enable control lines, the ground and the power lines of the ten address lines A0 to A9 and the eight data lines D0 to D7 of the slot of the personal computer. Send and receive data between the controller and the personal computer.

그리고, 퍼스널 컴퓨터의 슬롯에서 이용 가능한 어드레스, 데이터 제어 라인에 버퍼(6,8,10)를 사용하여 퍼스널 컴퓨터와 데이터 송수신시 신호의 감쇄를 막는다.The buffers 6, 8 and 10 are used for the addresses and data control lines available in the slots of the personal computer to prevent attenuation of signals during data transmission and reception with the personal computer.

이때, 10개의 어드레스 라인을 이용하여 최대 1Kbyte의 메모리 억세스가 가능한데, 사용되는 퍼스널 컴퓨터의 입출력 어드레스는 다음과 같다.At this time, memory access of up to 1 Kbyte is possible using 10 address lines. The input / output addresses of the personal computer used are as follows.

0X300 : 어드레스 상위 6비트에 해당하는 데이터 라이트시 사용되는 번지0X300: Address used to write data corresponding to the upper 6 bits of address

0X31X : 어드레스 하위 4비트 해당하는 데이터 리드, 라이트 동작시 사용되는 번지0X31X: Address used for data read and write operation corresponding to the lower 4 bits of the address

따라서, 외부 메모리로부터 데이터를 읽어 들일 경우에 리드하고자하는 어드레스의 상위 6비트를 0X300번지에 라이트 명령을 써 넣고 리드하고자 하는 어드레스의 하위 4비트를 0X310번지에 더하여 리드 명령을 사용한다.Therefore, when reading data from the external memory, the write command is written by writing the upper 6 bits of the address to read to 0X300 and the lower 4 bits of the address to read to 0X310.

예를 들어, 외부 메모리 0X124 번지의 데이터를 읽어들이고자 할 때 C 언어 사용방법은 다음과 같다.For example, to read data from 0X124 external memory, use C language as follows.

OUTPORTB(OX300, OX12);OUTPORTB (OX300, OX12);

INPORTB(0X314);INPORTB (0X314);

그리고, 외부 메모리 OX110 번지에 OX55를 쓰고자 할 때는And, when you want to write OX55 to external memory OX110 address

OUTPORTB(OX300, OX11);OUTPORTB (OX300, OX11);

OUTPORTB(OX310, OX55);OUTPORTB (OX310, OX55);

이다.to be.

이상에서 살펴본 바와 같이 본 발명에 따르면 퍼스널 컴퓨터 내부 확장 슬롯을 이용한 인터페이스 카드 구현 방안으로 차량용 제어기기와 병렬로 데이터 수신을 행하여 제어기로부터 각종 시험 데이터와 제어 데이터를 분석할 수 있도록 하여 제어기로부터의 내부 제어 상태를 확인하고 제어 파라메터 및 맵 테이블 값을 변경이 가능하도록 퍼스널 컴퓨터에서 사용자에 의해 퍼스널 컴퓨터 확장 슬롯을 통해 데이터 송신이 가능하다.As described above, according to the present invention, an interface card using a personal computer internal expansion slot is implemented to receive data in parallel with a vehicle controller so that various test data and control data can be analyzed from the controller, thereby controlling internal control from the controller. It is possible to transmit data through the personal computer expansion slot by the user at the personal computer to check the status and change the control parameter and map table values.

또한 로직 어레이 IC를 사용하여 퍼스널 컴퓨터로부터 제어기기의 메모리 엑세스 영역을 자유롭게 선택할 수 있는 것이다.In addition, the logic array IC can be used to freely select the memory access area of the controller device from the personal computer.

그리고, 데이터를 병렬로 처리하므로 직렬 데이터 통신 사용할 때에 비하여 다량의 데이터에 대하여 실시간 응답을 기대할 수 있으며, 제어기에서 데이터를 전송시 제어기 본 기능에 미치는 시간적인 부담을 적게할 수 있는 효과가 있다.In addition, since the data is processed in parallel, it is possible to expect a real-time response to a larger amount of data than when using serial data communication, and it is possible to reduce the time burden on the controller function when transmitting data from the controller.

Claims (1)

퍼스널 컴퓨터에 접속되는 제1콘넥터와, 차량의 제어기에 접속되는 제2콘넥터, 상기 제1콘넥터를 통해 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 제어 신호를 디코딩하여 데이터 입출력 방향을 결정함과 더불어 데이터 래치 제어하며, 상기 제2콘넥터를 통해 차량의 제어기로 램 인에이블 신호를 출력하는 디코딩 회로, 상기 제1콘넥터를 통해 퍼스널 컴퓨터로부터 입력된 어드레스 신호 및 각종 제어 신호를 버퍼링하여 디코딩 회로로 입력함과 더불어 어드레스 신호를 상기 제2콘넥터를 통해 차량의 제어기로 입력하는 제1 및 제2버퍼, 상기 디코딩 회로의 제어에 의해 상기 제1콘넥터와 제2콘넥터를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 래치함과 더불어 제어신호를 생성하여 제2콘넥터를 통해 차량의 제어기로 입력하는 래치회로 및, 상기 래치회로를 통해 퍼스널 컴퓨터와 차량의 제어기 간에 송수신되는 데이터를 상기 디코딩 회로의 제어에 의해 입출력 방향을 결정하여 버퍼링하는 제3버퍼를 포함하여 구성된 것을 특징으로 하는 퍼스널 컴퓨터와 차량 제어기 간의 데이터 인터페이스 회로.Decode the address signal and the control signal input from the personal computer through the first connector connected to the personal computer, the second connector connected to the controller of the vehicle and the first connector to determine the data input / output direction and control the data latch And a decoding circuit for outputting a RAM enable signal to a controller of the vehicle through the second connector, buffering an address signal input from a personal computer and various control signals through the first connector, and inputting the address to the decoding circuit. First and second buffers for inputting signals to the controller of the vehicle through the second connector, and latching data transmitted and received between the personal computer and the controller of the vehicle through the first connector and the second connector under control of the decoding circuit. The control signal is generated and input to the controller of the vehicle through the second connector. And a third buffer configured to buffer the data transmitted / received between the personal computer and the controller of the vehicle through the latch circuit to determine the input / output direction under the control of the decoding circuit. Data interface circuit between.
KR1019960073208A 1996-12-27 1996-12-27 Data interface circuit between pc and a vehicle's controller KR100246666B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073208A KR100246666B1 (en) 1996-12-27 1996-12-27 Data interface circuit between pc and a vehicle's controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073208A KR100246666B1 (en) 1996-12-27 1996-12-27 Data interface circuit between pc and a vehicle's controller

Publications (2)

Publication Number Publication Date
KR19980054078A KR19980054078A (en) 1998-09-25
KR100246666B1 true KR100246666B1 (en) 2000-03-15

Family

ID=19491287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073208A KR100246666B1 (en) 1996-12-27 1996-12-27 Data interface circuit between pc and a vehicle's controller

Country Status (1)

Country Link
KR (1) KR100246666B1 (en)

Also Published As

Publication number Publication date
KR19980054078A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
KR960008824B1 (en) Multi bit test circuit and method of semiconductor memory device
US20030097511A1 (en) Fieldbus interface board
EP0362050A3 (en) Memory card
KR100246666B1 (en) Data interface circuit between pc and a vehicle's controller
KR0167644B1 (en) Communication system for selectively using multi transmission methods
KR950008440B1 (en) Semiconductor memory circuit having bit clear and register initialize fonction
US6272570B1 (en) IC memory card
KR100284054B1 (en) Method and device for data transmission between micom and main system
KR940009428B1 (en) Computer link unit with common memory
KR100315700B1 (en) Circuit and method of realizing check mode for comparing input and output of td-bus decoding part
KR920010334B1 (en) Bank-terminal loop control system
KR0154470B1 (en) Circuit for interfacing between auxiliary processor and external device
KR100260830B1 (en) Communication processor card for control ship automation of pc
US20020007263A1 (en) Apparatus for supporting microprocessor development system
KR100213699B1 (en) Peripheral access circuit of cpu using mc68040
KR0143098B1 (en) High speed asynchronous serial communication interface apparatus for information storage system
KR200148658Y1 (en) A circuit selecting input/output card of plc
KR940005002Y1 (en) I/o device capable of 16-bit operating in rom bias
KR100308148B1 (en) Apparatus for Sharing Memory
KR20000015047A (en) Device for accessing a large-bit external device by a small-bit microprocessor
JPH06295259A (en) Access control circuit of storage device
KR0118651Y1 (en) Interface apparatus between pc and image processor
KR950009237B1 (en) Method of data processing of synchronous semiconductor memory device
JPH1021143A (en) Memory interface device
KR100531729B1 (en) Apparatus for interface pheriperal device with PC using parallel port and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee