KR20000015047A - Device for accessing a large-bit external device by a small-bit microprocessor - Google Patents
Device for accessing a large-bit external device by a small-bit microprocessor Download PDFInfo
- Publication number
- KR20000015047A KR20000015047A KR1019980034735A KR19980034735A KR20000015047A KR 20000015047 A KR20000015047 A KR 20000015047A KR 1019980034735 A KR1019980034735 A KR 1019980034735A KR 19980034735 A KR19980034735 A KR 19980034735A KR 20000015047 A KR20000015047 A KR 20000015047A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- external device
- data storage
- bidirectional data
- microprocess
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7835—Architectures of general purpose stored program computers comprising a single central processing unit without memory on more than one IC chip
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
Abstract
Description
본 발명은 마이크로프로세서의 외부디바이스 액세스에 관한 것으로, 특히 8비트 또는 16비트의 마이크로프로세스를 이용한 16비트 또는 32 비트의 외부디바이스를 액세스할 수 있도록 하여 외부디바이스의 데이터 크기에 구애받지 않고 외부디바이스를 액세스하는 장치에 관한 것이다.The present invention relates to an external device access of a microprocessor, and in particular, to enable access to 16-bit or 32-bit external devices using 8-bit or 16-bit microprocesses, regardless of the data size of the external device. To a device for access.
일반적으로 마이크로프로세서(Microprocessor)는 마이크로 명령을 실제로 실행하는 한 개 또는 여러 개의 대규모 집적회로(LSI, Large Scale Integrated Circuit)로 된 전자 회로로써, 연산 기능이나 기억 기능, 제어 기능을 갖고 있다. 시계나 전자 계산기 등에 사용되고 있는 것은 특정한 처리를 하기 위한 전용 마이크로프로세서이며, 컴퓨터의 CPU 등에 사용되고 있는 것은 프로그램에서 여러 가지 처리에 대응할 수 있는 범용 마이크로프로세서이다.In general, a microprocessor is an electronic circuit of one or several large scale integrated circuits (LSIs) that actually execute micro instructions, and has arithmetic, memory, and control functions. What is used for clocks and electronic calculators is a dedicated microprocessor for specific processing, and what is used for a CPU of a computer is a general purpose microprocessor that can cope with various processes in a program.
도1은 종래의 마이크로프로세스와 디바이스간 블록구성도이다.1 is a block diagram of a conventional microprocess and a device.
그래서 일반적으로 프로세스를 선정할 때 사용하는 디바이스 중 액세스하는 데이터 크기가 가장 큰 디바이스를 기준으로 프로세스를 선정하여 사용하였다. 즉, 외부디바이스(2)의 크기가 8, 16, 32의 비트가 되면 이를 액세스하기 위해서는 32비트의 마이크로프로세스(1)를 사용하였다.In general, the process was selected based on the device with the largest data size to access. That is, when the size of the external device 2 becomes 8, 16, 32 bits, the microprocessor 1 of 32 bits is used to access it.
그러나 32비트 데이터 크기를 갖는 외부디바이스가 있으면 프로세스의 성능에 관계없이 32비트 데이터 크기를 액세스할 수 있는 32비트 프로세스를 사용해야만 하는 문제점이 있었다.However, if there is an external device with a 32-bit data size, there is a problem that a 32-bit process that can access the 32-bit data size has to be used regardless of the performance of the process.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 8비트 또는 16비트의 마이크로프로세스를 이용한 16비트 또는 32 비트의 외부디바이스를 액세스할 수 있도록 하여 외부디바이스의 데이터 크기에 구애받지 않고 외부디바이스를 액세스하는 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치를 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to enable external devices of 16-bit or 32-bit using 8-bit or 16-bit microprocesses to be accessed. The present invention provides a device for accessing a large bit of an external device with a small bit of microprocess that accesses an external device regardless of the data size of the device.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치는,In order to achieve the above object, an apparatus for accessing a large bit external device with a small bit microprocess according to the present invention,
마이크로프로세스에서 출력되는 칩선택신호에 따라 양방향 데이터 저장을 제어하는 신호를 출력하고 외부디바이스로 칩선택신호를 전송하는 양방향 데이터 저장제어부와; 상기 양방향 데이터 저장제어부의 제어에 따라 상기 마이크로프로세스와 외부디바이스간 양방향 데이터를 저장하여 상기 마이크로프로세스가 상기 외부디바이스를 액세스할 수 있도록 하는 양방향 데이터 저장부로 이루어짐을 그 기술적 구성상의 특징으로 한다.A bidirectional data storage control unit configured to output a signal for controlling bidirectional data storage according to a chip select signal output from the microprocess and to transmit a chip select signal to an external device; According to a technical configuration of the present invention, the bidirectional data storage controller is configured to store bidirectional data between the microprocessor and an external device so that the microprocessor can access the external device.
도 1은 종래 마이크로프로세스와 디바이스간 블록구성도,1 is a block diagram of a conventional microprocessor and a device;
도 2는 본 발명에 의한 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치의 블록구성도,2 is a block diagram of an apparatus for accessing a large bit external device with a small bit microprocessor according to the present invention;
도 3은 본 발명에 의한 16비트 마이크로프로세스로 32비트 외부디바이스를 액세스하는 장치의 블록구성도,3 is a block diagram of an apparatus for accessing a 32-bit external device with a 16-bit microprocessor according to the present invention;
도 4는 본 발명에 의한 8비트 마이크로프로세스로 16/32비트 외부디바이스를 액세스하는 장치의 블록구성도,4 is a block diagram of an apparatus for accessing a 16 / 32-bit external device with an 8-bit microprocessor according to the present invention;
도 5는 도2 내지 도4에서 양방향 데이터 저장부의 상세블록도.5 is a detailed block diagram of a bidirectional data storage unit in FIGS. 2 to 4;
도 6은 도5에서 양방향 제어신호의 파형도.6 is a waveform diagram of a bidirectional control signal in FIG. 5;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
11 : 마이크로프로세스 12 : 양방향 데이터저장 제어부11: microprocessor 12: bidirectional data storage control unit
13 : 양방향 데이터 저장부 14 : 외부디바이스13: bidirectional data storage 14: external device
이하, 상기와 같은 본 발명 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치의 기술적 사상에 따른 일실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment according to the technical idea of the apparatus for accessing the external device of the large bit in the micro-process of the small bit as described above as follows.
먼저 본 발명은 산업 전반에 걸쳐서 사용되고 있는 마이크로프로세스의 외부디바이스 액세스에 관한 것으로 16비트의 데이터 크기를 갖는 프로세스로 32비트의 데이터 크기를 갖는 외부디바이스를 액세스하며, 8비트의 데이터 크기를 갖는 프로세스로 16비트 또는 32비트의 데이터 크기를 갖는 외부디바이스를 액세스할 수 있도록 한 프로세스 인터페이스 로직에 관한 것이다.First of all, the present invention relates to an external device access of a microprocessor that is used throughout the industry. The process has a data size of 16 bits and accesses an external device having a data size of 32 bits. It relates to process interface logic that allows access to external devices with data sizes of 16 or 32 bits.
도2는 본 발명에 의한 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치의 블록구성도이다.2 is a block diagram of an apparatus for accessing a large bit external device with a small bit microprocessor according to the present invention.
이에 도시된 바와 같이, 칩선택신호를 출력하고, 외부디바이스를 액세스하는 마이크로프로세스(11)와; 상기 마이크로프로세스(11)에서 출력되는 칩선택신호에 따라 양방향 데이터 저장을 제어하는 신호를 출력하고 외부디바이스(14)로 칩선택신호를 전송하는 양방향 데이터 저장제어부(12)와; 상기 양방향 데이터 저장제어부의 제어에 따라 상기 마이크로프로세스(11)와 외부디바이스(14)간 양방향 데이터를 저장하여 상기 마이크로프로세스(11)가 상기 외부디바이스(14)를 액세스할 수 있도록 하는 양방향 데이터 저장부(13)와; 상기 양방향 데이터 저장제어부(12)의 칩선택신호에 따라 선택되어 상기 양방향 데이터 저장부(13)를 통해 상기 마이크로프로세스(11)에서 액세스되도록 하는 외부디바이스(14)로 구성된다.As shown therein, the microprocessor 11 outputs a chip select signal and accesses an external device; A bidirectional data storage control unit 12 for outputting a signal for controlling bidirectional data storage according to the chip selection signal output from the microprocess 11 and transmitting a chip selection signal to an external device 14; The bidirectional data storage unit stores bidirectional data between the microprocessor 11 and the external device 14 under the control of the bidirectional data storage controller so that the microprocessor 11 can access the external device 14. (13); The external device 14 is selected according to the chip selection signal of the bidirectional data storage control unit 12 and is accessed by the microprocess 11 through the bidirectional data storage unit 13.
도3은 본 발명에 의한 16비트 마이크로프로세스로 32비트 외부디바이스를 액세스하는 장치의 블록구성도이다.3 is a block diagram of an apparatus for accessing a 32-bit external device with a 16-bit microprocess according to the present invention.
이에 도시된 바와 같이, 칩선택신호를 출력하고, 32비트 외부디바이스를 액세스하는 16비트 마이크로프로세스(21)와; 상기 16비트 마이크로프로세스(21)에서 출력되는 칩선택신호에 따라 양방향 데이터 저장을 제어하는 신호를 출력하고 32비트 외부디바이스(25)로 칩선택신호를 전송하는 16비트 양방향 데이터 저장제어부(22)와; 상기 16비트 양방향 데이터 저장제어부(22)의 제어에 따라 상기 16비트 마이크로프로세스(21)와 32비트 외부디바이스(25)간 양방향 데이터를 저장하여 상기 16비트 마이크로프로세스(21)가 상기 32비트 외부디바이스(25)를 액세스할 수 있도록 하는 제1 및 제2 16비트 양방향 데이터 저장부(23)(24)와; 상기 16비트 양방향 데이터 저장제어부(22)의 칩선택신호에 따라 선택되어 상기 제1 및 제2 16비트 양방향 데이터 저장부(23)(24)를 통해 상기 16비트 마이크로프로세스(21)에서 액세스되도록 하는 32비트 외부디바이스(25)로 구성된다.As shown therein, a 16-bit microprocess 21 for outputting a chip select signal and accessing a 32-bit external device; A 16-bit bidirectional data storage controller 22 for outputting a signal for controlling bidirectional data storage according to the chip select signal output from the 16-bit microprocessor 21 and transmitting a chip select signal to a 32-bit external device 25; ; Under the control of the 16-bit bidirectional data storage control unit 22, the 16-bit microprocess 21 stores the bidirectional data between the 16-bit microprocess 21 and the 32-bit external device 25 so that the 32-bit external device First and second 16-bit bidirectional data storage units 23 and 24 for accessing 25; Selected according to the chip selection signal of the 16-bit bidirectional data storage control unit 22 to be accessed by the 16-bit microprocess 21 through the first and second 16-bit bidirectional data storage unit 23, 24. It consists of a 32-bit external device 25.
도4는 본 발명에 의한 8비트 마이크로프로세스로 16/32비트 외부디바이스를 액세스하는 장치의 블록구성도이다.4 is a block diagram of an apparatus for accessing a 16 / 32-bit external device with an 8-bit microprocessor according to the present invention.
이에 도시된 바와 같이, 칩선택신호를 출력하고, 외부디바이스를 액세스하는 8비트 마이크로프로세스(31)와; 상기 8비트 마이크로프로세스(31)에서 출력되는 칩선택신호에 따라 양방향 데이터 저장을 제어하는 신호를 출력하고 16/32비트 외부디바이스(37)로 칩선택신호를 전송하는 16비트 양방향 데이터 저장제어부(32)와; 상기 16비트 양방향 데이터 저장제어부(32)의 제어에 따라 상기 8비트 마이크로프로세스(31)와 16/32비트 외부디바이스(37)간 양방향 데이터를 저장하여 상기 8비트 마이크로프로세스(31)가 상기 16/32비트 외부디바이스(37)를 액세스할 수 있도록 하는 제1 내지 제4 8비트 양방향 데이터 저장부(33 - 36)와; 상기 16비트 양방향 데이터 저장제어부(32)의 칩선택신호에 따라 선택되어 상기 제1 내지 제4 8비트 양방향 데이터 저장부(33 - 36)를 통해 상기 8비트 마이크로프로세스(31)에서 액세스되도록 하는 16/32비트 외부디바이스(37)로 구성된다.As shown therein, an 8-bit microprocess 31 for outputting a chip select signal and accessing an external device; The 16-bit bidirectional data storage control unit 32 outputs a signal for controlling bidirectional data storage according to the chip select signal output from the 8-bit microprocess 31 and transmits the chip select signal to the 16 / 32-bit external device 37. )Wow; Under the control of the 16-bit bidirectional data storage control unit 32, the 8-bit microprocess 31 stores the bidirectional data between the 8-bit microprocess 31 and the 16 / 32-bit external device 37. First to fourth eight-bit bidirectional data storage units 33 to 36 for accessing the 32-bit external device 37; 16, which is selected according to the chip selection signal of the 16-bit bidirectional data storage control unit 32 to be accessed by the 8-bit microprocess 31 through the first to fourth 8-bit bidirectional data storage units 33 to 36. It consists of a 32-bit external device 37.
도5는 도2 내지 도4에서 양방향 데이터 저장부의 상세블록도이다.FIG. 5 is a detailed block diagram of the bidirectional data storage unit of FIGS. 2 to 4.
이에 도시된 바와 같이, 상기 양방향 데이터 저장제어부(12)(22)(32)에서 제어신호를 입력받아 부정논리곱하는 복수개의 부정논리곱 소자를 구비한 제어신호 수신부(41 - 44)와; 상기 제어신호 수신부(41)(43)의 제어신호에 따라 외부디바이스(14)(25)(37)의 데이터를 마이크로프로세서(11)(21)(31)로 전송하는 제1 래치/비교부(46)(47)와; 상기 제어신호 수신부(42)(44)의 제어신호에 따라 마이크로프로세서(11)(21)(31)의 데이터를 외부디바이스(14)(25)(37)로 전송하는 제2 래치/비교부(47)(48)로 구성된다.As shown therein, a control signal receiver 41-44 having a plurality of negative logical elements which receive a control signal from the bidirectional data storage control unit 12, 22, 32 and performs a negative logic multiplication; A first latch / comparison unit for transmitting data of the external devices 14, 25, 37 to the microprocessors 11, 21, 31 according to the control signals of the control signal receivers 41, 43 ( 46) (47); A second latch / comparison unit for transmitting data from the microprocessors 11, 21, 31 to the external devices 14, 25, 37 according to the control signals of the control signal receivers 42, 44 ( 47) 48.
도6은 도5에서 양방향 제어신호의 파형도이다.FIG. 6 is a waveform diagram of a bidirectional control signal in FIG. 5.
이와 같이 구성된 본 발명에 의한 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치의 동작을 상세히 설명하면 다음과 같다.The operation of the apparatus for accessing the external device of the large bit by the microprocessor of the small bit according to the present invention configured as described above is as follows.
먼저 본 발명은 양방향 래치(저장)가 가능한 데이터 저장장치이다. 그래서 도2에서 양방향 데이터 저장부(13)는 양방향으로 각각 입력단을 사용할 수 있도록 열어 주는 입력 신호 수신 제어 신호 기능과, 입력단의 데이터를 저장하고 있게 해주는 입력 신호 래치 제어 신호 기능과, 출력단을 출력시켜주거나 3-상태로 만들어주는 출력단 제어 신호 기능을 수행하게 된다.First, the present invention is a data storage device capable of bidirectional latch (storage). Thus, in FIG. 2, the bidirectional data storage unit 13 outputs an input signal reception control signal function for opening an input terminal for use in both directions, an input signal latch control signal function for storing data of the input terminal, and an output terminal. It acts as an output stage control signal that either gives or makes a 3-state.
그리고 양방향 데이터 저장제어부(12)는 마이크로프로세스(11) 읽기/쓰기 신호에 따라 양방향 데이터 저장부(13)가 적절히 동작하도록 양방향 데이터 저장부(13)의 제어 신호를 발생시켜주는 기능을 수행한다.The bidirectional data storage control unit 12 generates a control signal of the bidirectional data storage unit 13 so that the bidirectional data storage unit 13 operates properly according to the microprocessor 11 read / write signal.
한편 도3에서 16비트 데이터 크기의 마이크로프로세스를 이용하여 32비트 데이터 크기를 갖는 외부디바이스의 값을 읽는 경우에는 다음과 같이 수행한다.On the other hand, in the case of reading the value of the external device having a 32-bit data size using a micro-process of 16-bit data size in Figure 3 as follows.
즉, 16비트 데이터 사이즈의 래치가 가능한 양방향성 래치 로직 2개(45)(47)를 두고, 32비트 외부디바이스(25)로부터 데이터를 읽을 경우 해당 디바이스의 칩 선택 신호를 주고 32비트의 데이터를 읽어서 16비트 데이터는 16비트 마이크로프로세스(21)로 바로 읽어 들이고, 나머지 16비트 데이터는 제2 래치부(47)에 저장해 둔다. 그리고 나머지 16비트 데이터를 읽어 들일 때는 외부디바이스(25)에 칩선택신호를 주지 않고 제2 래치부(47)에 저장된 나머지 16비트 데이터를 읽어들인다.In other words, with two bidirectional latch logics 45 and 47 capable of latching a 16-bit data size, when reading data from a 32-bit external device 25, it gives a chip select signal of the corresponding device and reads 32-bit data. 16-bit data is read directly to the 16-bit microprocessor 21, and the remaining 16-bit data is stored in the second latch unit 47. When the remaining 16-bit data is read, the remaining 16-bit data stored in the second latch unit 47 is read without giving the chip select signal to the external device 25.
그리고 16비트 데이터 크기의 마이크로프로세스를 이용하여 32비트 데이터 크기를 갖는 외부디바이스의 값을 쓰는 경우에는 다음과 같이 수행한다.And when using a 16-bit data size microprocessor to write the value of the external device having a 32-bit data size as follows.
즉, 16비트 데이터 사이즈의 제2 래치부(47)에 16비트 크기로 데이터를 쓰고(이때 외부디바이스에 칩선택신호를 주지 않는다), 나머지 16비트 데이터를 쓸 때 외부디바이스에 칩선택신호를 주면서 나머지 16비트 데이터를 쓰고 동시에 저장되어 있던 최초의 16비트 데이터를 동시에 쓰도록 한다.That is, writing the data in the 16-bit size to the second latch unit 47 having the 16-bit data size (do not give the chip selection signal to the external device at this time), and giving the chip selection signal to the external device when writing the remaining 16-bit data. Write the remaining 16-bit data and write the first 16-bit data stored at the same time.
또한 도4에서 8비트의 마이크로프로세스로 16비트의 외부디바이스를 액세스하기 위해서는 다음과 같이 수행한다.In addition, in order to access an external device of 16 bits in the microprocessor of 8 bits in Figure 4 is performed as follows.
즉, 8비트의 데이터를 양방향으로 저장할 수 있도록 하고, 8비트 데이터를 양방향으로 사용할 수 있도록 제어신호를 둔다.That is, 8-bit data can be stored in both directions, and a control signal is placed so that 8-bit data can be used in both directions.
그리고 외부디바이스 읽기의 경우에, 최초의 8비트를 읽을 때는 외부디바이스에 칩선택신호를 주고, 최초에 읽어온 16비트의 데이터 중에서 상위 8비트는 마이크로프로세스가 바로 읽어 들이고, 나머지 8비트는 입력방향의 데이터 저장인 제1 래치부(45)에 저장해 둔다. 그리고 제1 래치부(45)에 저장된 나머지 8비트를 읽어오기 위해서 외부디바이스에는 칩선택신호를 주지 않고 외부디바이스만 액세스한다.In the case of external device read, when the first 8 bits are read, the chip select signal is given to the external device.The upper 8 bits of the first 16 bits of data are read directly by the microprocessor, and the remaining 8 bits are input direction. Is stored in the first latch section 45 which is data storage. In order to read the remaining 8 bits stored in the first latch unit 45, only the external device is accessed without giving a chip select signal to the external device.
또한 외부디바이스 쓰기의 경우에, 최초의 8비트를 쓸 때는 외부디바이스에 칩선택신호를 주지 않는다. 그리고 마이크로프로세스가 최초의 8비트 데이터를 출력방향 8비트 저장장치인 제2 래치부(47)에 저장해둔다. 그런 다음 나머지 8비트의 데이터를 쓸 때 외부디바이스의 칩선택신호를 주어 이미 저장된 출력방향 저장장치인 제2 래치부(47)의 데이터가 나머지 8비트를 외부디바이스에 쓸 때 동시에 쓰여지도록 8비트 저장장치인 제2 래치부(47)의 저장값을 외부디바이스로 출력한다.In the case of an external device write, when the first 8 bits are written, the chip select signal is not given to the external device. The microprocessor stores the first 8-bit data in the second latch unit 47, which is an 8-bit storage device in the output direction. Then, when writing the remaining 8 bits of data, the chip selection signal of the external device is given to store 8 bits so that the data of the second latch unit 47, which is an already stored output direction storage device, is simultaneously written when the remaining 8 bits are written to the external device. The stored value of the second latch unit 47, which is a device, is output to the external device.
한편 도4에서 8비트의 마이크로프로세스로 32비트의 외부디바이스를 액세스하기 위해서는 다음과 같이 수행한다.Meanwhile, in order to access an external device of 32 bits with an 8-bit microprocess in FIG. 4, the following is performed.
즉, 8비트의 데이터를 양방향으로 저장할 수 있도록 하고, 8비트 데이터를 양방향으로 사용할 수 있도록 제어신호를 둔다.That is, 8-bit data can be stored in both directions, and a control signal is placed so that 8-bit data can be used in both directions.
그리고 외부디바이스 읽기의 경우에, 최초의 8비트를 읽을 때는 외부디바이스에 칩선택신호를 주고, 최초에 읽어온 32비트의 데이터 중에서 상위 8비트는 마이크로프로세스가 바로 읽어 들이고, 나머지 24비트는 입력방향의 데이터 저장인 제1 래치부(45)에 저장해 둔다. 그리고 제1 래치부(45)에 저장된 나머지 24비트를 읽어오기 위해서 외부디바이스에는 칩선택신호를 주지 않고 8비트 단위로 외부디바이스만 3번 액세스한다.In the case of external device read, when the first 8 bits are read, the chip select signal is sent to the external device.The upper 8 bits of the first 32 bits of data are directly read by the microprocessor, and the remaining 24 bits are input direction. Is stored in the first latch section 45 which is data storage. In order to read the remaining 24 bits stored in the first latch unit 45, only the external device is accessed three times in 8-bit units without giving the chip select signal to the external device.
또한 외부디바이스 쓰기의 경우에, 최초의 8비트를 쓸 때는 외부디바이스에 칩선택신호를 주지 않는다. 그리고 마이크로프로세스가 최초의 8비트 데이터를 출력방향 8비트 저장장치인 제2 래치부(47)에 저장해둔다. 그런 다음 8비트 단위로 출력방향 저장장치인 제2 래치부(47)에 차례로 8비트 데이터를 2번 더 저장하고, 나머지 8비트의 데이터를 쓸 때 외부디바이스의 칩선택신호를 주어 이미 저장된 출력방향 저장장치인 제2 래치부(47)의 데이터가 나머지 8비트를 외부디바이스에 쓸 때 동시에 쓰여지도록 3개의 8비트 저장장치인 제2 래치부(47)의 저장값을 외부디바이스로 출력한다.In the case of an external device write, when the first 8 bits are written, the chip select signal is not given to the external device. The microprocessor stores the first 8-bit data in the second latch unit 47, which is an 8-bit storage device in the output direction. Then, the 8-bit data is stored in the second latch unit 47, which is an output direction storage device in 8-bit units, two more times, and when the remaining 8-bit data is written, the chip selection signal of the external device is given to the already stored output direction. The data stored in the second latch unit 47, which is three 8-bit storage devices, is output to the external device so that the data of the second latch unit 47, which is the storage device, is written simultaneously when the remaining 8 bits are written to the external device.
이처럼 본 발명은 8비트 또는 16비트의 마이크로프로세스를 이용한 16비트 또는 32 비트의 외부디바이스를 액세스할 수 있도록 하여 외부디바이스의 데이터 크기에 구애받지 않고 외부디바이스를 액세스하게 되는 것이다.As such, the present invention allows access to 16-bit or 32-bit external devices using 8-bit or 16-bit microprocesses, thereby accessing the external device regardless of the data size of the external device.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 그래서 본 발명은 광대역 가입자망 장치 뿐만 아니라, 마이크로프로세스를 이용하여 외부디바이스를 액세스하는 장치에 사용가능하다. 이렇게 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. Thus, the present invention can be used not only for broadband subscriber network devices but also for devices that access external devices using microprocesses. Thus, it is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.
이상에서 살펴본 바와 같이, 본 발명에 의한 작은 비트의 마이크로프로세스로 큰 비트의 외부디바이스를 액세스하는 장치는 고가의 32비트 마이크로프로세스를 사용하지 않고도 16비트 크기의 프로세스 또는 8비트 크기의 프로세스로 16비트 또는 32비트 데이터 크기를 갖는 외부디바이스를 액세스함으로써, 외부디바이스의 데이터 크기에 구애되지 않고 원하는 타입의 마이크로프로세스를 사용할 수 있는 효과가 있게 된다.As described above, the apparatus for accessing a large bit external device with a small bit microprocess according to the present invention is a 16 bit process or an 8 bit process without using an expensive 32 bit microprocessor. Alternatively, by accessing an external device having a 32-bit data size, it is possible to use a microprocessor of a desired type regardless of the data size of the external device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980034735A KR20000015047A (en) | 1998-08-26 | 1998-08-26 | Device for accessing a large-bit external device by a small-bit microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980034735A KR20000015047A (en) | 1998-08-26 | 1998-08-26 | Device for accessing a large-bit external device by a small-bit microprocessor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000015047A true KR20000015047A (en) | 2000-03-15 |
Family
ID=19548413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980034735A KR20000015047A (en) | 1998-08-26 | 1998-08-26 | Device for accessing a large-bit external device by a small-bit microprocessor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000015047A (en) |
-
1998
- 1998-08-26 KR KR1019980034735A patent/KR20000015047A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969087A (en) | Single-chip microcomputer | |
| US4309755A (en) | Computer input/output arrangement for enabling a simultaneous read/write data transfer | |
| KR100468634B1 (en) | Data Transfer Control Device, Semiconductor Memory Device and Electronic Information Apparatus | |
| CN112000603B (en) | Handshake protocol circuit, chip and computer equipment | |
| KR970071302A (en) | Programmable Read / Write Access Signals from Processors and Methods of Forming The Signals | |
| US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
| CN114443524B (en) | Data transmission method, system, storage medium and equipment | |
| US11093434B2 (en) | Communication system and operation method | |
| US7467240B2 (en) | Serial host interface generates index word that indicates whether operation is read or write operation | |
| KR20000015047A (en) | Device for accessing a large-bit external device by a small-bit microprocessor | |
| KR20070102823A (en) | Device for controlling address in a i2c protocol | |
| CN111625411A (en) | Semiconductor device and debug system | |
| KR0136262Y1 (en) | Interface for smart card reader | |
| US7714871B2 (en) | System and method for controlling display of mobile terminal | |
| US6457149B1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit test method | |
| KR20030073992A (en) | Multi access fifo memory | |
| CN112749021A (en) | Communication system and operating method | |
| KR100246666B1 (en) | Data interface circuit between pc and a vehicle's controller | |
| KR900003621Y1 (en) | Data exchange apparatus among different processors | |
| KR100313758B1 (en) | Apparatus for swapping packet data | |
| KR100213699B1 (en) | Peripheral access circuit of cpu using mc68040 | |
| US7634609B2 (en) | Data transmission coordinating method | |
| US20050044341A1 (en) | Method and apparatus for high speed addressing of a memory space from a relatively small address space | |
| JPH0442329A (en) | Data processor | |
| KR20020057544A (en) | Method for access controlling of digital sigrnal processor external memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |