KR100246334B1 - 씨모스 트랜지스터 제조방법 - Google Patents

씨모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100246334B1
KR100246334B1 KR1019970009268A KR19970009268A KR100246334B1 KR 100246334 B1 KR100246334 B1 KR 100246334B1 KR 1019970009268 A KR1019970009268 A KR 1019970009268A KR 19970009268 A KR19970009268 A KR 19970009268A KR 100246334 B1 KR100246334 B1 KR 100246334B1
Authority
KR
South Korea
Prior art keywords
drain
sidewall
type
high concentration
oxide film
Prior art date
Application number
KR1019970009268A
Other languages
English (en)
Other versions
KR19980073751A (ko
Inventor
황현상
윤강식
주재범
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970009268A priority Critical patent/KR100246334B1/ko
Publication of KR19980073751A publication Critical patent/KR19980073751A/ko
Application granted granted Critical
Publication of KR100246334B1 publication Critical patent/KR100246334B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 씨모스 트랜지스터 제조방법에 관한 것으로, 종래의 씨모스 트랜지스터 제조방법은 질화막 측벽을 사용하여 고농도 P형 불순물 이온을 주입하여 형성된 고농도 P형 소스 및 드레인의 상부에 형성하는 살리사이드 공정의 미반응물이 N형 소스 및 드레인의 상부에 형성하는 살리사이드 공정의 미반응물보다 습식식각에서 제거되는 비율이 작아, 습식식각 후 그 살리사이드 공정의 미반응물이 잔존하여 게이트와 고농도 P형 소스 및 드레인이 전기적으로 접속되어 씨모스 트랜지스터가 정상동작을 하지 못하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 질화막 측벽의 측면에 산화막 측벽을 형성한 후, 그 산화막 측벽의 측면과 고농도 N형 및 P형 소스, 드레인의 상부에 살리사이드를 형성함으로써, 살리사이드 공정의 미반응물이 습식식각에 의해 식각이 잘 되도록 하여 게이트와 소스 및 드레인이 전기적으로 접속되는 것을 방지하는 효과와 아울러 피모스 트랜지스터의 채널을 앤모스 트랜지스터의 채널보다 길게 형성하여 피모스 트랜지스터의 단채널 특성과 앤모스 트랜지스터의 구동전류를 개선하는 효과가 있다.

Description

씨모스 트랜지스터 제조방법{MANUFACTURE METHOD FOR CMOS TRANSISTOR}
본 발명은 씨모스 트랜지스터 제조방법에 관한 것으로, 특히 살리사이드 형성을 위해 이중의 측벽을 형성함으로써 게이트와 드레인이 전기적으로 접속되는 것을 방지하여 그 특성을 향상시키는데 적당하도록 한 씨모스 트랜지스터 제조방법에 관한 것이다.
종래의 씨모스 트랜지스터는 앤모스 트랜지스터 및 피모스 트랜지스터의 LDD구조 형성을 위해 측벽을 형성하고, 그 측벽을 마스크로 사용하는 산화를 통해 그 고농도 소스 및 드레인과 게이트의 상부에 살리사이드(SELF-ALIGNED SILICIDE)를 형성하였으며, 이와 같은 종래 씨모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 씨모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 P형 기판(1)의 일부에 N형 불순물이온을 주입하여 N웰(2)을 형성하고, 그 N웰(1)과 상기 P형 기판(1)의 사이에 필드산화막(3)을 증착하는 단계(도1a)와; 상기 필드산화막(3)간의 사이에 노출된 기판(1) 및 N웰(2)의 상부에 게이트산화막(4)을 증착하고, 그 게이트산화막(4)의 상부중앙에 게이트전극(5)을 형성하는 단계(도1b)와; 상기 형성된 게이트전극(5)의 하부 기판(1) 및 하부 N웰(2)과 상기 필드산화막(2)의 사이에 저농도의 N형 불순물 이온 및 저농도의 P형 불순물 이온을 주입하여 저농도 N형 소스 및 드레인(7) 및 P형 소스 및 드레인(6)을 형성하는 단계(도1c)와; 상기 게이트전극(5)의 측면에 측벽(8)을 형성하는 단계(도1d)와; 상기 측벽(8)과 필드산화막(3) 사이의 기판(1) 및 N웰(2)의 하부에 고농도 N형 소스 및 드레인(10) 과 고농도 P형 소스 및 드레인(9)을 형성하는 단계(도1e)와; 상기 측벽(8)과 필드산화막(3) 사이의 게이트산화막(4)의 상부 및 게이트전극(5)의 상부에 살리사이드(11)를 증착하는 단계(도1f)로 구성된다.
이하, 상기와 같이 구성된 종래 씨모스 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 P형 기판(1)의 일부에 N형 불순물 이온을 이온주입하여 N웰(2)을 형성한다. 상기 P형 기판(1)의 상부에는 N형 모스 트랜지스터를 제조하고, 상기 N웰(2)의 상부에는 P형 모스 트랜지스터를 제조하여 씨모스 트랜지스터를 제조하게 되며, 상기 기판(1)과 N웰(2)간의 분리를 위한 필드산화막(3)을 상기 기판(1)과 N웰(2)의 접합면 상부에 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 필드산화막(3)으로 분리되는 기판(1)과 N웰(2)의 상부에 게이트산화막(4)을 증착하고, 그 게이트산화막(4)의 상부중앙에 게이트전극(5)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 게이트전극(5)과 필드산화막(3) 사이의 기판(1) 및 N웰(2)의 하부에 각각 저농도 N형 불순물 이온 및 저농도 P형 불순물 이온을 주입하여 저농도 N형 소스 및 드레인(7)과 저농도 P형 소스 및 드레인(6)을 각각 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 게이트전극(5)의 양측면에 질화막 측벽(8)을 형성한다.
그 다음, 도1e에 도시한 바와 같이 포토레지스트(도면생략)를 N웰(2)의 상부전면에 도포하고 노광한 후, 상기 게이트전극(5)의 양측면에 형성된 질화막 측벽(8)을 이온주입 마스크로 하여 그 측벽(8)과 필드산화막(3)의 사이에 노출된 P형 기판(1)의 하부에 고농도 N형 불순물 이온을 주입하여 고농도 N형 소스 및 드레인(10)을 형성하고, 상기 N웰(2)의 상부에 도포한 포토레지스트를 제거하고, 상기 고농도 N형 소스 및 드레인(10)과 저농도 N형 소스 및 드레인(7)이 그 하부에 형성된 기판(1)의 상부에 포토레지스트(도면생략)를 도포 및 노광한 후, 상기 측벽(8)과 필드산화막(3)의 사이에 노출된 N웰(2)의 하부에 고농도 P형 소스 및 드레인(9)을 형성한다.
그 다음, 도1f에 도시한 바와 같이 상기 형성된 고농도 N형 및 P형 소스, 드레인(10),(9)의 상부와 상기 게이트전극(5)의 상부에 살리사이드(11)를 증착한다.
그러나, 상기와 같은 종래의 씨모스 트랜지스터 제조방법은 질화막 측벽을 사용하여 고농도 P형 불순물 이온을 주입하여 형성된 고농도 P형 소스 및 드레인의 상부에 형성하는 살리사이드 공정의 미반응물이 N형 소스 및 드레인의 상부에 형성하는 살리사이드 공정의 미반응물보다 습식식각에서 제거되는 비율이 작아, 습식식각 후 그 살리사이드 공정의 미반응물이 잔존하여 게이트와 고농도 P형 소스 및 드레인이 전기적으로 접속되어 씨모스 트랜지스터가 정상동작을 하지 못하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 살리사이드 공정의 미반응물이 P모스 트랜지스터에 잔존하지 않도록 하는 씨모스 트랜지스터 제조방법의 제공에 그 목적이 있다.
도1은 종래 씨모스 트랜지스터 제조공정 수순단면도.
도2는 본 발명에 의한 씨모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:N웰
3:필드산화막 4:게이트 산화막
5:게이트전극 6:저농도 P형 소스 및 드레인
7:저농도 N형 소스 및 드레인 8:질화막 측벽
9:고농도 P형 소스 및 드레인 10:고농도 N형 소스 및 드레인
11:살리사이드 12:산화막 측벽
상기와 같은 목적은 질화막 측벽을 형성하고 그 질화막 측벽의 측면에 산화막 측벽을 형성하고, 그 질화막 측벽 및 산화막 측벽을 이온주입 마스크로 사용하는 이온주입 공정으로 고농도 N형 및 P형 소스, 드레인을 형성한 후 상기 고농도 N형 및 P형 소스, 드레인의 상부에 형성되는 살리사이드를 게이트와 이격되게 형성함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 씨모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 씨모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 P형 기판(1)의 일부에 N형 불순물이온을 주입하여 N웰(2)을 형성하고, 그 N웰(1)과 상기 P형 기판(1)의 사이에 필드산화막(3)을 증착하는 단계(도2a)와; 상기 필드산화막(3)의 사이에 노출된 기판(1) 및 N웰(2)의 상부에 게이트산화막(4)을 증착하고, 그 게이트산화막(4)의 상부중앙에 게이트전극(5)을 형성하는 단계(도2b)와; 상기 형성된 게이트전극(5)의 하부 기판(1) 및 하부 N웰(2)과 상기 필드산화막(2)의 사이에 저농도의 N형 불순물 이온 및 저농도의 P형 불순물 이온을 주입하여 저농도 N형 소스 및 드레인(7) 및 P형 소스 및 드레인(6)을 형성하는 단계(도2c)와; 상기 게이트전극(5)의 측면에 측벽(8)을 형성하고, 상기 질화막 측벽(8)을 이온주입 마스크로 사용하는 고농도 N형 불순물 이온주입공정으로 상기 기판(1)의 하부에 고농도 N형 소스 및 드레인(10)을 형성하는 단계(도2d)와; 상기 측벽(8)의 측면에 산화막 측벽(12)을 형성하는 단계(도2e)와; 상기 측벽(12)과 필드산화막(3) 사이의 N웰(2)의 하부에 고농도 P형 소스 및 드레인(9)을 형성하는 단계(도2f)와; 상기 측벽(12)과 필드산화막(3) 사이의 게이트산화막(4)의 상부 및 게이트전극(5)의 상부에 살리사이드(11)를 증착하는 단계(도2g)로 구성된다.
이하, 상기와 같이 구성된 본 발명에 의한 씨모스 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 P형 기판(1)의 일부에 N형 불순물 이온을 이온주입하여 N웰(2)을 형성한다. 상기 P형 기판(1)의 상부에는 N형 모스 트랜지스터를 제조하고, 상기 N웰(2)의 상부에는 P형 모스 트랜지스터를 제조하여 씨모스 트랜지스터를 제조하게 되며, 상기 기판(1)과 N웰(2)간의 분리를 위한 필드산화막(3)을 상기 기판(1)과 N웰(2)의 접합면 상부에 증착한다.
그 다음, 도2b에 도시한 바와 같이 상기 필드산화막(3)으로 분리되는 기판(1)과 N웰(2)의 상부에 게이트산화막(4)을 증착하고, 그 게이트산화막(4)의 상부중앙에 게이트전극(5)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 게이트전극(5)과 필드산화막(3) 사이의 기판(1) 및 N웰(2)의 하부에 각각 저농도 N형 불순물 이온 및 저농도 P형 불순물 이온을 주입하여 저농도 N형 소스 및 드레인(7)과 저농도 P형 소스 및 드레인(6)을 각각 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 게이트전극(5)의 양측면에 질화막 측벽(8)을 형성하고, N웰(2)의 상부에 포토레지스트(도면생략)를 도포 및 노광한 후, 상기 질화막 측벽(8)을 이온주입 마스크로 사용하는 고농도 N형 불순물 이온주입공정으로 상기 저농도 N형 소스 및 드레인(7)이 그 하부에 형성된 기판(1)의 하부에 고농도 N형 소스 및 드레인(10)을 형성한다.
그 다음, 도2e에 도시한 바와 같이 상기 게이트전극(5)의 양측면에 형성된 질화막 측벽(8)의 측면에 500
Figure pat00001
정도의 산화막 측벽(12)을 형성한다.
그 다음, 도2f에 도시한 바와 같이 상기 고농도 N형 소스 및 드레인(10)과 저농도 N형 소스 및 드레인(7)이 그 하부에 형성된 기판(1)의 상부에 포토레지스트(도면생략)를 도포 및 노광한 후, 상기 산화막 측벽(12)과 필드산화막(3)의 사이에 노출된 N웰(2)의 하부에 고농도 P형 소스 및 드레인(9)을 형성한다.
그 다음, 도2g에 도시한 바와 같이 상기 형성된 고농도 N형 및 P형 소스, 드레인(10),(9)의 상부와 상기 게이트전극(5)의 상부에 살리사이드(11)를 증착한다.
상기한 바와 같이 본 발명에 의한 씨모스 트랜지스터 제조방법은 질화막 측벽의 측면에 산화막 측벽을 형성한 후, 그 산화막 측벽의 측면과 고농도 N형 및 P형 소스, 드레인의 상부에 살리사이드를 형성함으로써, 살리사이드 공정의 미반응물이 습식식각에 의해 식각이 잘 되도록 하여 게이트와 소스 및 드레인이 전기적으로 접속되는 것을 방지하는 효과와 아울러 피모스 트랜지스터의 채널을 앤모스 트랜지스터의 채널보다 길게 형성하여 피모스 트랜지스터의 단채널 특성과 앤모스 트랜지스터의 구동전류를 개선하는 효과가 있다.

Claims (2)

  1. 반도체 기판의 일부에 각기 도전형이 다른 웰을 형성하고, 그 웰의 상부에 엔모스 트랜지스터와 피모스 트랜지스터의 게이트를 형성하는 게이트 형성단계와; 선택적 이온주입공정을 통해 상기 엔모스 트랜지스터의 게이트 측면 기판에 엔형의 저농도 소스 및 드레인과 피모스 트랜지스터의 게이트 측면 기판하부에 피형의 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 구조의 전면에 질화막을 증착하고, 건식식각하여 상기 피모스 및 엔모스 트랜지스터의 게이트 측면에 질화막측벽을 형성하는 단계와; 선택적 이온주입공정을 통해 상기 엔모스 트랜지스터의 질화막 측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계와; 상기 구조의 상부전면에 산화막을 증착하고, 건식식각하여 상기 질화막측벽의 측면에 산화막측벽을 형성하는 단계와; 선택적 이온주입공정을 통해 피모스 트랜지스터의 산화막측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계와; 상기 구조의 상부에 금속막을 증착하고, 열처리하여 상기 피모스 트랜지스터 및 엔모스 트랜지스터의 게이트와 고농도 소스 및 드레인 상에 살리사이드를 형성하고, 상기 증착된 금속막을 제거하는 단계로 이루어진 것을 특징으로 하는 씨모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 질화막측벽의 측면에 형성하는 산화막측벽은 500Å의 두께를 갖도록 형성하는 것을 특징으로 하는 씨모스 트랜지스터 제조방법.
KR1019970009268A 1997-03-19 1997-03-19 씨모스 트랜지스터 제조방법 KR100246334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970009268A KR100246334B1 (ko) 1997-03-19 1997-03-19 씨모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970009268A KR100246334B1 (ko) 1997-03-19 1997-03-19 씨모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19980073751A KR19980073751A (ko) 1998-11-05
KR100246334B1 true KR100246334B1 (ko) 2000-03-15

Family

ID=19500058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009268A KR100246334B1 (ko) 1997-03-19 1997-03-19 씨모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100246334B1 (ko)

Also Published As

Publication number Publication date
KR19980073751A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100392901B1 (ko) 비대칭약간도프된드레인(lcd)mos소자의제조방법
KR100237276B1 (ko) Coms 구조의 반도체 장치 제조 방법
KR19980029024A (ko) 모스펫 및 그 제조방법
US6284581B1 (en) Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors
KR19980039124A (ko) 반도체 소자의 제조방법
US5705439A (en) Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS
US5994743A (en) Semiconductor device having different sidewall widths and different source/drain depths for NMOS & PMOS structures
US6709939B2 (en) Method for fabricating semiconductor device
US6218229B1 (en) Method of fabricating semiconductor device having a dual-gate
US6051471A (en) Method for making asymmetrical N-channel and symmetrical P-channel devices
US6146953A (en) Fabrication method for mosfet device
KR100246334B1 (ko) 씨모스 트랜지스터 제조방법
US5547895A (en) Method of fabricating a metal gate MOS transistor with self-aligned first conductivity type source and drain regions and second conductivity type contact regions
JPH0738095A (ja) 半導体装置及びその製造方法
US4196507A (en) Method of fabricating MNOS transistors having implanted channels
JPH0521458A (ja) 半導体装置およびその製造方法
KR20010066327A (ko) 듀얼 게이트전극 제조방법
JPH1012748A (ja) 半導体装置の製造方法
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
JP2917301B2 (ja) 半導体装置及びその製造方法
KR100212150B1 (ko) 씨모스 트랜지스터 및 그 제조방법
JP2993448B2 (ja) 半導体装置の製造方法
JPS6057971A (ja) 半導体装置の製造方法
KR19980085205A (ko) 반도체 소자의 살리사이드 제조방법
JPH06140590A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee