KR100244778B1 - 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로 - Google Patents

정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로 Download PDF

Info

Publication number
KR100244778B1
KR100244778B1 KR1019970033896A KR19970033896A KR100244778B1 KR 100244778 B1 KR100244778 B1 KR 100244778B1 KR 1019970033896 A KR1019970033896 A KR 1019970033896A KR 19970033896 A KR19970033896 A KR 19970033896A KR 100244778 B1 KR100244778 B1 KR 100244778B1
Authority
KR
South Korea
Prior art keywords
board
circuit
mounting
buffer
mounts
Prior art date
Application number
KR1019970033896A
Other languages
English (en)
Other versions
KR19990010978A (ko
Inventor
박동현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970033896A priority Critical patent/KR100244778B1/ko
Priority to US09/119,289 priority patent/US6308233B1/en
Publication of KR19990010978A publication Critical patent/KR19990010978A/ko
Application granted granted Critical
Publication of KR100244778B1 publication Critical patent/KR100244778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 통신 시스템에서 보드를 탈장 또는 실장하는 회로에 대한 것으로, 특히 보드가 실장되었을 때 자체 보드의 전압을 검출하는 회로, 버퍼를 개폐하는 회로 및 보드 리셋 타이밍을 조절하는 회로로 구성된 보드 실장 및 탈장을 위한 안정화 회로를 가지는 것을 특징으로 하는 보드 탈장 또는 실장하는 회로에 관한 것이다.
종래 보드 실장 또는 탈장 회로에 있어서 외부의 전원을 공급받지 않고, 자체 전원 만으로 보드의 실장 및 탈장을 한다는 것은 거의 불가능하였다. 그리고, 보드의 탈장 또는 실장의 동작 특성이 서로 다르기 때문에 탈장시에는 정상 동작하지만, 실장시에는 문제가 발생할 수 있고, 또한 이의 역 현상이 발생할 수도 있다. 그리고, 외부에서 전원을 공급하여 주려면 외부적인 회로를 별도로 구성하여야 하는 문제점도 있다.
본 발명에 의한 정상 동작중인 시스템에 보드를 실장하거나 또는 시스템에서 보드를 탈장하는 장치는 저렴한 가격으로 회로 구성이 가능하며, 정상동작을 하고 있는 통신 시스템에 보드를 실장 또는 탈장하는 것이 가능하고, 보드 동작 전원이 바뀌더라도 상관이 없고, 단지 동작 레벨을 검출하기 위한 부분만을 바꾸면 쉽게 적용이 가능하고, 보드 리셋 시간을 제어하기 위한 콘덴서는 아주 간단한 계산식에 의하여 구할 수 있다.

Description

정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로
본 발명은 통신 시스템에서 보드를 탈장 또는 실장하는 회로에 대한 것으로, 특히 보드가 실장되었을 때 자체 보드의 전압을 검출하는 회로, 버퍼를 개폐하는 회로 및 보드 리셋 타이밍을 조절하는 회로로 구성된 보드 실장 및 탈장을 위한 안정화 회로를 가지는 보드를 탈장 또는 실장하는 회로에 관한 것이다.
일반적으로 통신 시스템에서 하나의 보드에 고장이 발생하거나 새로운 서비스 요구에 따라서 종래의 보드를 새로운 보드로 교체할 경우가 생기면, 종래의 보드를 탈장하여야 했다. 또한 통신 시스템의 요구 사항이 변동하여 새로운 보드를 요구하는 경우에는 보드를 실장하여야 했다.
통신 시스템이 동작중이 아닌 경우(off state)에는, 새로운 보드의 실장 또는 고장난 보드의 탈장을 수행하는 것은 그리 어려운 과정이 아니다. 그러나 통신 시스템이 정상적으로 동작하는 경우에, 새로운 보드를 실장 또는 탈장하는 과정은 통신 시스템의 전원에 이상을 주어 정상 동작하는 통신 시스템에 문제를 일으킬 수 있고, 또한 새로운 보드가 동작하기 위하여 요구되는 전원을 공급하는 방법에 있어서도 문제가 발생할 수 있다.
통신 시스템이 정상 동작하는 경우에 있어서 보드의 실장 또는 탈장을 요구하는 방법이 몇가지 제안되어 사용중에 있다. 가장 흔히 사용되는 방법으로는 접지(ground) 부를 먼저 공급하고, 전원부를 나중에 공급하는 방식이다. 이는 상당 부분에 있어서 통신 시스템이 불안정 상태로 갈 수 있는 요인을 제공하지만, 보드의 탈장 및 실장을 위하여 요구되는 회로의 추가없이 사용할 수 있는 방법이기 때문에 현재 널리 사용되는 방식이다.
두번째로는 보드의 실장 및 탈장을 위한 회로를 별도로 구성하는 방식으로 안정화 회로에 대한 전원을 자체에서 받는 것이 아니라, 다른곳에서 전원을 공급받아 이를 이용하여 제어하는 방법이다. 이때 받은 전원에 의해서 일부 회로는 항상 안정된 동작을 할 수있다.
세번째로는 저항과 콘덴서를 이용하여 실장시 전원이 서서히 입력되어 전체 통신 시스템에의 부하가 서서히 증가하도록 제어하는 방법이다.
그러나, 상기한 종래의 보드 실장 또는 탈장 방법에 있어서 아무리 안정화를 유지하려 한다고 할지라도 외부의 전원을 공급받지 않고 자체 전원 만으로 보드의 실장 및 탈장을 한다는 것은 거의 불가능하다. 그리고, 보드의 탈장 또는 실장의 동작 특성이 서로 다르기 때문에 탈장시에는 정상 동작하지만 실장시에는 문제가 발생할 수 있고, 또한 이의 역 현상이 발생할 수 있고, 보드의 탈장 및 실장을 위한 회로가 온도에 따라서 특성의 변화가 크게 작용하는 문제점이 있다.
그리고, 외부에서 전원을 공급하여 주려고 한다면 외부적인 회로를 별도로 구성하여야 하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 보드내 전원이 서서히 변화하는 내부 전압을 감시하는 회로를 두고, 이를 이용하여 일정 시간 자체 보드에서 입력 혹은 출력되는 신호를 막아둠으로써 시스템의 정상 동작이 지속되도록 할 수 있는 안정화 회로를 이용한 보드 실장 또는 탈장하는 회로를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 의한 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 장치의 회로도
도 2는 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로의 타이밍도
＆lt;도면의 주요 부분에 대한 부호의 설명＆gt;
10. 보드내 입력 전압 VCC 20. SENSE 입력
30. TL77xxA 40. 트랜지스터 Q12N4036
50. 시스템
Figure 1019970033896_B1_M0001
60. 콘덴서 CT
70. 인버터 80. /OE 제어 신호
90. 양방향 버퍼 100. 인버터
110. 삼상 게이트 출력 버퍼 120. 삼상게이트 입력 버퍼
상기한 목적을 달성하기 위하여 본 발명은, 보드가 실장되었을 때 자체 보드 내의 전압을 검출하여 감시할 수 있는 회로와 버퍼를 열거나 닫아주는 기능을 하는 회로와 보드 내 전압이 일정 레벨 이상 도달하였을 경우, 버퍼를 열어준 다음 보드가 정상적인 동작을 위한 보드 리셋 타이밍을 가변적으로 조절하는 회로로 구성된다.
이하 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
도 1은 본 발명에 의한 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 장치의 회로 구성도를 나타낸 것이다.
우선 보드가 실장되면 순간적인 전압이 거의 0 볼트에서 약 4.75 볼트까지 서서히 증가하게 된다. 상기 과정에서 보드의 전압이 4.75 볼트가 될 때까지는 입/출력 버퍼를 닫아주어야 한다. 그 다음 4.75 볼트 이상이 되는 시점에서 입/출력 버퍼를 열어 주는데, 리셋이 걸려있는 상태에서 이때부터 보드 리셋 신호가 서서히 해제된다.
따라서, 정상 동작은 리셋 신호가 하이 상태(즉, 논리 '1' 상태)로 안정된 전압이 인가되고 난 뒤, 시간적인 여유를 갖게되어 안정된 동작이 가능해진다.
보드의 탈장시에는 탈장하는 간격이 서서히 일어나므로 전압 역시 천천히 떨어지는데 내부 전압이 4.75 볼트 이하가 되면 이를 검출하여 시스템
Figure 1019970033896_B1_M0001
신호를 출력하고, 동시에 보드의 입/출력 버퍼를 디제이블(disable) 시킨다.
보드를 실장 또는 탈장하는 회로의 입력으로는 실장 또는 탈장되는 보드의 VCC 전원이 입력되고 이는 TL77xxA의 SENSE 입력으로 사용된다. 상기 TL77xxA는 보드내의 전압 레벨에 따라서 입/출력(양방향) 버퍼를 리셋트 또는 세트시키는 출력 전압 시스템의
Figure 1019970033896_B1_M0001
신호를 발생시키기 위해서 사용된다.
보드의 실장시에는 보드의 VCC 전원 3.6 볼트가 상기 TL77xxA의 SENSE 입력으로 인가되어 보드의 전압이 서서히 증가한다. 상기의 보드내 전압이 4.75 볼트 가 될 때까지 트랜지스터의 시스템
Figure 1019970033896_B1_M0001
신호는 로우 상태 출력을 내게된다.
상기 시스템
Figure 1019970033896_B1_M0001
신호는 인버터에 의해서 /OE의 하이 상태 신호로 변환되고, 상기 하이 상태 /OE 신호는 다시 인버터를 통하여 로우 상태 신호로 변환되어, 삼상 게이트를 이용하는 입/출력 버퍼를 디제이블 시킨다.
보드내의 전압이 4.75 볼트 이상이 되면 하이 상태 출력을 내어 프로세서를 리셋트시키고, 인버터에 의해서 /OE 신호는 로우 상태 신호로 변환되고, 상기 로우 상태 /OE 신호는 다시 인버터를 통하여 하이 상태 신호로 변환되어, 삼상 게이트를 이용하는 출력 버퍼와 입력 버퍼를 동작(enable) 시킨다.
그런후 0.61초 동안 보드 RESET 상태에 있은 후에 보드가 정상 동작하게 된다. 상기 0.61초가 의미하는 시간이 보드 리셋 타임(td)을 의미하고, 이를 제어하기 위하여 콘덴선(CT)를 이용한다.
보드의 탈장시에는 TL77xxA의 SENSE 입력 전원이 서서히 떨어지게 된다. VCC 전원이 4.75 볼트 이하로 떨어지면 이를 감지하여 트랜지스터는 시스템
Figure 1019970033896_B1_M0001
신호를 로우 상태로 출력하고, 상기 시스템
Figure 1019970033896_B1_M0001
신호는 인버터에 의해서 하이 상태 /OE 신호로 변화되고, 이는 다시 인버터에 의해서 로우 상태로 변환되어, 삼상 게이트를 이용하는 입/출력 버퍼가 막아주는 결과로 인해서 디저블(disable)된다.
상기 회로의 동작은 도 2와 같은 타이밍도에 따라서 동작한다.
상기 과정에서 보드 탈장시에 보드 리셋 시간을 조절하기 위해서 시용하는 보드 리셋 타이밍 회로는 콘덴서를 사용한다.
상기 콘덴서의 충전 용량(capacitance)에 대한 식은 수학식 1과 같이 간단하게 나타낸 낼 수 있다.
CT(F) = td(s)/(1.3×104)
여기서, CT(F)는 상기 콘덴선(CT)의 충전 용량을 의미하고, (td)는 보드 리셋 타임을 의미한다.
상기한 구성에 의해서 본 발명에 의한 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로는 저렴한 가격으로 회로를 구성할 수 있으며, 정상동작을 하고 있는 통신 시스템에 보드를 실장 또는 탈장하는 것이 가능하고, 보드 동작 전원이 바뀌더라도 상관이 없고, 단지 동작 레벨을 검출하기 위한 부분만 바꾸면 쉽게 적용이 가능하고, 보드 리셋 시간을 아주 간단한 계산식에 의하여 적용할 수 있다.

Claims (4)

  1. 보드가 실장되었을 때 자체 보드 내의 전압을 검출하여 감시할 수 있는 회로와;
    버퍼를 열거나 닫아주는 기능을 하는 회로와;
    보드 내 전압이 일정 레벨 이상 도달하였을 경우, 버퍼를 열어준 다음 보드가 정상적인 동작을 위한 보드 리셋 타이밍을 가변적으로 조절하는 회로를 포함하여 이루어지는 것이 특징인, 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로.
  2. 제 1 항에 있어서, 상기 보드 리셋 타이밍을 가변적으로 조절하는 회로는,
    보드 리셋 타이밍을 조절하기 위하여 CT(F)가 콘덴선(CT)의 충전 용량이고 td(s)가 보드 리셋 타임이라고 할 때,
    CT(F) = td(s)/(1.3×104)
    와 같이 표현되는 상기 콘덴서(CT)를 이용하는 것을 특징으로 하는,
    정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로.
  3. 제 1 항에 있어서, 상기 버퍼를 열거나 닫아 주는 기능은, 상기 내부 전압을 검출하는 회로에서의 검출 결괴에 따른 리셋 신호에 의해 수행됨을 특징으로 하는,
    정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로.
  4. 제 1 항에 있어서, 상기 버퍼를 열거나 닫아 주는 기능을 하는 회로는, 시스템
    Figure 1019970033896_B1_M0001
    신호가 입력되는 인버터와, 상기 인버터와 연결된 양방향 버퍼로 이루어지고, 상기 인버터와 연결된 양방향 버퍼사이에 Vcc전원이 인가되는 것을 특징으로 하는,
    정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로.
KR1019970033896A 1997-07-19 1997-07-19 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로 KR100244778B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970033896A KR100244778B1 (ko) 1997-07-19 1997-07-19 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로
US09/119,289 US6308233B1 (en) 1997-07-19 1998-07-20 Circuit allowing insertion/extraction of a board in a system during normal operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033896A KR100244778B1 (ko) 1997-07-19 1997-07-19 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로

Publications (2)

Publication Number Publication Date
KR19990010978A KR19990010978A (ko) 1999-02-18
KR100244778B1 true KR100244778B1 (ko) 2000-02-15

Family

ID=19515084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033896A KR100244778B1 (ko) 1997-07-19 1997-07-19 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로

Country Status (2)

Country Link
US (1) US6308233B1 (ko)
KR (1) KR100244778B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69942003D1 (de) * 1998-09-29 2010-03-25 Texas Instruments Inc Verfahren und Vorrichtung zum Erleichtern vom Einbringen und der Entfernung von Modulen in einem Rechnersystem
KR100354329B1 (ko) * 1998-12-26 2002-09-28 주식회사 로커스 지능망 서비스 시스템을 위한 디지털 네트워크 인터페이스 및 음성 처리 보드의 실장 및 탈장 방법
KR100689724B1 (ko) * 2000-01-28 2007-03-09 후지쯔 가부시끼가이샤 핫 플러그에 대응한 클록 전환 회로
US20020071231A1 (en) * 2000-12-12 2002-06-13 Chloupek James E Hard disk drive (HDD) electrical over voltage stress (EOS) systems and methods
US6630845B2 (en) * 2001-04-13 2003-10-07 Maxim Integrated Products, Inc. Semiconductor integrated circuit and communication device for logic input-state control during and following power-up
US20020169913A1 (en) * 2001-05-10 2002-11-14 Heizer Stephen D. System and method of switching a hot-pluggable peripheral device
US6944782B2 (en) * 2002-02-12 2005-09-13 Semtek Innovative Solutions, Inc. Magnetic strip reader with power management control for attachment to a PDA device
US6703889B2 (en) 2002-02-14 2004-03-09 Adc Dsl Systems, Inc. In-rush current protection
US6807039B2 (en) * 2002-07-08 2004-10-19 Adc Dsl Systems, Inc. Inrush limiter circuit
US20120092044A1 (en) * 2010-10-13 2012-04-19 Ability Enterprise Co., Ltd. Circuit for swapping a memory card in an electronic device
ES2687609T3 (es) * 2013-05-02 2018-10-26 Huawei Technologies Co., Ltd. Sistema informático, método para acceder a un terminal de interconexión de componentes periféricos exprés y equipo

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513341A (en) * 1983-07-25 1985-04-23 Gte Lenkurt Incorporated Overvoltage protection circuit for power supply
US4766601A (en) * 1985-12-23 1988-08-23 Tektronix, Inc. Constant carrier watchdog
US5247619A (en) 1988-07-12 1993-09-21 Hitachi, Ltd. Insertion and removal of a circuit device into a bus network
JPH0769759B2 (ja) * 1988-09-08 1995-07-31 三菱電機株式会社 メモリカード用接続機構
US5297272A (en) * 1989-08-02 1994-03-22 Advanced Logic Research, Inc. Apparatus for automatically disabling and isolating a computer's original processor upon installation of a processor upgrade card
EP0490010A1 (en) 1990-12-07 1992-06-17 International Business Machines Corporation Hot-plugging circuit for the interconnection of cards to boards
US5384492A (en) 1992-11-20 1995-01-24 Unisys Corporation Protective system for insertion/extraction of PC boards in a powered-up environment
KR0132035B1 (ko) * 1993-07-15 1998-04-16 배순훈 비디오 카세트 레코더용 입체 영상 분리장치
EP0653843A3 (en) * 1993-11-17 1996-05-01 Hewlett Packard Co CMOS circuits with adaptive voltage threshold.
US5572395A (en) * 1993-12-21 1996-11-05 International Business Machines Corporation Circuit for controlling current in an adapter card
JP3329961B2 (ja) * 1994-11-30 2002-09-30 富士通株式会社 回路実装ユニット
US5951660A (en) * 1996-12-12 1999-09-14 Alcatel Alsthom Compagnie Generale D'electricite Current control interface arrangement
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
FR2767589B1 (fr) * 1997-08-21 2000-07-21 Sgs Thomson Microelectronics Dispositif de surveillance de tension d'alimentation de type "reset"

Also Published As

Publication number Publication date
US6308233B1 (en) 2001-10-23
KR19990010978A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR100244778B1 (ko) 정상 동작중인 시스템에 보드를 실장 또는 탈장하는 회로
US5007027A (en) Data protection system in a data processing system
US5596465A (en) Overcurrent protection circuit for a dc-to-dc converter
JPH08237106A (ja) 論理信号用電圧レベル調節装置およびそのインタフェース方法
KR100297036B1 (ko) 기준전압회로의 바이어스전류를 감소시키는 방법 및 장치
US6158656A (en) Final accommodation device for power-source drop
KR100822321B1 (ko) 보안 디바이스에 변화하는 바이어스 전압을 제공하기 위한 디바이스 및 방법
MY115559A (en) Method and apparatus for reducing disturbances on an intergrated circuit
US20020036479A1 (en) Power circuit, power supply method, and electronic device
RU2251740C2 (ru) Способ управления фазами заряда и разряда опорного конденсатора
US5568342A (en) Apparatus and method for protecting an amplifier circuit
US6067027A (en) Low power plug-in card removal detection
US5675809A (en) Voltage control circuit for a dual voltage bus computer system
JP2837609B2 (ja) 電源制御方式
JPH10191579A (ja) 無停電電源及び無停電電源を伴う情報処理装置
KR0182962B1 (ko) 반도체 메모리장치 및 구동전압 공급방법
KR100906603B1 (ko) 순간정전 자동 복구 전원 공급 장치
US5866958A (en) Power control device for redundant reset outputs in an ATM system and method of power control thereof
US20020084831A1 (en) Adaptive phase control for charge pumps
JP2000040037A (ja) データ保護装置、データ保護方法、及び記憶媒体
JP3261644B2 (ja) フィールド測定器
JP2004280168A (ja) メモリバックアップ装置及びその方法
KR100482006B1 (ko) 배터리 충전회로
JPH06253531A (ja) Ｌｃｄバイアス電源回路
JPH05199665A (ja) バックアップバッテリ電圧検知装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee