KR100243186B1 - 가변전송 방식의 비디오-씨디 디코더 장치 - Google Patents

가변전송 방식의 비디오-씨디 디코더 장치 Download PDF

Info

Publication number
KR100243186B1
KR100243186B1 KR1019950036854A KR19950036854A KR100243186B1 KR 100243186 B1 KR100243186 B1 KR 100243186B1 KR 1019950036854 A KR1019950036854 A KR 1019950036854A KR 19950036854 A KR19950036854 A KR 19950036854A KR 100243186 B1 KR100243186 B1 KR 100243186B1
Authority
KR
South Korea
Prior art keywords
data
unit
decoder
cpu
video
Prior art date
Application number
KR1019950036854A
Other languages
English (en)
Other versions
KR970023231A (ko
Inventor
정규환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950036854A priority Critical patent/KR100243186B1/ko
Publication of KR970023231A publication Critical patent/KR970023231A/ko
Application granted granted Critical
Publication of KR100243186B1 publication Critical patent/KR100243186B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/1075—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data
    • G11B2020/10787—Data buffering arrangements, e.g. recording or playback buffers the usage of the buffer being restricted to a specific kind of data parameters, e.g. for decoding or encoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 가변전송 방식의 비디오-씨디(VIDEO-CD) 디코더 장치에 관한 것이다. 본 발명에 따른 장치는 픽업부에서 픽업되어 신호처리된 데이타를 리드하는 CPU 인터페이스부; 상기 CPU 인터페이스부에서 리드한 데이타를 저장하는 인터페이스 메모리부; 상기 신호처리부에서 처리된 데이타를 영상신호 및 오디오신호로 디코드하고 데이타의 압축상태에 따라 데이타양을 가변하여 요구하는 A/V(오디오/비디오)디코더부; 두개의 뱅크버퍼로 구성되며 상기 CPU의 리드/라이트 제어신호에 따라 상기 제1뱅크버퍼에 상기 인터페이스 메모리의 데이타를 저장함과 동시에 제2뱅크버퍼에서 저장된 데이타를 리드하여 상기 A/V디코더부로 전송하는 가변전송 메모리부; 및 상기 A/V디코더부의 데이타 요구에 따라 상기 각부를 제어하여 상기 A/V디코더부에 상기 가변전송 메모리부에 저장된 데이타양을 가변하여 전송하는 CPU를 포함함을 특징으로 한다. 상술한 바와 같이 본 발명에 따른 비디오-씨디 디코더 장치는 데이타 압축률에 따라 일시에 많은 데이타 전송이 필요한 경우에도 메모리를 뱅크방식으로 데이타를 리드, 라이트하여 전송시킴으로써 데이타가 언더플로우되는 현상을 방지하는 기능을 제공한다.

Description

가변전송 방식의 비디오-씨디 디코더 장치
제1도는 종래의 VIDEO-CD(비디오-씨디) 디코더 장치의 블럭도이다.
제2도는 종래의 VIDEO-CD(비디오-씨디) 디코더 장치의 환형버퍼 구조를 설명하기 위한 블럭도이다.
제3도는 본 발명에 따른 비디오-씨디 디코더 장치를 설명하기 위한 블럭도이다.
제4a도 및 제4b도는 본 발명에 따른 비디오-씨디 디코더 장치의 뱅크버퍼를 도시한 블럭도이다.
제4c도는 본 발명에 따른 비디오-씨디 디코더 장치에 있어서 뱅크버퍼의 동작을 설명하기 위한 타이밍도이다.
본 발명은 비디오-씨디(VIDEO-CD) 디코더 장치에 관한 것으로서, 특기 가변전송 방식의 비디오-씨디(VIDEO-CD) 디코더 장치에 관한 것이다.
일반적인 비디오-씨디 계열시스템은 광디스크에서 데이타를 리드하여 복조한 후에 메모리에 데이타를 일시 저장한 다음 저장된 데이타를 디코드하여 영상신호로 출력한다.
제1도는 종래의 고정비트레이트(CBR:constant bit rate) 전송방식으로 동작되는 비디오-씨디 디코더 장치를 설명하기 위한 블록도이다.
제1도에 도시된 장치는 픽업부(100), 신호처리부(101), CPU 인터페이스부(106), 인터페이스 메모리부(108), CPU(110), A/V 디코더부(112)를 구비하여, 신호처리부(101)는 픽업된 데이타를 복조하는 복조부(102), 복조된 데이타의 에러를 보정하는 ECC(error correction code)부(104)를 포함한다.
제1도에 따른 구성의 동작을 살펴보면 픽업부(100)에서 도면에 도시되지 않은 광디스크에서 데이타를 픽업하여 복조부(102)로 인가하고, 복조부(102)는 픽업된 데이타를 복조하여 ECC부(104)에 인가하면 ECC부(104)는 픽업시 발생한 데이타 에러를 보정하여 CPU 인터페이스부(106)로 데이타를 전송한다.
한편, CPU(110)로부터 픽업데이타를 리드하기 위한 리드 제어신호를 CPU 인터페이스부(106)를 통하여 출력하면 CPU 인터페이스부(106)는 픽업부(100)를 제어하여 광디스크에서 해당 섹터의 데이타를 읽어서 복조와 에러 보정을 한 후 CPU(110)는 해당 섹터번호의 데이타를 인터페이스 메모리부(108)에 써 넣는다.
이 때, A/V디코더부(114)에서 데이타를 일정한 속도로 요구하면 CPU(104)는 인터페이스 메모리부(108)에 데이타를 CBR메모리부(112)에 일정량의 픽업된 데이타를 저장한 다음, A/V디코더부(114)의 데이타 요구에 따라 CBR메모리부(112)의 데이타를 읽어서 A/V디코더부(114)에 전송한다.
또한, CBR메모리부(112)에서 메모리가 일정량 이하이면 CPU부(110)는 인터페이스 메모리부(106)의 데이타를 읽어서 CBR메모리부(112)에 써넣어 항상 CBR메모리부(112)에서 데이타 부족으로 A/V디코더부(114)에서 데이타를 요구할 때 언더플로우가 되지 않도록 한다.
여기서, 인터페이스 메모리부(108)와 CBR메모리부(112)의 메모리 구조는 제2도에 도시된 환형버퍼 구조로 되어 있다.
제2도의 환형버퍼에 있어서 제일 먼저 광디스크에서 픽업된 데이타 A'는 최하위 어드레스에 위치하며 A/V디코더부(114)로 데이타전송하기 위해 CPU부(110)는 순차적으로 어드레스를 증가시켜 가며 해당 데이타를 리드한다.
또한, 광디스크에서 A'보다 나중에 순차적으로 픽업되는 데이타들은 예컨대 데이타 B'는 환형버퍼의 어드레스가 순차적으로 증가해가며 해당 어드레스에 라이트되고 최상위 어드레스에 라이트되면 다시 최하위 어드레스로 순차적으로 돌아가서 픽업된 데이타가 라이트된다.
따라서, 일정한 속도로 데이타를 전송하여 디코드할 때 즉, A/V디코더부(114)가 항상 일정한 주기로 데이타를 요구하는 고정 전송 레이트 방식일 경우에는 CBR메모리부(112)에 데이타를 저장한 다음에 순차적으로 저장된 데이타를 전송하여 데이타가 부족되는 문제가 발생되지 않는다.
그러나, 불규칙한 속도로 데이타를 전송을 할 때 즉, A/V디코더부(114)로부터 일시에 많은 데이타가 요구될 때는 환형버퍼로 구성된 CBR메모리부(112)에서는 계속하여 픽업된 데이타를 저장함과 동시에 저장된 데이타를 시분할하여 신호처리하기 위해 데이타를 리드하여 전송을 할 수 없다. 이에 따라, CBR메모리부(112)에는 전송할 데이타가 부족되는 언더플로우 현상이 발생되어 비디오 화면이 정상적으로 디스플레이되지 못하는 현상이 발생된다.
본 발명은 상기 문제점을 해결하고자 창출한 것으로서, A/V디코더부(114)에서 데이타의 압축률에 따라 일시에 많은 데이타를 요구할 때에도 뱅크버퍼를 이용하여 데이타 저장과 리드를 동시에 함으로써 데이타가 언더플로우되는 현상을 방지하는 비디오-씨디 디코더 장치를 제공하는 데 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 가변전송방식에서의 비디오-씨디 디코더 장치는, 광디스크에서 데이타를 픽업하는 픽업부; 상기 픽업부에서 픽업된 데이타를 신호처리하는 데이타 신호처리부; 상기 디지탈 신호처리부에서 처리된 데이타를 리드하는 CPU 인터페이스부; 상기 CPU 인터페이스부에서 리드한 데이타를 저장하는 인터페이스 메모리부; 상기 신호처리부에서 처리된 데이타를 영상신호 및 오디오신호로 디코드하고 데이타의 압축상태에 따라 데이타양을 가변하여 요구하는 A/V(오디오/비디오)디코더부; 두 개의 뱅크버퍼로 구성되며 상기 CPU의 리드/라이트 제어신호에 따라 상기 제1뱅크버퍼에 상기 인터페이스 메모리의 데이타를 저장함과 동시에 제2뱅크버퍼에서 저장된 데이타를 리드하여 상기 A/V디코더부로 전송하는 가변전송 메모리부; 및 상기 A/V디코더부의 데이타 요구에 의해 상기 CPU 인터페이스부와 인터페이스 메모리부, 상기 가변전송 메모리부를 제어하여 상기 A/V디코더부에 상기 가변전송 메모리부에 저장된 데이타양을 가변하여 전송하는 CPU를 포함함을 특징으로 한다.
또한, 상기 인터페이스 메모리부에 있어서의 상기 제1뱅크버퍼는 상기 CPU의 리드/라이트 제어신호를 상기 제2뱅크버퍼는 반전된 리드/라이트 제어신호를 유입하여 라이트와 리드를 동시에 수행함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
제3도는 본 발명에 따른 비디오-씨디 디코더 장치를 설명하기 위한 블럭도이다.
제3도에 도시된 비디오-씨디 디코더 장치는 픽업부(300), 신호처리부(301), CPU 인터페이스부(306), 인터페이스 메모리부(308), CPU(310), 가변전송 메모리부(312), A/V 디코더부(314)를 구비하며, 신호처리부(301)는 픽업된 데이타를 복조하는 복조부(302), 복조된 데이타의 에러를 보정하는 ECC(error correction code)부(304)를 포함한다.
제3도의 구성에 따른 동작을 살펴보면 CPU(310)는 리드하고자 하는 광디스크의 기록된 데이타를 다수개의 섹타를 한 단위로 하여 CPU 인터페이스부(306)를 통하여 픽업부(300)를 제어하여 종래의 비디오-씨디 디코더 장치와 동일한 방법으로 인터페이스 메모리부(308)에 데이타를 저장한다.
이 때, CPU(304)는 A/V디코더부(314)에서 데이타를 요구하면 CPU(304)는 인터페이스 메모리부(308)에 데이타를 가변전송 메모리부(312)에 일정량의 데이타를 저장한 다음, 가변전송 메모리부(312)의 데이타를 읽어서 A/V디코더부(314)에 전송한다.
또한, 가변전송 메모리부(312)의 메모리가 일정량 이하이면 CPU부(310)는 인터페이스 메모리부(306)의 데이타를 리드 후 가변전송 메모리부(312)에 써넣어 가변전송 메모리부(312)에서 데이타 부족으로 A/V디코더부(314)에서 데이타를 요구할 때 적절한 타이밍에 맞추어 데이타를 공급하여 언더플로우가 발생되지 않도록 한다.
제4a도 및 제4b도는 본 발명에 따른 인터페이스 메모리부(308)와 가변전송 메모리부(312)의 뱅크버퍼 구조와 각 뱅크버퍼에 인가되는 리드/라이트제어신호를 도시한 것이다.
제4c도는 본 발명에 따른 뱅크버퍼의 동작을 설명하기 위한 타이밍도이다.
제4a도 내지 제4c도를 참조하여 설명하면 가변전송 메모리부(312)의 뱅크타입 메모리의 구조는 뱅크버퍼0, 뱅크버퍼1으로 구성되며 제4a도에서와 같이 CPU부(310)의 리드/라이트 제어신호의 레벨이 하이일 경우에는 뱅크버퍼0(402)는 저장된 데이타를 리드하고, 뱅크버퍼1(404)은 픽업된 데이타 저장을 동시에 수행한다.
또한, 제4b도에서와 같이 CPU부(310)의 리드/라이트 제어신호의 레벨이 로우일 경우에는 뱅크버퍼0(406)는 픽업된 데이타를 저장하고, 뱅크버퍼1(408)은 저장된 데이타의 리드를 동시에 수행한다.
여기서, CPU 인터페이스부(306)에서 출력되는 리드/라이트 제어신호는 인버터(401)에 의하여 제4a도 및 제4b에 각각 다른 참조부호로 도시되어 있는 뱅크버퍼0(402, 406)와 뱅크버퍼1(404, 408)에 각각 위상이 반전되어 인가된다.
제4c도에서 a는 CPU 인터페이스부(306)에서 출력되는 뱅크버퍼0와 뱅크버퍼1의 데이타 리드/라이트 제어신호이다.
제4c도에서 b 및 c는 픽업된 각각이 소정의 N개 섹터로 구성된 A, B, C, D, E, F, G 데이타를 CPU 인터페이스부(306) 제어 신호의 레벨에 따라 2개의 뱅크버퍼0(406)와 뱅크버퍼1(408)에 상기 데이타를 순차적으로 라이트하고 A/V디코더부(314)의 데이타 요구에 따라 리드되는 상태를 나타내는 타이밍도이다.
여기서, b는 뱅크버퍼0(406)의 타이밍도이고 c는 뱅크버퍼1(408)의 타이밍도이다. 또한 W는 데이타의 라이트 수행을 나타내고 R은 데이타의 리드 수행을 나타낸다.
인터페이스 메모리부(306)의 뱅크버퍼에 라이트된 데이타A는 CPU에서 출력되는 리드/라이트 제어신호의 하이레벨에 의해 뱅크버퍼0(402)에서 리드되어 A/V디코더부(314)에 전송되는 동안 뱅크버퍼1에서는 인터페이스 메모리부(308)에 저장되어 있는 데이타B가 라이트된다.
또한, 다음 단계로 뱅크버퍼0에 인터페이스 메모리부(308)의 픽업된 데이타C를 라이트하는 동안 뱅크버퍼1에서는 이전에 저장된 데이타B를 리드하여 A/V디코더부(312)에 전송한다.
여기서, 상기 2개의 뱅크버퍼는 상기 인터페이스 메모리부(308)에 저장된 데이타를 상기 CPU부(310)의 제어하에 순차적으로 각각의 뱅크버퍼에서 라이트와 리드를 교대로 동시에 수행한다.
따라서, A/V디코더부(314)에서 데이타의 압축률에 따라 일시에 많은 양의 데이타를 CPU(310)에 요구하더라도 CPU(310)에서 리드와 라이트 제어신호의 한 사이클로 가변전송 메모리부(312)에서 데이타를 저장함과 동시에 A/V디코더부(314)에 데이타를 전송할 수 있기 때문에 전송할 데이타가 언더플로우되는 현상을 방지한다.
상술한 바와 같이 본 발명에 따른 비디오-씨디 디코더 장치는 비디오-씨디 디코더 장치는 데이타 압축률에 따라 일시에 많은 데이타 전송이 필요한 경우에도 메모리를 뱅크방식으로 데이타를 리드 라이트하여 전송시킴으로써 데이타가 언더플로우되는 현상을 방지하는 기능을 제공한다.

Claims (2)

  1. 광디스크에서 데이타를 픽업하는 픽업부; 상기 픽업부에서 픽업된 데이타를 신호처리하는 데이타 신호처리부; 상기 디지탈 신호처리부에서 처리된 데이타를 리드하는 CPU 인터페이스부; 상기 CPU 인터페이스부에서 리드한 데이타를 저장하는 인터페이스 메모리부; 상기 신호처리부에서 처리된 데이타를 영상신호 및 오디오신호로 디코드하고 데이타의 압축상태에 따라 데이타양을 가변하여 요구하는 A/V(오디오/비디오)디코더부; 두 개의 뱅크버퍼로 구성되며 상기 CPU의 리드/라이트 제어신호에 따라 상기 제1뱅크버퍼에 상기 인터페이스 메모리의 데이타를 저장함과 동시에 제2뱅크버퍼에서 저장된 데이타를 리드하여 상기 A/V디코더부로 전송하는 가변전송 메모리부; 및 상기 A/V디코더부의 데이타 요구에 의해 상기 CPU 인터페이스부와 인터페이스 메모리부, 상기 가변전송 메모리부를 제어하여 상기 A/V디코더부에 상기 가변전송 메모리부에 저장된 데이타양을 가변하여 전송하는 CPU를 포함함을 특징으로 하는 가변전송 방식의 비디오-씨디 디코더 장치.
  2. 제1항에 있어서, 상기 인터페이스 메모리부에 있어서의 상기 제1뱅크버퍼는 상기 CPU의 리드/라이트 제어신호를 유입하고, 상기 제2뱅크버퍼는 반전된 리드/라이트 제어신호를 유입하여 라이트와 리드를 동시에 수행함을 특징으로 하는 가변전송 방식의 비디오-씨디 디코더 장치.
KR1019950036854A 1995-10-24 1995-10-24 가변전송 방식의 비디오-씨디 디코더 장치 KR100243186B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036854A KR100243186B1 (ko) 1995-10-24 1995-10-24 가변전송 방식의 비디오-씨디 디코더 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036854A KR100243186B1 (ko) 1995-10-24 1995-10-24 가변전송 방식의 비디오-씨디 디코더 장치

Publications (2)

Publication Number Publication Date
KR970023231A KR970023231A (ko) 1997-05-30
KR100243186B1 true KR100243186B1 (ko) 2000-02-01

Family

ID=19431104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036854A KR100243186B1 (ko) 1995-10-24 1995-10-24 가변전송 방식의 비디오-씨디 디코더 장치

Country Status (1)

Country Link
KR (1) KR100243186B1 (ko)

Also Published As

Publication number Publication date
KR970023231A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR100430657B1 (ko) 신호 처리 장치
US5970208A (en) Device for controlling memory in digital video disk reproducing device and method therefor
MY112474A (en) Reproduction of information using a ring buffer with read and write pointers separated from each other by substantially half of the total ring buffer capacity.
KR100273727B1 (ko) 디지탈 신호 재생 장치
US6119260A (en) Decoder for executing error correction and error detection in parallel
US5923815A (en) Apparatus and method for decoding MPEG video data
US5917782A (en) Method of reproducing high-speed audio data by a CD-ROM player
KR100267367B1 (ko) 디지털 비디오 디스크-램 시스템에서 디펙트 섹터 데이터의처리방법
KR100243186B1 (ko) 가변전송 방식의 비디오-씨디 디코더 장치
JP2622828B2 (ja) 記録媒体再生方法
KR100189529B1 (ko) 디브이디피용 디스크 데이타 디코더의 메모리 제어장치 및 방법
KR100205431B1 (ko) 디지털 비데오 디스크 시스템의 에러정정회로 및 방법
KR100257196B1 (ko) 디지탈 비데오 디스크-롬용 데이터 디코딩 장치
KR0176586B1 (ko) 씨디롬 디코더의 외부 메모리 제어 방법
US20080065825A1 (en) Optical storage device and data storage method thereof
KR20000068786A (ko) 다중레벨의 하우스키핑을 위해 적합한 소프트웨어 관리 기능을 갖는 임시 데이터스트림 신호처리 버퍼 메모리 구조
JP2001216096A (ja) 記憶装置及びそれを用いた記憶システム並びにそれらに用いるエラー発生通知方法
KR100216026B1 (ko) 디지탈 비디오 디스크 시스템의 디코딩 장치
KR100255215B1 (ko) 디지탈 비디오 디스크 드라이브의 데이타 처리방법
JPH04255187A (ja) 情報記録装置
JPH1186465A (ja) 信号処理装置
KR100200096B1 (ko) 메모리의 전송데이타 인터페이스 장치 및 방법
JP2722933B2 (ja) 少なくとも音響情報のデータと画像情報のデータとを含む時系列的なデータから個別のデータを分離して再生する装置
JP2001189912A (ja) デジタルｔｖ放送記録再生装置
JP2001291345A (ja) データ記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081031

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee