KR100240349B1 - 컴퓨터용 온/오프 제어장치 - Google Patents

컴퓨터용 온/오프 제어장치 Download PDF

Info

Publication number
KR100240349B1
KR100240349B1 KR1019970018565A KR19970018565A KR100240349B1 KR 100240349 B1 KR100240349 B1 KR 100240349B1 KR 1019970018565 A KR1019970018565 A KR 1019970018565A KR 19970018565 A KR19970018565 A KR 19970018565A KR 100240349 B1 KR100240349 B1 KR 100240349B1
Authority
KR
South Korea
Prior art keywords
power
computer
signal
input
level
Prior art date
Application number
KR1019970018565A
Other languages
English (en)
Other versions
KR19980083314A (ko
Inventor
차경환
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019970018565A priority Critical patent/KR100240349B1/ko
Priority to FR9805898A priority patent/FR2763407A1/fr
Priority to US09/093,830 priority patent/US6240520B1/en
Publication of KR19980083314A publication Critical patent/KR19980083314A/ko
Application granted granted Critical
Publication of KR100240349B1 publication Critical patent/KR100240349B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Abstract

본 발명은 제1 또는 2 레벨의 전원구동신호에 따라 온/오프됨과 더불어 온상태에서는 컴퓨터의 작동에 필요한 주전원을 생성하는 제2 전원수단을 구비한 컴퓨터에 있어서, 사용자가 스위치를 누르고 있는 경우에는 제1 레벨, 스위치를 누르지 않는 경우에는 제2 레벨의 신호를 출력하는 전원스위치수단과, 마이크로 프로세서로부터의 펄스신호의 입력에 따라 제1 또는 제2 레벨의 전원구동신호를 교변적으로 출력하는 전원구동신호 출력수단, 상기 전원스위치수단에 결합된 제1 포트와 상기 전원구동신호 출력단에 결합된 제2 포트를 구비하여, 제1 포트와 제2 포트로부터 인가되는 신호레벨에 따라 전원 온/오프제어를 실행하는 마이크로 프로세서, 상기 마이크로 프로세서로부터 출력되는 데이터를 시스템 데이터버스에 결합시키는 데이터출력수단 및, 시스템 데이터버스를 통해 입력되는 데이터를 상기 마이크로 프로세서로 인가하기 위한 데이터입력수단을 구비하여 구성되고, 상기 마이크로 프로세서는 상기 제2 포트를 통해 입력되는 신호레벨을 근거로 현재의 컴퓨터 온/오프상태를 판정하고, 상기 전원스위치수단으로부터의 신호레벨과 상기 데이터입력수단으로부터의 명령데이터에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 한다.

Description

컴퓨터용 온/오프 제어장치
본 발명은 개인용 컴퓨터의 전원 온/오프장치에 관한 것으로서, 특히 소프트웨어적으로 전원 오프 기능을 수행함으로써 잘못된 키조작에 의해 컴퓨터가 불시에 오프됨으로 인하여 발생되는 데이터 손실을 방지할 수 있도록 된 컴퓨터용 전원 온/오프 제어장치에 관한 것이다.
현재, 컴퓨터 기술이 급속도로 발전되면서, 그 처리속도나 기능면에서 대폭적인 향상이 이루어지고 있다.
특히, 개인용 컴퓨터(Personal Computer)에 있어서는 종래에는 단순히 워드프로세서나 데이터 처리를 위해 사용되어 왔던데 비하여, 최근에는 컴퓨터를 하나의 통신용 단말기로서 이용하는 방법이 보편화되고 있으며, 또한 홈오토메이션(Home-automation)의 중추적인 기기로서 사용하는 쪽으로도 개발이 진행되고 있다.
그러나, 종래의 컴퓨터에 있어서는 그 동작상태, 특히 온/오프 동작이 전적으로 사용자의 기계적인 스위치조작에 의존하도록 되어 있기 때문에 다양한 사용환경에 적응할 수 없음은 물론, 만일 특정한 작업을 수행하는 도중에 잘못하여 전원키를 조작하게 되면 그때까지 수행하였던 작업데이터가 유실되는 문제가 발생하게 된다.
이에, 본 출원인은 컴퓨터의 전원 온/오프, 특히 전원 오프를 소프트웨어적으로 제어할 수 있도록 된 컴퓨터용 온/오프 제어장치를 개발하여 출원한 바 있다.
도 1은 본 출원인이 출원한 바 있는 특허출원 제96-40722호에 개시되어 있는 컴퓨터용 온/오프 제어장치를 나타낸 구성도이다.
도면에서, 참조번호 1은 전원플러그이고, 2는 이 전원플러그(1)로부터의 입력전원을 근거로 컴퓨터의 대기동작모드(Standby Mode)시에 필요로 되는 대기전원(Vs : 5V)을 생성하는 대기전원부, 3은 이후에 설명할 RTC(4)로부터 인가되는 전원제어신호(
Figure kpo00001
)에 따라 동작하고, 또 상기 전원플러그(1)로부터의 입력전원을 근거로 각종 동작전압(V1∼V4)을 생성하는 SMPS(Switching Mode Power Supply)이다.
또한, 도면에서 참조부호 SW1은 컴퓨터 본체의 외부에 설치되어 사용자가 본 컴퓨터를 기계적으로 온/오프 제어하기 위한 온/오프 스위치로서, 이 스위치(SW1)는 일단이 접지됨과 더불어 다른 단은 풀업(Full up)저항(R1)을 통해서 앤드게이트(AND1)의 한 입력단에 결합되어 있다. 그리고, 상기 앤드게이트(AND1)의 다른 입력단은 적외선 수신부(도시되지 않음)에 결합되어 있다.
여기서, 상기 적외선 수신부는 사용자가 원격제어장치(Remote Controller)를 이용하여 본 컴퓨터장치를 온/오프 제어할 수 있도록 해주는 일반적인 것으로서, 이는 사용자가 컴퓨터를 온시키기 위해 적외선 신호를 입력하게 되면 소정 시간동안 예컨대 로우레벨의 신호를 출력하게 된다.
즉, 상기 앤드게이트(AND1)는 사용자가 컴퓨터를 온시키기 위해 원격제어장치나 또는 상기 스위치(SW1)를 조작하게 되면 해당 조작시간동안 로우레벨의 전원온신호를 출력하게 된다.
또한, 도면에서 참조번호 4는 RTC(Real Time Clock)로서, 이는 상기 앤드게이트(AND1)의 출력이 킥스타트(KICK START)신호 입력단(
Figure kpo00002
)에 결합됨과 더불어, 출력단(
Figure kpo00003
)이 풀업저항(R2)을 통해 상술한 SMPS(3)에 결합된다. 또한, 상기 RTC(4)는 킥스타트신호 입력단(
Figure kpo00004
)을 통해 입력되는 신호가 로우레벨로 강하되면 해당 신호의 폴링엣지(Falling edge)에서 예컨대 2초 동안 출력단(
Figure kpo00005
)을 통해 로우레벨의 전원제어신호를 출력하고, 또 이 로우레벨의 전원제어신호에 의해 SMPS(3)가 정상적으로 구동되어 SMPS(3)로부터 +5V의 정상적인 전압이 인가되면 별도의 전원오프동작, 즉 시스템 데이터버스를 통해 인가되는 데이터에 의해 그 출력단(
Figure kpo00006
)이 하이레벨로 설정될 때까지 출력단(
Figure kpo00007
)을 통해 지속적으로 로우레벨의 전원제어신호를 출력하게 된다.
또한, 상기 RTC(4)는 상기 킥스타트신호 입력단(
Figure kpo00008
)을 통해 입력되는 신호상태를 셋트하기 위한 상태 레지스터(도시되지 않음)를 구비하여, 킥스타트신호 입력단(
Figure kpo00009
)을 통해 입력되는 신호의 폴링엣지에서 예컨대 "1"의 상태플래그를 셋트하게 되는데, 이러한 상태플래그는 시스템 어드레스버스와 데이터버스를 통해 독출 및 리셋트할 수 있게 된다.
한편, CPU(도시되지 않음)는 컴퓨터가 작동상태로 되면 우선 시스템 어드레스버스와 시스템 데이터버스를 통해 상기 RTC(4)내의 상태 레지스터에 저장되어 있는 상태 플래그 "1"을 "0"으로 리셋트한 후, 그 상태플래그가 다시 "1"로 셋트되는 지를 지속적으로 검출하게 된다.
그리고, 상기 상태플래그가 다시 "1"로 셋트되게 되면 시스템 데이터스와 시스템 어드레스버스를 통해 상기 RTC(4)의 전원제어신호(
Figure kpo00010
) 출력을 하이레벨로 설정함으로써 SMPS(3)의 구동을 정지시키게 된다.
즉, 상기 구성에 있어서는 컴퓨터의 오프동작이 CPU의 제어처리에 의해 실행되게 된다.
따라서, 사용자가 전원 스위치를 조작하여 컴퓨터를 오프시킬 때 그 오프의사를 확인하거나, 또는 컴퓨터가 일정 시간 동안 비사용상태로 방치되는 경우에 자동적으로 컴퓨터를 오프시키는 등의 다양한 사용환경을 제공할 수 있게 된다.
그러나, 상기한 컴퓨터용 전원 온/오프 제어장치의 경우에는 컴퓨터의 오프동작이 전적으로 CPU의 제어처리를 통해 실행되도록 되어 있기 때문에, 만일 시스템이 다운(Down)되는 등에 의해 CPU가 비동작상태로 되는 경우에는 전원 스위치를 통해 컴퓨터를 오프시킬 수 없게 되는 일이 발생하게 된다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 컴퓨터의 소프트웨어적인 오프동작이 가능하면서도 사용자가 수동으로 컴퓨터를 온/오프시킬 수 있도록 된 컴퓨터용 온/오프 제어장치를 제공함에 그 목적이 있다.
도 1은 종래의 컴퓨터용 온/오프 제어장치를 나타낸 구성도.
도 2는 본 발명의 일실시예에 따른 컴퓨터용 온/오프 제어장치를 나타낸 구 성도.
도 3은 도 2에서 사용자가 원격조정장치를 이용하여 컴퓨터를 온/오프시키는 동작을 설명하기 위한 동작플로우챠트.
도 4는 도 2에서 사용자가 전원 스위치를 이용하여 컴퓨터를 온/오프시키는 동작을 설명하기 위한 동작플로우챠트.
도 5는 도 2에서 마이크로 프로세서의 동작을 설명하기 위한 동작 타이밍도.
* 도면의 주요부분에 대한 간단한 설명 *
20 : 마이크로 프로세서, 21 : 출력버퍼,
22 : 입력버퍼, 23 : PAL,
24∼26 : 플립플롭, SW2 : 전원 스위치.
상기 목적을 실현하기 위한 본 발명에 따른 컴퓨터용 온/오프 제어장치는 입력전원이 인가되면 소정의 제1 전원을 생성하여 출력하는 제1 전원수단과, 제1 또는 2 레벨의 전원구동신호에 따라 온/오프됨과 더불어 온상태에서는 컴퓨터의 작동에 필요한 주전원을 생성하는 제2 전원수단을 구비한 컴퓨터에 있어서, 사용자가 스위치를 누르고 있는 경우에는 제1 레벨, 스위치를 누르지 않는 경우에는 제2 레벨의 신호를 출력하는 전원스위치수단과, 마이크로 프로세서로부터의 펄스신호의 입력에 따라 제1 또는 제2 레벨의 전원구동신호를 교변적으로 출력하는 전원구동신호 출력수단, 상기 전원스위치수단에 결합된 제1 포트와 상기 전원구동신호 출력단에 결합된 제2 포트를 구비하여, 제1 포트와 제2 포트로부터 인가되는 신호레벨에 따라 전원 온/오프제어를 실행하는 마이크로 프로세서, 상기 마이크로 프로세서로부터 출력되는 데이터를 시스템 데이터버스에 결합시키는 데이터출력수단 및, 시스템 데이터버스를 통해 입력되는 데이터를 상기 마이크로 프로세서로 인가하기 위한 데이터입력수단을 구비하여 구성되고, 상기 마이크로 프로세서는 상기 제2 포트를 통해 입력되는 신호레벨을 근거로 현재의 컴퓨터 온/오프상태를 판정하고, 상기 전원스위치수단으로부터의 신호레벨과 상기 데이터입력수단으로부터의 명령데이터에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 한다.
또한, 상기 마이크로 프로세서는 상기 전원스위치수단으로부터 제1 레벨의 신호가 입력되고 컴퓨터가 오프상태인 경우에는 상기 전원구동신호 출력수단으로 펄스신호를 출력하고, 상기 전원스위치수단으로부터 제1 레벨의 신호가 입력되고 컴퓨터가 온상태인 경우에는 상기 데이터출력수단을 통해 컴퓨터 오프신호 입력데이터를 출력하고 상기 데이터입력수단을 통해 입력되는 컴퓨터 오프명령에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 한다.
또한, 상기 마이크로 프로세서는 컴퓨터가 온상태에서 상기 전원스위치수단으로부터 소정의 제1 시간이상 제1 레벨신호가 입력되는 경우에는 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 한다.
상기한 구성으로 된 본 발명에 의하면, CPU에서 상기 데이터입력수단을 통해 명령데이터를 송신하는 방법을 통해 컴퓨터의 전원을 오프시킬 수 있게 된다. 따라서, 컴퓨터의 비사용상태에서 컴퓨터의 전원을 오프시키는 등의 프로그램제어를 실행시킬 수 있게 된다.
또한, 상기 구성에 있어서는 사용자가 컴퓨터의 전원을 오프시키기 위해 전원스위치수단을 조작한 경우, 그 스위치수단의 직접적인 조작에 의해 컴퓨터가 오프되지 않고 소정의 명령데이터에 의해 컴퓨터오프가 실행되게 된다. 따라서, 상기한 전원스위치수단의 조작에 의해 컴퓨터가 오프되는 경우에 그 오프의사를 사용자에게 확인하는 등의 프로그램처리가 가능하게 되므로, 잘못된 전원 스위치조작에 의해 컴퓨터가 오프됨으로 인하여 작업데이터가 소실되는 것을 방지할 수 있게 된다.
또한, 상기 구성에 있어서는 사용자가 전원스위치수단을 소정 시간동안 누르게 되면 바로 컴퓨터의 오프처리가 실행되게 된다. 따라서, 컴퓨터의 시스템 다운 등의 발생시에 용이하게 대처할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 2는 본 발명의 일실시예에 따른 컴퓨터용 온/오프 제어장치를 나타낸 구성도이다.
도 2에서 참조부호 SW2는 전원 스위치로서, 이는 사용자가 해당 스위치를 누르고 있는 동안에만 온되는 구조로 되어 있다.
또한, 도면에서 참조번호 20은 입력포트(A1)가 풀업저항(R3)을 통해서 상기 전원 스위치(SW2)에 결합됨과 더불어, 원격조정장치(도시되지 않음)로부터 인가되는 원격신호를 수신하기 위한 수신포트(
Figure kpo00011
)를 구비하여, 상기 전원스위치(SW2)의 온/오프와 원격신호에 따라 컴퓨터의 온/오프동작을 실행하는 마이크로 프로세서이다.
또한, 참조번호 21은 상기 마이크로 프로세서(20)의 데이터 출력포트(B0∼B6)와 이후에 설명할 제1 플립플롭(24)의 출력(Q)에 입력단이 결합됨과 더불어 그 출력단이 시스템 데이터버스(SD0∼SD7)에 결합되어, 소정의 게이트신호(
Figure kpo00012
,
Figure kpo00013
)에 따라 상기 마이크로 프로세서(20)의 출력데이터(B0∼B6)과 상기 제1 플립플롭(24)의 출력(Q)을 시스템 데이터버스(SD0∼SD7)에 결합시키는 출력버퍼이다.
또한, 참조번호 22는 상기 시스템 데이터버스(SD0∼SD7)에 입력단이 결합됨과 더불어 출력단이 상기 마이크로 프로세서(20)의 데이터 입력포트(C0∼C7)에 결합되어, 클록신호 입력단(CLK)에 인가되는 신호(
Figure kpo00014
)에 따라 상기 시스템 데이터버스(SD0∼SD7)상의 데이터를 마이크로 프로세서(20)의 데이터 입력포트(C0∼C7)로 래치입력하는 입력버퍼이다.
또한, 참조번호 23은 시스템 어드레스버스(SA0∼SA9)상의 어드레스 데이터와, CPU(도시도지 않음)로부터 인가되는
Figure kpo00015
및
Figure kpo00016
, DMA 콘트롤러(Direct Memory Access Controller)로부터 인가되는 어드레스 인에이블신호(AEN)에 따라 소정의
Figure kpo00017
및
Figure kpo00018
신호를 출력하는 PAL(Programable Array Logic)이다. 그리고, 여기서 상기
Figure kpo00019
신호는 상기 출력버퍼(21)의 게이트단(
Figure kpo00020
,
Figure kpo00021
)과 이후에 설명할 제1 플립플롭(24)의 클리어단(CL)에 결합되고, 상기
Figure kpo00022
신호는 상기 입력버퍼(22)의 클록입력단(CLK)과 이후에 설명할 제2 플립플롭(25)의 클록입력단(CLK)에 결합되어 있다.
또한, 참조번호 24는 그 D입력이 전원전압(Vs)에 결합됨가 더불어 상기 마이크로 프로세서(20)의
Figure kpo00023
신호 출력이 클록입력단(CLK)에 결합되고, 또 그 출력단(Q)이 상기 출력버퍼(21)의 제8 비트 입력으로서 결합된 제1 플립플롭으로서, 이는 상기 마이크로 프로세서(20)로부터 출력되는
Figure kpo00024
신호에 따라 출력플래그를 생성하기 위한 것이다. 즉, 이 제1 플립플롭(24)은 마이크로 프로세서(20)로부터 "L"레벨의
Figure kpo00025
신호가 출력되면 "1"의 출력플래그를 제8 비트 데이터로서 상기 출력버퍼(21)로 인가하게 된다.
또한, 참조번호 25는 그 D입력이 전원전압(Vs)에 결합됨과 더불어 상기 PAL(23)의
Figure kpo00026
신호 출력이 클록입력단(CLK)에 결합되고, 그 출력이 상기 마이크로 프로세서(20)의 RXD포트에 결합된 제2 플립플롭으로서, 이는 상기 PAL(23)로부터 출력되는
Figure kpo00027
신호에 따라 입력플래그를 생성하기 위한 것이다. 즉, 이 제2 플립플롭(25)은 PAL(23)로부터 "L"레벨의
Figure kpo00028
신호가 출력되면 "1"의 입력플래그를 마이크로 프로세서(20)로 인가하게 된다.
그리고, 상기 제1 및 제2 플립플롭(24, 25)은 상기 PAL(23)의
Figure kpo00029
신호와 마이크로 프로세서(20)의
Figure kpo00030
신호에 의해 클리어되도록 되도록 되어 있다.
한편, 도 2에서 참조번호 26은 상기 마이크로 프로세서(20)의 제어에 따라 "1" 또는 "0"의 전원제어신호를 출력하는 제3 플립플롭이다.
상기 제3 플립플롭(26)은 상기 마이크로 프로세서(20)의 출력포트(P1)가 클록입력단(CLK)에 결합됨과 더불어, 그 반전출력(
Figure kpo00031
)이 D 입력에 결합된 구성으로 되어 있다. 그리고, 상기 제3 플립플롭(26)의 출력(Q)은 풀업저항(R4)과, 바이어스 저항(R5)을 통해서 도 1의 SMPS(3)로 공급되게 된다.
즉, 상기 제3 플립플롭(26)은 상기 마이크로 프로세서(20)로부터 로우레벨의 펄스신호가 입력되면 그에 따라 "1" 또는 "0"의 전원제어신호를 SMPS(3)로 인가함으로써 SMPS(3)를 비구동 또는 구동상태로 설정하게 된다.
또한, 상기 제3 플립플롭(26)의 출력(Q)은 풀업저항(R4)을 통해서 마이크로 프로세서(20)의 입력포트(A2)에 결합되어 있는 바, 상기 마이크로 프로세서(20)는 이 입력포트(A2)의 레벨상태를 근거로 현재 컴퓨터가 온상태인지 또는 오프상태인지를 판정하게 된다.
한편, 상기 구성에서 동작전원으로서 사용되는 "Vs"는 도 1에서 대기전원부(2)에서 출력되는 것으로서, 상기 각 회로부는 컴퓨터가 오프상태에서도 소정의 동작을 실행하게 된다.
이어, 상기한 구성으로 된 장치의 동작을 설명한다.
우선, 도 3에 나타낸 동작플로우챠트를 참조하여 사용자가 원격조정장치를 이용하여 컴퓨터를 온/오프시키는 동작을 설명한다.
사용자가 원격조정장치의 전원버튼을 조작하여 그에 따른 전원신호가 마이크로 프로세서(20)의 원격신호 수신포트(
Figure kpo00032
)에 입력되게 되면(ST1 단계), 마이크로 프로세서(20)는 우선 입력포트(A2)의 레벨을 체크하여 현재 컴퓨터가 온상태인지 오프상태인지를 판정하게 된다(ST2 단계).
그리고, 상기 판정결과 입력포트(A2)가 "H"레벨인 경우, 즉 제3 플립플롭(26)으로부터 SMPS(3)로 "H"레벨신호가 출력되어 SMPS(3)가 비구동되는 컴퓨터 오프상태의 경우에는 출력단(P1)을 통해 "L"레벨의 펄스신호를 출력하게 된다(ST3 단계).
따라서, 이때는 마이크로 프로세서(20)로부터의 펄스신호 출력에 의해 제3 플립플롭(26)의 출력(Q)이 "L"레벨로 설정되어 SMPS(3)가 구동되게 됨으로써 컴퓨터는 온되게 된다.
또한, 상기 ST2 단계에서 입력포트(A2)가 "L"인 경우, 즉 제3 플립플롭(26)의 출력(Q)이 "L"레벨로 설정되어 SMPS(3)가 구동되는 컴퓨터 온상태의 경우에는, 마이크로 프로세서(20)는 데이터 출력포트(B0∼B6)를 통해 사용자가 전원오프신호를 입력하였음을 나타내는 데이터를 출력함과 더불어, "L"레벨의
Figure kpo00033
신호를 제1 플립플롭(24)의 클록입력단(CLK)로 인가함으로써 출력플래그를 "1"로 셋트하게 된다(ST4 단계).
한편, CPU(도시도지 않음)의 경우에는 시스템 어드레스버스(SA0∼SA9)와
Figure kpo00034
신호를 통해 출력버퍼(21)를 게이트함으로써 상기 출력플래그가 "1"로 셋트되었는지를 소정 시간단위로 검출하게 되고, 상기 출력플래그가 "1"로 셋트된 경우에는 상기 출력버퍼(21)를 통해 출력되는 데이터(SD0∼SD7)를 입력하여 해독작업을 수행하게 된다. 또한, 이 경우 상기 제1 플립플롭(24)은 상기 PAL(23)로부터 출력되는
Figure kpo00035
신호에 의해 클리어되게 된다.
그리고, 상기한 해독결과 현재 사용자가 전원오프를 선택한 것으로 판정된 경우에는 현재 실행중인 데이터의 저장이나 또는 컴퓨터오프의 문의 동작과 같은 종료처리를 실행한 후, 시스템 어드레스버스(SA0∼SA9)와
Figure kpo00036
신호를 통해 PAL(23)의
Figure kpo00037
신호 출력을 "L"레벨로 설정함과 더불어 시스템 데이터버스(SD0∼SD7)를 통해 전원오프명령 데이터를 출력하게 된다. 따라서, 이때 입력버퍼(22)에는 CPU로부터의 전원오프명령 데이터가 래치됨과 더불어, 제2 플립플롭(25)으로부터 마이크로 프로세서(20)의 RXD포트로 "1"의 입력플래그가 인가되게 된다.
이어, 마이크로 프로세서(20)는 상기와 같이 "1"의 입력플래그가 인가되면, 상기 입력버퍼(22)로부터 명령데이터를 입력함과 더불어 "L"레벨의
Figure kpo00038
신호를 출력하여 상기 제2 플립플롭(25)을 클리어하게 된다.
또한, 마이크로 프로세서(20)는 상기 입력버퍼(22)를 통해 입력된 명령데이터가 전원오프명령 데이터인 경우에는 그 출력포트(P1)를 통해 로우레벨의 펄스신호를 출력함으로써 제3 플립플롭(26)의 출력을 "H"레벨로 설정하게 된다.
이어, 도 4 및 도 5를 참조하여 사용자가 전원 스위치(SW2)를 조작하여 컴퓨터를 온/오프하는 동작을 설명한다.
일반적으로 사용자가 전원 스위치(SW2)를 조작하게 되면 그 스위치조작에 따른 조작신호는 도 5(A)에 나타낸 바와 같이 일정시간동안 바운싱(Bouncing)을 한 후에 안정되게 된다. 따라서, 만일 입력신호가 바운싱을 하는 상태에서 스위치신호를 검출하게 되면 스위치신호의 "H", "L" 반복에 의해 장치가 오동작을 할 우려가 있게 된다.
본 발명에 있어서는 마이크로 프로세서(20)가 입력포트에 대한 폴링동작을 수행하다가 입력포트(A1)가 로우레벨로 설정된 것을 검출하게 되면(ST21 단계), 내부 타이머를 구동하여 소정시간, 예컨대 100㎳를 계수한 후 다시 입력포트(A1)의 레벨을 체크하게 된다(ST22, ST23 단계).
즉, 도 5(A)에서 사용자가 전원 스위치(SW2)를 A시점에서 온시키고, 마이크로 프로세서(20)가 B시점에서 입력포트(A1)가 "L"레벨인 것을 검출하였다고 하면, 마이크로 프로세서(20)는 상기 B시점으로부터 소정의 시간 t1이 경과된 후인 C시점에서 다시 입력포트(A1)의 레벨이 "L"레벨인지를 검출하게 된다.
그리고, 상기 ST23 단계에서 입력포트(A1)의 레벨이 "L"레벨인 것이 검출되게 되면, 입력포트(A2)의 레벨을 체크함으로써 현재 컴퓨터가 온상태인지 또는 오프상태인지를 판정하게 된다(ST24 단계).
이어, 마이크로 프로세서(20)는 도 5(B) 및 도 5(C)에 나타낸 바와 같이 상기 ST24 단계에서 입력포트(A2)가 "H"레벨, 즉 컴퓨터가 오프상태인 것으로 판정되면, 출력포트(P1)로 "L"레벨이 펄스신호를 출력함으로써 상술한 바와 동일한 방법으로 제3 플립플롭(26)의 출력(Q)을 "L"레벨로 설정하게 된다(ST25 단계).
따라서, 이때 SMPS(3)가 구동되면서 컴퓨터는 온되게 된다.
한편, 상기 ST24 단계에서 입력포트(A2)가 "L"레벨, 즉 컴퓨터가 온상태인 것으로 판정되게 되면, 마이크로 프로세서(20)는 다시 내부의 타이머를 구동하여 소정시간을 계수함과 더불어 입력포트(A1)가 "H"레벨로 상승하는지의 여부를 체크하게 된다(ST26, ST27 단계).
그리고, 상기 타이머에 의한 계수시간, 예컨대 2초 동안 입력포트(A1)가 "H"레벨로 상승하지 않는 경우, 즉 사용자가 전원 스위치(SW2)를 소정시간 이상 누르고 있는 경우에는 출력포트(P1)로 로우레벨의 펄스신호를 출력하여 상기 제3 플립플롭(26)의 출력(Q)을 "H"레벨로 설정함으로써 컴퓨터를 오프시키게 된다(ST28, ST29 단계).
또한, 상기 ST27 단계에서 타이머에 의한 소정시간 이전에 입력포트(A1)가 "H"레벨로 상승하게 되면, 즉, 도 5(A)에서 t2기간이 예컨대 2초 미만인 경우에는 마이크로 프로세서(20)는 출력포트(B0∼B6)로 현재 사용자가 전원오프를 선택하였음을 나타내는 데이터를 출력함과 더불어, "L"레벨의
Figure kpo00039
신호를 출력함으로써 "1"의 출력플래그를 생성하게 된다(ST30 단계).
그리고, 상술한 도 3과 마찬가지로 CPU로부터 전원오프명령이 입력버퍼(22)를 통해 입력되게 되면(ST31 단계)
Figure kpo00040
신호를 출력하여 제2 플립플롭(25), 즉 입력플래그를 리셋트함과 더불어, 출력포트(P1)로 "L"레벨의 펄스신호를 출력함으로써 컴퓨터를 오프시키게 된다(ST32 단계).
즉, 상기 실시예에 있어서는 사용자가 전원 스위치(SW2)와 원격조정장치를 이용하여 컴퓨터를 온/오프 제어할 수 있게 된다.
또한, 상기한 전원 스위치(SW2)나 원격조정장치를 이용하여 컴퓨터를 오프시키는 경우에는 사용자의 스위치조작에 따라 컴퓨터가 바로 오프되지 않고 CPU의 제어에 의해 소프트웨어적으로 컴퓨터 오프가 실행되게 된다.
따라서, 전원 스위치나 원격조정장치를 잘못 조절하여 컴퓨터를 오프시킨 경우에도 작업데이터가 소실되는 것을 방지하거나 또는 그 오프의사를 확인하는 등의 다양한 프로그램기능을 실행할 수 있게 된다.
또한, 상기 실시예에 있어서는 사용자가 전원 스위치(SW2)를 소정 시간이상 누르고 있게 되면, 마이크로 프로세서(20)의 제어에 의해 바로 전원오프기능이 실행되게 된다.
따라서, 컴퓨터의 이상이나 잘못된 조작 등으로 인하여 컴퓨터가 다운된 경우에도 용이하게 전원오프를 실행할 수 있게 된다.
또한, 상기 실시예에 있어서는 단지 CPU가 시스템 데이터버스 및 어드레스버스를 통해서 전원오프명령을 마이크로 프로세서(20)로 입력하는 것으로 검퓨터를 오프시킬 수 있게 된다.
따라서, 다양한 컴퓨터환경에 적용시켜 사용할 수 있게 된다.
또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 컴퓨터의 소프트웨어적인 오프동작이 가능하면서도 사용자가 수동으로 컴퓨터를 온/오프시킬 수 있도록 된 컴퓨터용 전원 온/오프 제어장치를 실현할 수 있게 된다.

Claims (7)

  1. 입력전원이 인가되면 소정의 제1 전원을 생성하여 출력하는 제1 전원수단과, 제1 또는 2 레벨의 전원구동신호에 따라 온/오프됨과 더불어 온상태에서는 컴퓨터의 작동에 필요한 주전원을 생성하는 제2 전원수단을 구비한 컴퓨터에 있어서,
    사용자가 스위치를 누르고 있는 경우에는 제1 레벨, 스위치를 누르지 않는 경우에는 제2 레벨의 신호를 출력하는 전원스위치수단과,
    마이크로 프로세서로부터의 펄스신호의 입력에 따라 제1 또는 제2 레벨의 전원구동신호를 교변적으로 출력하는 전원구동신호 출력수단,
    상기 전원스위치수단에 결합된 제1 포트와 상기 전원구동신호 출력단에 결합된 제2 포트를 구비하여, 제1 포트와 제2 포트로부터 인가되는 신호레벨에 따라 전원 온/오프제어를 실행하는 마이크로 프로세서,
    상기 마이크로 프로세서로부터 출력되는 데이터를 시스템 데이터버스에 결합시키는 데이터출력수단 및,
    시스템 데이터버스를 통해 입력되는 데이터를 상기 마이크로 프로세서로 인가하기 위한 데이터입력수단을 구비하여 구성되고,
    상기 마이크로 프로세서는 상기 제2 포트를 통해 입력되는 신호레벨을 근거로 현재의 컴퓨터 온/오프상태를 판정하고, 상기 전원스위치수단으로부터의 신호레벨과 상기 데이터입력수단으로부터의 명령데이터에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
  2. 제1항에 있어서,
    상기 마이크로 프로세서는 상기 전원스위치수단으로부터 제1 레벨의 신호가 입력되고 컴퓨터가 오프상태인 경우에는 상기 전원구동신호 출력수단으로 펄스신호를 출력하고,
    상기 전원스위치수단으로부터 제1 레벨의 신호가 입력되고 컴퓨터가 온상태인 경우에는 상기 데이터출력수단을 통해 컴퓨터 오프신호 입력데이터를 출력하고 상기 데이터입력수단을 통해 입력되는 컴퓨터 오프명령에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
  3. 제1항에 있어서,
    상기 마이크로 프로세서는 컴퓨터가 온상태에서 상기 전원스위치수단으로부터 소정의 제1 시간이상 제1 레벨신호가 입력되는 경우에는 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 마이크로 프로세서는 제1 입력포트가 제1 레벨인 경우에는 상기 제1 시간보다 작은 소정의 제2 시간 후에 다시 제1 입력포트의 신호레벨을 체크하여 전원 온/오프제어를 실행하는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
  5. 제4항에 있어서,
    상기 제2 시간은 상기 제1 시간의 종료후부터 계수되는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
  6. 입력전원이 인가되면 소정의 제1 전원을 생성하여 출력하는 제1 전원수단과, 제1 또는 2 레벨의 전원구동신호에 따라 온/오프됨과 더불어 온상태에서는 컴퓨터의 작동에 필요한 주전원을 생성하는 제2 전원수단을 구비한 컴퓨터에 있어서,
    사용자가 컴퓨터로부터 소정거리 이상 떨어진 위치에서 컴퓨터를 온/오프하기 위한 원격조정수단,
    마이크로 프로세서로부터의 펄스신호의 입력에 따라 제1 또는 제2 레벨의 전원구동신호를 교변적으로 출력하는 전원구동신호 출력수단,
    상기 원격조정수단으로부터 수신된 원격조정신호를 입력하기 위한 제1 포트와 상기 전원구동신호 출력단에 결합된 제2 포트를 구비하여, 상기 제1 포트로부터 인가되는 신호데이터와 제2 포트로부터 인가되는 신호레벨에 따라 전원 온/오프제어를 실행하는 마이크로 프로세서,
    상기 마이크로 프로세서로부터 출력되는 데이터를 시스템 데이터버스에 결합시키는 데이터출력수단 및,
    시스템 데이터버스를 통해 입력되는 데이터를 상기 마이크로 프로세서로 인가하기 위한 데이터입력수단을 구비하여 구성되고,
    상기 마이크로 프로세서는 상기 제2 포트를 통해 입력되는 신호레벨을 근거로 현재의 컴퓨터 온/오프상태를 판정하고, 제1 포트를 통해 입력되는 신호데이터와 상기 데이터입력수단으로부터의 명령데이터에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
  7. 제6항에 있어서,
    상기 마이크로 프로세서는 상기 제1 포트로부터 전원 온/오프데이터가 입력되고 컴퓨터가 오프상태인 경우에는 상기 전원구동신호 출력수단으로 펄스신호를 출력하고,
    상기 제1 포트로부터 전원 온/오프데이터가 입력되고 컴퓨터가 온상태인 경우에는 상기 데이터출력수단을 통해 컴퓨터 오프신호 입력데이터를 출력하고 상기 데이터입력수단을 통해 입력되는 컴퓨터 오프명령에 따라 상기 전원구동신호 출력수단으로 펄스신호를 출력하는 것을 특징으로 하는 컴퓨터용 온/오프 제어장치.
KR1019970018565A 1997-05-13 1997-05-13 컴퓨터용 온/오프 제어장치 KR100240349B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970018565A KR100240349B1 (ko) 1997-05-13 1997-05-13 컴퓨터용 온/오프 제어장치
FR9805898A FR2763407A1 (fr) 1997-05-13 1998-05-11 Dispositif de commande de mise sous/hors tension pour ordinateur
US09/093,830 US6240520B1 (en) 1997-05-13 1998-05-12 Power on/off control device for computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018565A KR100240349B1 (ko) 1997-05-13 1997-05-13 컴퓨터용 온/오프 제어장치

Publications (2)

Publication Number Publication Date
KR19980083314A KR19980083314A (ko) 1998-12-05
KR100240349B1 true KR100240349B1 (ko) 2000-01-15

Family

ID=19505780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018565A KR100240349B1 (ko) 1997-05-13 1997-05-13 컴퓨터용 온/오프 제어장치

Country Status (3)

Country Link
US (1) US6240520B1 (ko)
KR (1) KR100240349B1 (ko)
FR (1) FR2763407A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661123B2 (en) * 2001-12-17 2003-12-09 Mitac International Corp. Power control circuit with power-off time delay control for microprocessor-based system
US6734579B1 (en) * 2002-07-24 2004-05-11 Apple Computer, Inc. System and method for activating a first device from a second device
US7069454B1 (en) 2002-07-24 2006-06-27 Apple Computer, Inc. System and method for deactivating a first device from a second device
US7380144B2 (en) * 2004-03-30 2008-05-27 Hewlett-Packard Development Company, L.P. Enabling and disabling of powering-off of computer system
KR100633163B1 (ko) 2005-06-23 2006-10-11 삼성전자주식회사 전자 디바이스 및 전자 디바이스 시스템
US8218566B2 (en) * 2005-10-07 2012-07-10 Hewlett-Packard Development Company, L.P. Systems and methods for making serial ports of existing computers available over a network
KR20090030902A (ko) * 2007-09-21 2009-03-25 엘지전자 주식회사 식기세척기의 입력장치 및 그 제어방법, 세탁장치의입력장치 및 그 제어방법
WO2010123496A1 (en) * 2009-04-21 2010-10-28 Hewlett-Packard Development Company, L.P. Electrically isolating a system from an external power source
CN103793034A (zh) * 2012-10-30 2014-05-14 英业达科技有限公司 电源启动装置及电源启动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749991A (en) * 1986-07-05 1988-06-07 Motorola, Inc. Turn off protection circuit
US5339446A (en) * 1986-12-26 1994-08-16 Kabushiki Kaisha Toshiba Power supply and method for use in a computer system to confirm a save operation of the computer system and to stop a supply of power to the computer system after confirmation
US5987613A (en) * 1991-02-14 1999-11-16 Dell Computer Corporation Portable computer with time-sensitive tri-modal power management switch
US5276865A (en) * 1992-05-06 1994-01-04 Thorpe Tracy J Automatic computer back-up system
JP2880863B2 (ja) * 1992-10-29 1999-04-12 株式会社東芝 サスペンド制御方法およびシステム
US5513359A (en) * 1993-07-23 1996-04-30 International Business Machines Corporation Desktop computer having a single-switch suspend/resume function
US5530879A (en) * 1994-09-07 1996-06-25 International Business Machines Corporation Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer
US5530878A (en) * 1994-11-17 1996-06-25 Sun Microsystems, Inc. Simplified power system with a single power converter providing low power consumption and a soft on/off feature
KR0180801B1 (ko) * 1995-11-30 1999-05-15 김광호 전원 공급의 자동 차단을 위한 제어 장치
US5838982A (en) * 1996-12-19 1998-11-17 Intel Corporation Power switch method and apparatus for preventing a failure in the power controller

Also Published As

Publication number Publication date
KR19980083314A (ko) 1998-12-05
US6240520B1 (en) 2001-05-29
FR2763407A1 (fr) 1998-11-20

Similar Documents

Publication Publication Date Title
US6823224B2 (en) Data processing system having an on-chip background debug system and method therefor
US6675305B1 (en) Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed
KR100240349B1 (ko) 컴퓨터용 온/오프 제어장치
JP2006252570A (ja) 複数電圧印加における自動電圧検出
KR0162599B1 (ko) 단순한 전원 제어 기능을 갖는 컴퓨터 시스템
EP0549165A2 (en) Power conserving integrated circuit
EP0481466A1 (en) Computer system equipped with extended unit including power supply
KR100238806B1 (ko) 컴퓨터용 전원장치
EP0370493B1 (en) Electric circuit device with an improved cartridge connection circuit
EP0721163A1 (en) Information processing apparatus with a mode setting circuit
US5737571A (en) System for discriminating that an external processor is permitted to access a data storage device utilizing prescribed control signals including access enable signal
JP3076239B2 (ja) オンボード書込制御方法
KR100270621B1 (ko) 컴퓨터용 온/오프 제어장치
US5861833A (en) Runaway prevention in a remote controller
JPS59146324A (ja) 省電力マイクロコンピユ−タ装置
JPH05108539A (ja) データ処理装置
JPH0715450A (ja) データ伝送装置
US6944477B1 (en) Method of selecting signals compatible
KR20070093161A (ko) 디지털 기기용 제어회로 장치 및 이를 이용한 디지털기기의 전원 제어 방법
KR100403339B1 (ko) 프로그램 카운터 컨트롤 프로세서
KR0130785Y1 (ko) 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치
KR100263178B1 (ko) 휴대용 무선 단말기와 컴퓨터 사이의 데이터 통신을 위한 데이터 케이블 회로 및 그 통신 방법
JPH0229888A (ja) 非接触ｉｃカード
KR200249469Y1 (ko) 정보리더기
KR0134250Y1 (ko) 데이타 유실 방지회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021028

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee