KR100234956B1 - 차동 증폭기 - Google Patents
차동 증폭기 Download PDFInfo
- Publication number
- KR100234956B1 KR100234956B1 KR1019970065511A KR19970065511A KR100234956B1 KR 100234956 B1 KR100234956 B1 KR 100234956B1 KR 1019970065511 A KR1019970065511 A KR 1019970065511A KR 19970065511 A KR19970065511 A KR 19970065511A KR 100234956 B1 KR100234956 B1 KR 100234956B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- emitter
- resistor
- common
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 싱글 엔디드(single ended) A급 신호의 양쪽을 그 출력단자로부터 직접 검출할 수 있도록 트랜지스터와 저항을 연결함으로써 미러회로를 구성하지 않으면서도 싱글 엔디드 출력이 양단의 중심에 위치하도록 구성한 차동증폭기에 관한 것으로, 베이스단에 제1입력신호가 인가되고 에미터단에 제1전류원이 연결되는 제1트랜지스터와, 베이스단에 제2입력신호가 인가되고 에미터단에 제2전류원이 연결되는 제2트랜지스터와, 베이스단에 제1입력신호가 인가되고 콜렉터단에는 제3부하저항이 연결되는 제3트랜지스터와, 베이스단에 제2입력신호가 인가되고 콜렉터단에는 제4부하저항이 연결되는 제4트랜지스터와, 제3트랜지스터 및 제4트랜지스터의 공통에미터단과 제1트랜지스터의 에미터단 사이에 연결되는 제2저항과, 제3트랜지스터 및 제4트랜지스터의 공통에미터단과 제2트랜지스터의 에미터단 사이에 연결되는 제2저항과, 제1트랜지스터 및 제2트랜지스터의 공통콜렉터단과 전원전압의 사이에 연결되는 제5저항과, 콜렉터단은 전원전압에 연결되고 베이스단은 제1트랜지스터 및 제2트랜지스터의 공통콜렉터단에 연결되며 에미터단은 제3부하저항과 제4부하저항의 공통접점에 연결되는 제5트랜지스터를 구비한다.
Description
본 발명은 차동증폭기에 관한 것으로, 특히 싱글 엔디드(single ended) A급 신호의 양쪽을 그 출력단자로부터 직접 검출할 수 있도록 트랜지스터와 저항을 연결함으로써 미러회로를 구성하지 않으면서도 싱글 엔디드 출력이 양단의 중심에 위치하도록 구성한 차동증폭기에 관한 것이다.
일반적으로, 차동증폭기는 집적회로(IC:Integrated Circuit)에서 사용되는 가장 중요한 트랜지스터의 구성에 속한다. 더우기 대칭되는 트랜지스터는 동일한 트랜지스터이며 콜렉터에 연결되는 부하저항 또한 같은 값을 갖는다. 이러한 구성의 차동증폭기는 증폭기 또는 스위치 어느것으로도 사용할 수 있다.
도 1은 종래의 차동증폭기의 구성을 도시한 회로도이다. 도 1에서 도시한 차동증폭기는 베이스단에 제1입력신호가 인가되고 콜렉터단에 전원전압(VCC)이 인가되며 에미터단에 제1전류원(I1)이 연결되는 제1트랜지스터(Q1)와, 베이스단에 제2 입력신호가 인가되고 콜렉터단에 전원전압(VCC)이 인가되며 에미터단에 제2전류원(I2)이 연결되는 제2트랜지스터(Q2)와, 베이스단에 제1입력신호가 인가되고 콜렉터단에는 부하저항으로서 제3저항(R3)이 연결되어 이를 통하여 전원전압이 인가되는 제3트랜지스터(Q3)와, 베이스단에 제2입력신호가 인가되고 콜렉터단에는 부하저항으로서 제4저항(R4)이 연결되며 이를 통하여 전원전압이 인가되는 제4트랜지스터(Q4)와, 제3트랜지스터(Q3) 및 제4트랜지스터(Q4)의 공통에미터단과 제1트랜지스터(Q1)의 에미터단 사이에 연결되는 제1저항(R1)과, 제3트랜지스터(Q3) 및 제4트랜지스터(Q4)의 공통에미터단과 제2트랜지스터(Q2)의 에미터단 사이에 연결되는 제2저항(R2)을 구비하고 있다.
이와 같이 구성되는 종래의 차동증폭기의 동작을 설명하면 다음과 같다. 먼저 입력단자1,2(IN1,IN2)사이의 전압차가 양인 경우에는 제1트랜지스터(Q1) 및 제3트랜지스터(Q3)를 흐르는 전류를 증가하고 제2트랜지스터(Q2) 및 제4트랜지스터(Q4)에 흐르는 전류는 감소한다. 제1트랜지스터(Q1) 및 제3트랜지스터(Q3)의 전류의 증가는 제2전류원(I2)에 의하여 제2저항(R2)을 경유하여 흐르게 된다. 이때 입력차가 증가하면 제2트랜지스터(Q2)가 최초로 턴 오프 된다. 이때 제4트랜지스터(Q4)는 순간적으로 아직 도통상태가 되어 있기 때문에 제1트랜지스터(Q1)의 전류는 계속해서 제2저항(R2)을 통하여 증가한다. 이와 같이되어 제1트랜지스터(Q1)의 구동 범위는 트랜지스터(Q4)가 턴오프될 때까지 증가한다. 반대의 경우도 마찬가지이다.
도 2는 종래의 차동증폭기의 입출력 특성을 도시한 그래프이다. 여기에서 도시한 바와 같이 종래의 차동증폭기는 싱글 엔디드 출력이 출력특성의 중심에 교차하지 않고 AB급 동작을 하게 된다.
따라서 종래의 차동증폭기는 평형상태가 출력특성의 중심에 위치하는 싱글 엔디드 A급 출력신호는 부하를 전류미러의 형태로 구성하여야 하는 문제점이 있다.
상기의 문제점을 해결하기 위한 수단으로서 본 발명의 목적은 싱글 엔디드(single ended) A급 신호의 양쪽을 그 출력단자로부터 직접 검출할 수 있도록 트랜지스터와 저항을 연결함으로써 미러회로를 구성하지 않으면서도 싱글 엔디드 출력이 양단의 중심에 위치하도록 구성한 차동증폭기를 제공하는데 있다.
도 1은 종래의 차동증폭기의 구성을 도시한 회로도이다.
도 2는 종래의 차동증폭기의 입출력 특성을 도시한 그래프이다.
도 3은 본 발명에 따른 차동증폭기의 구성을 도시한 회로도이다.
도 4는 본 발명에 따른 차동증폭기의 입출력 특성을 도시한 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
Q1,Q2 ... 1쌍의 트랜지스터 Q3,Q4 ... 1쌍의 트랜지스터
Q5 ... 트랜지스터 R1,R2,R5 ... 저항
R3,R4 ... 부하저항 IN1,IN2 ... 입력단자
O3,O4 ... 출력단자 VCC ... 전원단자
I1,I2 ... 전류원
상기의 목적을 달성하기 위한 구체적인 수단으로서 본 발명에 따른 차동증폭기는, 베이스단에 제1입력신호가 인가되고 에미터단에 제1전류원이 연결되는 제1트랜지스터와, 베이스단에 제2입력신호가 인가되고 에미터단에 제2전류원이 연결되는 제2트랜지스터와, 베이스단에 제1입력신호가 인가되고 콜렉터단에는 제3부하저항이 연결되는 제3트랜지스터와, 베이스단에 제2입력신호가 인가되고 콜렉터단에는 제4부하저항이 연결되는 제4트랜지스터와, 제3트랜지스터 및 제4트랜지스터의 공통에미터단과 제1트랜지스터의 에미터단 사이에 연결되는 제2저항과, 제3트랜지스터 및 제4트랜지스터의 공통에미터단과 제2트랜지스터의 에미터단 사이에 연결되는 제2저항과, 제1트랜지스터 및 제2트랜지스터의 공통콜렉터단과 전원전압의 사이에 연결되는 제5저항과, 콜렉터단은 전원전압에 연결되고 베이스단은 제1트랜지스터 및 제2트랜지스터의 공통콜렉터단에 연결되며 에미터단은 제3부하저항과 제4부하저항의 공통접점에 연결되는 제5트랜지스터를 구비한다.
아하 본 발명에 따른 차동증폭기의 일 실시예의 구성 및 동작을 설명하면 다음과 같다.
도 3은 본 발명에 따른 차동증폭기의 구성을 도시한 회로도이다. 여기에서 도시한 바와 같이 제1입력신호가 제1트랜지스터(Q1)의 베이스단에 인가되고 제1트랜지스터(Q1)의 에미터단에는 제1전류원(I1)이 연결되며 제1전류원(I1)의 타단은 접지된다. 제2입력신호는 제2트랜지스터(Q2)의 베이스단에 인가되고 제2트랜지스터(Q2)의 에미터단에는 제2전류원(I2)이 연결되며 제2전류원(I2)의 타단은 역시 접지된다.
또한 제1입력신호는 제3트랜지스터(Q3)의 베이스단에 인가되고 제3트랜지스터(Q3)의 콜렉터단에는 부하저항으로서 제3저항(R3)이 연결된다. 제2입력신호는 제4트랜지스터(Q4)의 베이스단에 인가되고 제4트랜지스터(Q4)의 콜렉터단에도 부하저항으로서 제4저항(R4)이 연결된다.
제3트랜지스터(Q3)의 에미터 및 제4트랜지스터(Q4)의 에미터는 서로 도통되어 공통에미터단을 형성하고 이렇게 형성된 공통에미터단과 제1트랜지스터(Q1)의 에미터단 사이에는 제1저항(R1)이 연결되며, 공통에미터단과 제2트랜지스터(Q2)의 에미터단 사이에는 제2저항(R2)이 연결된다.
그리고 제1트랜지스터(Q1)의 콜렉터 및 제2트랜지스터(Q2)의 콜렉터도 서로 도통되어 공통콜렉터단을 형성하며 이 공통콜렉터단과 전원단자(VCC)의 사이에는 제5저항(R5)이 연결된다. 제5트랜지스터(Q5)의 콜렉터단은 전원전압(VCC)에 연결되고 베이스단은 제1트랜지스터(Q1) 및 제2트랜지스터(Q2)의 공통콜렉터단에 연결되며 에미터단은 제3저항(R3)과 제4저항(R4)의 공통접점에 연결된다.
이와 같이 구성된 본 발명에 따른 실시예의 동작을 설명하면 다음과 같다. 제1트랜지스터(Q1)의 콜렉터와 제2트랜지스터(Q2)의 콜렉터의 공통콜렉터단은 제5저항(R5)을 통하여 전원단자(VCC)에 연결되고 동시에 제5트랜지스터(Q5)의 베이스단에 접합하도록 연결하므로써 적절한 전류에 의하여 출력단자(O3,O4)의 전압을 설정하여 출력에서의 스윙 범위를 중심에 위치하도록 하여 A급 동작을 할 수 있게 한다. 최대출력에 있어서 소요되는 잔류전류를 제5트랜지스터(Q5)와 제5저항(R5)에 의하여 해결할 수가 있게 된다. 즉, 제1트랜지스터(Q1)와 제2트랜지스터(Q2)의 콜렉터 전압을 낮추어 줌으로써 제1트랜지스터(Q1)와 제2트랜지스터(Q2)의 턴 오프 시간을 빠르게 하여 주므로써 해결할 수 있다.
도 4는 본 발명에 따른 차동증폭기의 입출력 특성을 도시한 그래프로서 본 발명에 의한 구성에 따라 싱글 엔디드 A급 특성을 얻을 수 있음을 보여준다.
본 발명은 싱글 엔디드(single ended) A급 신호의 양쪽을 그 출력단자로부터 직접 검출할 수 있도록 트랜지스터와 저항을 연결함으로써 미러회로를 구성하지 않으면서도 평형상태가 출력특성의 중심에 위치하도록 하는 효과가 있다.
Claims (1)
- 베이스단에 제1 입력신호가 인가되고 에미터단에 제1 전류원(I1)이 연결되는 제1트랜지스터와,베이스단에 제2입력신호가 인가되고 에미터단에 제2전류원이 연결되는 제2트랜지스터와,베이스단에 제1입력신호가 인가되고 콜렉터단에는 제3부하저항이 연결되는 제3트랜지스터와,베이스단에 제2입력신호가 인가되고 콜렉터단에는 제4부하저항이 연결되는 제4트랜지스터와,상기 제3트랜지스터 및 상기 제4트랜지스터의 공통에미터단과 상기 제1트랜지스터의 에미터단 사이에 연결되는 제2저항과,상기 제3트랜지스터 및 상기 제4트랜지스터의 공통에미터단과 제2트랜지스터의 에미터단 사이에 연결되는 제2저항을 구비하는 차동증폭기에 있어서,상기 제1트랜지스터 및 상기 제2트랜지스터의 공통콜렉터단과 전원전압의 사이에 연결되는 제5저항과,콜렉터단은 전원전압에 연결되고 베이스단은 상기 제1트랜지스터 및 상기 제2트랜지스터의 공통콜렉터단에 연결되며 에미터단은 상기 제3부하저항과 제4부하저항의 공통접점에 연결되는 제5트랜지스터를 포함하여 구성되는 것을 특징으로 하는 차동증폭기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065511A KR100234956B1 (ko) | 1997-12-03 | 1997-12-03 | 차동 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065511A KR100234956B1 (ko) | 1997-12-03 | 1997-12-03 | 차동 증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990047200A KR19990047200A (ko) | 1999-07-05 |
| KR100234956B1 true KR100234956B1 (ko) | 1999-12-15 |
Family
ID=19526315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970065511A KR100234956B1 (ko) | 1997-12-03 | 1997-12-03 | 차동 증폭기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234956B1 (ko) |
-
1997
- 1997-12-03 KR KR1019970065511A patent/KR100234956B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990047200A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990029514A (ko) | 연산 증폭기 | |
| JPH08204470A (ja) | 演算増幅器 | |
| KR970031232A (ko) | 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier) | |
| US5132640A (en) | Differential current amplifier circuit | |
| KR910021008A (ko) | 전류전달회로 | |
| KR100234956B1 (ko) | 차동 증폭기 | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| JP3561196B2 (ja) | 半導体集積回路 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| US4937478A (en) | Circuit configuration for low-distortion signal switching | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| US5963065A (en) | Low offset push-pull amplifier | |
| KR930006185B1 (ko) | 피크·클립회로 | |
| EP0384510A1 (en) | Differential amplifier | |
| JPH04154216A (ja) | 半導体集積回路 | |
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| KR0135186Y1 (ko) | 개선된 출력속도를 가지는 비교기회로 | |
| JPH07321570A (ja) | 演算増幅器 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH03201809A (ja) | 差動出力回路 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 | |
| KR900013707A (ko) | 저전압동작형 증폭회로 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JP3743446B2 (ja) | 低ノイズｃｍｏｓ型アナログスイッチ | |
| KR200148384Y1 (ko) | 차동 증폭 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030619 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |