KR100233833B1 - 양자 회절 트랜지스터 및 그 제조 방법 - Google Patents

양자 회절 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100233833B1
KR100233833B1 KR1019960048947A KR19960048947A KR100233833B1 KR 100233833 B1 KR100233833 B1 KR 100233833B1 KR 1019960048947 A KR1019960048947 A KR 1019960048947A KR 19960048947 A KR19960048947 A KR 19960048947A KR 100233833 B1 KR100233833 B1 KR 100233833B1
Authority
KR
South Korea
Prior art keywords
quantum
electron
diffraction
transistor
electrode
Prior art date
Application number
KR1019960048947A
Other languages
English (en)
Other versions
KR19980029652A (ko
Inventor
박경완
이성재
신민철
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960048947A priority Critical patent/KR100233833B1/ko
Priority to US08/932,189 priority patent/US5994714A/en
Priority to US08/932,616 priority patent/US5940696A/en
Priority to JP9262379A priority patent/JPH10135483A/ja
Publication of KR19980029652A publication Critical patent/KR19980029652A/ko
Application granted granted Critical
Publication of KR100233833B1 publication Critical patent/KR100233833B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/962Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 여러개의 온/오프(on/off) 상태를 갖는 다기능 트랜지스터 소자를 제작하기 위해 전자의 회절성을 2차원 전자 기체에 구현하는 것으로, 특히 전자의 통로에 반사 회절 그레이팅(grating) 모양의 구조를 삽입함으로써, 전자의 회절현상을 이용하여 드레인 전류의 크기를 조절하고, 여러개의 온/오프 상태를 갖는 양자 회절 트랜지스터 및 그 제조 방법에 관한 것이다.

Description

양자 회절 트랜지스터 및 그 제조 방법
본 발명은 여러개의 온/오프(on/off) 상태를 갖는 다기능 트랜지스터 소자를 제작하기 위해 전자의 회절성을 2차원 전자 기체에 구현하는 것으로, 특히 전자의 통로에 반사 회절 그레이팅(grating) 모양의 구조를 삽입함으로써, 전자의 회절 현상을 이용하여 드레인 전류의 크기를 조절하고, 여러개의 온/오프 상태를 갖는 양자 회절 트랜지스터 및 그 제조 방법에 관한 것이다.
전자의 회절성은 빛의 회절성과 같은 개념으로서, 탄동적 전자가 임의의 모양의 전기 포텐샬을 지나갈 때, 전기 포텐샬의 고전적 영향 뿐만 아니라, 전자의 파동성에 의한 효과가 나타나게 되어, 고전적으로는 전자가 갈 수 없는 곳에도 전자가 존재할 확률이 있다는 것을 말한다. 또한, 이 전자의 존재 확률이 전자들의 전체 흐름의 세기, 즉, 전류의 크기를 결정하게 된다. 이 현상은 전자의 회절성으로 설명되므로 이 현상을 이용한 트랜지스터를 양자 회절 트랜지스터라고 한다.
본 발명은 여러개의 온/오프 기능를 갖는 다기능성, 높은 동작 주파수, 낮은 소비전력, 더욱 낮은 게이트 임계동작 전압, 그리고 더욱 높은 트랜스컨덕턴스와 음 트랜스컨덕턴스(negative transconductance) 등의 장점을 구현할 수 있는 양자 회절 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 양자 회절 트랜지스터는 AlGaAs/GaAs층과 같이 반도체 이종접합 부분에서 형성된 2차원 전자 기체의 양자우물 구조를 이용한 다기능 양자회절 트랜지스터 중에서 소오스 전극과 드레인 전극 사이의 전자의 통로가 구부러지고, 구부러진 부분에는 전자의 반사 회절 그레이팅이 삽입되어 구성된 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 양자 회절 트랜지스터의 제조 방법은 리소그라피 공정을 이용하여 소오스 전극과 드레인 전극, 구부러진 전자 통로 및 반사회절 그레이팅에 대한 에칭 패터닝을 형성하는 단계와, 기판을 에칭하여 반사 회절 그레이팅을 포함하는 구부러진 전자 통로 구조를 형성하는 단계와, 상기 소오스 전극과 드레인 전극 영역에 오믹 콘택을 형성하는 단계와, GaAs 캡 층의 불필요한 전류의 흐름을 막기위해 캡 층을 에칭한 후, 진공 증착기를 이용하여 게이트 전극을 형성하는 단계로 이루어진 것은 특징으로 한다.
제1(a)도는 회절 그레이팅에 의한 회절 상태를 나타낸 구조도.
제1(b)도는 스크린에서 측정되는 파동의 세기를 T의 크기에 따라 표현한 파형도.
제2도는 본 발명에 따른 양자 회절 트랜지스터의 구조도.
제3도는 본 발명에 따른 양자회절 트랜지스터에서 게이트 전압의 변화에 따른 드레인 전류의 변화를 나타낸 파형도.
제4도는 본 발명에 따른 양자 회절 트랜지스터의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입사된 빛 2 : 회절 그레이팅
3 : 회절된 빛 4 : 소오스 전극
5 : 드레인 전극 6 : 게이트 전극
7 : 양자 회절 그레이팅 8 : 오믹 콘택
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제1(a)도는 양자 회절 그레이팅에 의한 회절 상태를 나타낸 구조도이다. 입사된 빛(1)은 양자 회절 그레이팅(2)에 의해 임의의 회절각(6)으로 회절된다. 스크린에 나타나는 빛의 세기에 대한 수학식은 다음과 같이 주어진다.
[수학식]
여기서, β는 1/2kbSin θ, γ는 1/2khSin θ, k는 전자의 파동 벡터(wave vector), b는 반사 슬리트(slit)의 폭, h는 슬리트 사이의 거리, N은 슬리트의 갯수, 그리고 θ는 회절각을 나타낸다.
제1(b)도는 스크린에서 측정되는 파동의 세기를 T의 크기에 따라 표현한 것이다. 그리고, 상기 수학식은 프라운호퍼(Fraunhofer) 회절모양 이론에 근거를 둔 것이다.
제2도는 본 발명에 따른 양자 회절 트랜지스터의 구조도로서, 소오스 전극(4)과 드레인 전극(5)사이의 게이트 전극(6)이 양자 회절 그레이팅(7) 구조로 형성된다.
전기적 반사 양자 회절 그레이팅(7)은 여러개의 전기적 반사 포텐샬 장벽들로 이루어졌으며, 각각의 전기적 반사 포텐샬 장벽은 반사 각도가 크게 다른 한 쌍의 전기적 반사 포텐샬 장벽으로 이루어져 있다. 또한, 전자 통로의 전자의 밀도를 조절하기 위하여, 전자 통로 윗 부분에는 금속의 게이트를 부착하였다.
파동성을 띤 전자가 본 발명의 주기적인 전기적 반사 포텐샬에서 반사할 때 일어나는 회절 현상도 상기 수학식과 같은 방법으로 표시할 수 있다. 이때, 회절조건은 제1도에서와 같이 T값의 크기로 조절하게 된다. 또한, 회절각(8)과 반사 포텐샬의 크기와 간격(h)이 일정한 경우에, T값은 전자의 파동 벡터(wave vector)의 크기에 따라 결정되게 된다. 전자의 차동 벡터의 크기는 전자밀도에 의하여 결정되어지고, 이 전자 밀도는 금속의 게이트전압에 의하여 결정되므로, 게이트전압에 의해 전자의 회절 조건이 결정되어 회절 전류의 크기를 조절하게 된다.
본 발명에 따른 양자 회절 트랜지스터의 형성 방법을 설명하면 다음과 같다.
리소그라피(lithography) 공정을 이용하여 소오스와 드레인, 구부러진 전자 통로, 그리고 양자 회절 그레이팅에 대한 에칭 패터닝(patterning)을 형성하고, 기판을 에칭한 후, 양자 회절 그레이팅을 포함하는 구부러진 전자 통로 구조를 형성한다. 소오스 전극과 드레인 전극 영역에 오믹 콘택(Ohmic contact)(8)을 형성한다. GaAs 캡(cap) 층의 불필요한 전류의 흐름을 막기 위하여, 캡(cap) 층을 에칭한 후, 진공 증착기를 이용하여 Al 또는 Ti/Au의 게이트 전극을 형성한다.
제3도는 본 발명에 따른 양자 회절 트랜지스터에서 게이트 전압의 변화에 따른 드레인 전류의 변화를 나타낸 파형도이다. 전자의 회절현상에 의한 드레인 전류의 크기가 고전적 트랜지스터와 다른 특성을 보여주고 있으며, 이상적인 경우에는 드레인 전류에 여러 개의 온/오프 특성을 나타낸다. 또한, 이와 같은 트랜지스터의 다기능성 뿐만 아니라, 일정 게이트 전압의 영역에서 높은 트랜스컨덕턴스와 음 트랜스컨덕턴스의 특성도 보여주고 있다.
전자의 양자 회절 현상은 전자가 소오스(source)와 드레인(drain)사이를 진행하는 동안 전자가 가간섭성을 잃지 않도록 반동적으로 움직여야 한다. 그러나, 고체 내에서 이러한 가간섭성은 전자가 비탄성 충돌에 의하여 가간섭성을 잃게되므로, 양자 역학적 회절현상에 의한 트랜지스터의 동작을 얻기위하여는 비탄성 충돌요인을 줄이거나, 전자가 비탄성 충돌이전에 서로 양자 간섭을 일으킬 수 있게 트랜지스터의 크기를 줄이는 것이 필요하다.
제4도는 본 발명에 적용되는 양자 회절 트랜지스터 기판의 단면도이다. 반절연 GaAs 기판(41) 상에 분자선 에피택시 성장(MBE) 또는 금속 유기물 화학기상증착(MOCVD) 방법을 이용하여 GaAs 버퍼층(42), AlGaAs 스페이서층(43), 실리콘이 도포된 AlGaAs 장벽층(44) 및 GaAs 캡 층(45)이 순차적으로 형성된 AlGaAs/GaAs의 양자 우물 단결정층을 형성한 단면도이다.
상술한 바와 같이 본 발명에 의하면 여러개의 온/오프 기능을 갖는 다기능성, 높은 동작 주파수, 낮은 소비전력, 더욱 낮은 게이트 임계동작 전압, 그리고 더욱 높은 트랜스컨덕턴스와 음 트랜스컨덕턴스 등의 장점을 구현할 수 있는 탁월한 효과가 있다. 또한, 미래의 초고속 정보통신망에 쓰일 초고속 저전력 다기능성의 전자소자로 이용될 수 있다.

Claims (6)

  1. AlGaAs/GaAs층과 같이 반도체 이종접합 부분에서 형성된 2차원 전자 기체의 양자우물 구조를 이용한 다기능 양자 회절 트랜지스터 중에서 소오스 전극과 드레인 전극 사이의 전자의 통로가 구부러진 것을 특징으로 하는 양자 회절 트랜지스터.
  2. 제1항에 있어서, 상기 소오스 전극과 드레인 전극 사이의 전자의 통로가 구부러진 부분에는 전기적 반사 양자 회절 그레이팅이 삽입되어 구성된 것을 특징으로 하는 양자 회절 트랜지스터.
  3. 제2항에 있어서, 상기 소오스 전극과 드레인 전극 사이의 전자의 통로가 구부러진 부분에 삽입되는 양자 회절 그레이팅은 전자의 반사 각도가 크게 다른 한쌍의 전기적 반사 포텐샬 장벽이 주기적으로 배열되어 구성된 것을 특징으로 하는 양자 회절 트랜지스터.
  4. 제1항에 있어서, 상기 소오스 전극과 드레인 전극 사이의 전자의 통로가 구부러진 부분에는 양자 회절 그레이팅이 여러개 삽입되되, 상기 양자 회절 그레이팅 각각은 전자의 반사 각도가 크게 다른 한 쌍의 전기적 반사 포텐샬 장벽이 주기적으로 배열되어 구성된 것을 특징으로 하는 양자 회절 트랜지스터.
  5. 리소그라피 공정을 이용하여 소오스 전극과 드레인 전극, 구부러진 전자 통로 및 양자 회절 그레이팅에 대한 에칭 패터닝을 형성하는 단계와, 기판을 에칭하여 양자 회절 그레이팅을 포함하는 구부러진 전자 통로 구조를 형성하는 단계와, 상기 소오스 전극과 드레인 전극 영역에 오믹 접촉을 형성하는 단계와, GaAs 캡 충의 불필요한 전류의 흐름을 막기위해 캡 층을 에칭한 후, 진공 증착기를 이용하여 게이트 전극을 형성하는 단계로 이루어진 것을 특징으로 하는 양자 회절 트랜지스터 제조 방법.
  6. 제5항에 있어서, 상기 게이트 전극은 Al 또는 Ti/Au로 이루어진 것을 특징으로 하는 양자 회절 트랜지스터 제조 방법.
KR1019960048947A 1996-10-28 1996-10-28 양자 회절 트랜지스터 및 그 제조 방법 KR100233833B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960048947A KR100233833B1 (ko) 1996-10-28 1996-10-28 양자 회절 트랜지스터 및 그 제조 방법
US08/932,189 US5994714A (en) 1996-10-28 1997-09-17 Quantum diffraction transistor
US08/932,616 US5940696A (en) 1996-10-28 1997-09-17 Method of manufacturing a quantum diffraction transistor
JP9262379A JPH10135483A (ja) 1996-10-28 1997-09-26 量子回折トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048947A KR100233833B1 (ko) 1996-10-28 1996-10-28 양자 회절 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19980029652A KR19980029652A (ko) 1998-07-25
KR100233833B1 true KR100233833B1 (ko) 1999-12-01

Family

ID=19479177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048947A KR100233833B1 (ko) 1996-10-28 1996-10-28 양자 회절 트랜지스터 및 그 제조 방법

Country Status (3)

Country Link
US (2) US5940696A (ko)
JP (1) JPH10135483A (ko)
KR (1) KR100233833B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497015A (en) * 1988-11-12 1996-03-05 Sony Corporation Quantum interference transistor
US4962410A (en) * 1989-08-04 1990-10-09 Arizona Board Of Regents QUADFET-A novel field effect transistor
EP0517647A3 (en) * 1991-06-04 1993-07-21 Fujitsu Limited Quantum semiconductor device that uses a quantum point contact for producing a quantum mechanical carrier wave with directivity
US5191216A (en) * 1991-07-18 1993-03-02 Georgia Tech Research Corporation Quantum mechanical semiconductor device with electron/hole diffractive grating
JP3748905B2 (ja) * 1993-08-27 2006-02-22 三洋電機株式会社 量子効果デバイス

Also Published As

Publication number Publication date
US5994714A (en) 1999-11-30
US5940696A (en) 1999-08-17
KR19980029652A (ko) 1998-07-25
JPH10135483A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
US5619365A (en) Elecronically tunable optical periodic surface filters with an alterable resonant frequency
JP4864202B2 (ja) 単一電荷キャリアトランジスタ、量子ドット内に電荷キャリアを保持する方法、及び検出方法
EP0480354A2 (en) Electron wave interference device and related method for modulating an interference current
JPH0316270A (ja) 量子力学的効果デバイス
USH1570H (en) Variable lateral quantum confinement transistor
JP2779056B2 (ja) 電気的波長同調性半導体レーザ
KR100233833B1 (ko) 양자 회절 트랜지스터 및 그 제조 방법
JPS63316484A (ja) 量子効果半導体装置
US5224115A (en) Distributed feedback laser implemented using an active lateral grating
US11069798B2 (en) Ballistic transport device and corresponding component
JPH01129468A (ja) 電子干渉素子
GB2270590A (en) Semiconductor devices including field effect transistors
JP3061465B2 (ja) 位相干渉素子
EP0539949B1 (en) High electron mobility transistor having improved electron controllability
JPH0817241B2 (ja) 細線電界効果トランジスタ及びその製造方法
JPH04297078A (ja) 電荷密度波装置
EP0431974A2 (en) Light beam deflector
JPH0352227B2 (ko)
JP2667343B2 (ja) ラテラル超格子素子
GB2286719A (en) Field effect transistors
KR100223024B1 (ko) 고효율 마이크로파 및 밀리미터파 검출기와 그 제조방법
JP4007560B2 (ja) 半導体装置
JP4897743B2 (ja) 2重量子ドット帯電型整流素子
JPH04280438A (ja) 電界効果トランジスタ
RU2062530C1 (ru) Квантово-интерференционный транзистор

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee