KR100233002B1 - Molder for semiconductor package - Google Patents
Molder for semiconductor package Download PDFInfo
- Publication number
- KR100233002B1 KR100233002B1 KR1019960047490A KR19960047490A KR100233002B1 KR 100233002 B1 KR100233002 B1 KR 100233002B1 KR 1019960047490 A KR1019960047490 A KR 1019960047490A KR 19960047490 A KR19960047490 A KR 19960047490A KR 100233002 B1 KR100233002 B1 KR 100233002B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- die
- lead frame
- semiconductor package
- present
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000465 moulding Methods 0.000 claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 12
- 238000009966 trimming Methods 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract 1
- 229920006336 epoxy molding compound Polymers 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229940125773 compound 10 Drugs 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- ZLVXBBHTMQJRSX-VMGNSXQWSA-N jdtic Chemical compound C1([C@]2(C)CCN(C[C@@H]2C)C[C@H](C(C)C)NC(=O)[C@@H]2NCC3=CC(O)=CC=C3C2)=CC=CC(O)=C1 ZLVXBBHTMQJRSX-VMGNSXQWSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지의 몰드 금형에 관한 것으로서, 더 상세하게는 댐바(dambar)가 없는 리드 프레임을 사용할 수 있도록 되어 있어 트리밍(trimming) 공정을 배제할 수 있고, 이로써 제조원가를 절감할 수 있도록 된 반도체 패키지의 몰드 금형에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a mold die of a semiconductor package, and more particularly, to a semiconductor die capable of using a lead frame without a dam bar to eliminate a trimming process, The present invention relates to a mold of a package.
이를 위한 본 발명은, 반도체 칩을 외부로부터 보호하기 위해 보호피막을 형성하는 반도체 패키지의 몰딩 금형에 있어서, 몰딩 금형은 댐바가 없는 리드프레임이 놓여지는 하부 금형틀과 하부 금형틀에 덮여지는 금형틀로 이루어지며, 리드 프레임 중 보호피막의 외부로 노출되는 외부 리드들과 접촉되는 상부 및 하부 금형틀의 소정부분에는 凹凸부가 형성된 내열탄성부재가 부착되는 것을 특징으로 한다.To this end, the present invention provides a mold for molding a semiconductor package for protecting a semiconductor chip from the outside to protect the semiconductor chip, wherein the molding die includes a lower mold die on which a lead frame without a dam bar is placed and a mold die And a heat-resisting elastic member having a concavo-convex portion is attached to a predetermined portion of the upper and lower metal molds, which contact the outer leads exposed to the outside of the protective film in the lead frame.
Description
본 발명은 반도체 패키지의 몰드 금형에 관한 것으로서, 더 상세하게는 댐바(dambar)가 없는 리드 프레임을 사용할 수 있도록 되어 있어 트리밍(trimming) 공정을 배제할 수 있고, 이로써 제조원가를 절감할 수 있도록 된 반도체 패키지의 몰드 금형에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a mold die of a semiconductor package, and more particularly, to a semiconductor die capable of using a lead frame without a dam bar to eliminate a trimming process, The present invention relates to a mold of a package.
일반적으로, 패키지(package) 타입의 반도체는 도 1 및 도 2a, 2b에서와 같이 다이 패드(1)상에 칩(2)이 접착제등으로 부착되어 와이어(3)로서 내부 리드(4)와 연결된 상태에서 칩(2)의 보호를 위해 에폭시 몰딩 콤파운드(10)(epoxy molding compound; EMC)로 몰딩하게 된다.In general, a package type semiconductor is formed by bonding a chip 2 with a glue or the like on a die pad 1 as shown in Figs. 1 and 2A, 2B and connecting the chip 2 with an inner lead 4 as a wire 3 Molded into an epoxy molding compound (EMC) 10 for protection of the chip 2 in a state where the chip 2 is protected.
즉, 상,하측 몰드 다이(5,6)를 겹쳐 형성된 몰드 캐비티(cavity;7)내에 와이어 본딩된 칩(2)을 고정시키고, 램 포트(ram port;8)에 수지재인 에폭시 몰딩 콤파운드(10; 이하 "EMC"라 약칭한다)를 넣은 다음 적정한 온도하에서 소정의 압력을 가하게 되면, EMC가 녹으면서 각 런너(runner;9)를 따라 구석구석으로 흘러 이동하게 되고, 런너(9) 끝단에 형성된 게이트(10)를 통해 EMC(10)가 몰드 캐비티(7)내로 흘러 들어감으로써 패키지 몰딩이 이루어진다.That is, the wire-bonded chip 2 is fixed in a mold cavity 7 formed by overlapping the upper and lower mold dies 5 and 6 and the epoxy molding compound 10 (Hereinafter abbreviated as "EMC") is inserted, and a predetermined pressure is applied at an appropriate temperature, the EMC is melted and flows along the runner 9 along the runner 9, Package molding is performed by flowing the EMC 10 into the mold cavity 7 through the gate 10.
상기와 같은 패키지 몰딩 공정에 있어서, 캐비티(7) 형태의 패키지를 형성하기 위하여 EMC(10)를 캐비티(7)내로 밀어 넣게 되는데, 이때 밀어 넣은 EMC(10)가 도 3에 도시된 바와 같은 리드 프레임(19)의 외부 리드(19a)쪽으로 빠져나가 도금의 불량 및 실장에서의 불량을 야기시킨다. 따라서, 이를 해결하기 위해, 즉 패키지 몰딩 공정시 EMC(10)가 리드 프레임(19)의 외부 리드(19a)쪽으로 빠져나가는 것을 방지하기 위해 리드 프레임(19)의 리드사이 형성된 댐바(16) 부분을 상.하측 몰드 다이(5,6)가 소정압력으로 일정하게 압박하여 클램핑한다.In the above-described package molding process, the EMC 10 is pushed into the cavity 7 in order to form a package in the form of a cavity 7. At this time, the push-in EMC 10 is inserted into the lead 7 as shown in FIG. And escapes to the outer lead 19a of the frame 19, causing plating failure and failure in mounting. To avoid this, in order to prevent the EMC 10 from escaping toward the outer lead 19a of the lead frame 19 during the package molding process, the portion of the dam bar 16 formed between the leads of the lead frame 19 The upper and lower mold dies 5 and 6 are clamped by a predetermined pressure.
상기와 같이 해서 패키지 몰딩된 상태는 도 4에 도시되어 있는 바와 같이, 몰딩 공정시 몰드 다이(5,6)에 의해 클램핑되어 EMC(10)가 외부 리드(19a)쪽으로 빠져나가지 않게 하며, 리드 프레임(19)의 리드들간의 간격을 일정하게 유지 및 고정하기 위해 형성된 댐바(16)를 자르기 위한 트리밍(trimming) 공정을 수행받게 된다.4, the mold 10 is clamped by the mold dies 5 and 6 to prevent the EMC 10 from escaping toward the outer lead 19a, A trimming process is performed to cut the dam bar 16 formed to maintain and fix the gap between the leads of the light source 19 constant.
그런데, EMC가 외부 리드쪽으로 빠져나가지 않게 하며 리드 프레임의 리드들간의 간격을 일정하게 유지 및 고정하기 위해 형성된 댐바를 자르는 트리밍 공정에서는, 댐바의 제거 뿐만 아니라 캐비티에서 댐바까지 채워져 있는 EMC 를 제거하는 작업이 수반되는데, 이때 많은 비용으로 가공된 펀치 및 다이들이 많이 사용되고 소모되어 생산성을 저하시키고 제조비용을 향상시키는 문제점이 있었다.However, in the trimming process that cuts the dam bars formed to keep the EMC gap to the external lead side and maintain the gap between the leads of the lead frame at a fixed level, it is necessary to remove the EMC from the cavity to the dam bar However, at this time, many punches and dies processed at a high cost have been used and consumed to lower the productivity and increase the manufacturing cost.
본 발명의 목적은 제조원가를 절감시키고 생산성을 향상시키기 위해 트리밍 공정을 배제할 수 있도록 댐바가 없는 리드 프레임을 사용할 수 있도록 된 반도체 패키지의 몰딩 금형을 제공하는데 있다.It is an object of the present invention to provide a molding die of a semiconductor package which can use a lead frame without a dam bar so as to eliminate a trimming process in order to reduce manufacturing cost and improve productivity.
도 1은 일반적인 반도체 패키지의 몰딩 공정에 적용되는 금형틀을 도시한 구성도,BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing a mold frame applied to a molding process of a general semiconductor package;
도 2a, 2b는 종래 기술에 의해 반도체 패키지가 몰딩되는 상태를 도시한 상태도,2A and 2B are diagrams showing a state in which a semiconductor package is molded by a conventional technique,
도 3은 종래 기술에 사용되는 리드 프레임의 형태를 도시한 구성도,Fig. 3 is a diagram showing the configuration of a lead frame used in the prior art,
도 4는 종래 기술에 의해 트리밍된 반도체 패키지의 상태를 도시한 상태도,4 is a state diagram showing a state of a semiconductor package trimmed by a conventional technique,
도 5는 본 발명에 따른 반도체 패키지의 몰딩 상태를 도시한 상태도,5 is a state diagram showing a molding state of the semiconductor package according to the present invention,
도 6 및 도 7은 본 발명에 따른 반도체 패키지의 몰딩 금형의 단면을 도시한 구성도,6 and 7 are diagrams showing a cross-sectional view of a molding die of a semiconductor package according to the present invention,
도 8은 본 발명의 몰딩 금형에 의해 반도체 패키지의 외부 리드들이 클램핑되는 상태를 도시한 단면도.8 is a sectional view showing a state in which the outer leads of the semiconductor package are clamped by the molding die of the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 : 다이 패드 2 : 다이 3 : 본딩 와이어1: die pad 2: die 3: bonding wire
19 : 리드 프레임 19a : 내부 리드 19b : 외부 리드19: lead frame 19a: inner lead 19b: outer lead
50, 60 : 상.하부 금형틀 52,62 : 내열탄성 고무부재50, 60: upper and lower mold halves 52, 62: heat-resilient elastic rubber member
55,56 : 凹凸부55, 56:
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지의 몰딩 금형은,According to an aspect of the present invention, there is provided a mold for molding a semiconductor package,
반도체 칩을 외부로부터 보호하기 위해 보호피막을 형성하는 반도체 패키지의 몰딩 금형에 있어서,A mold for molding a semiconductor package that forms a protective film to protect a semiconductor chip from the outside,
상기 몰딩 금형은 댐바가 없는 리드프레임이 놓여지는 하부 금형틀과 상기 하부 금형틀에 덮여지는 상부 금형틀로 이루어지며, 상기 리드 프레임 중 상기 보호피막의 외부로 노출되는 외부 리드들과 접촉되는 상기 상부 및 하부 금형틀의 소정부분에는 凹凸부가 형성된 내열탄성부재가 부착되는 점에 그 특징이 있다.Wherein the molding die comprises a lower mold die on which a lead frame without a dam bar is placed and an upper mold die which is covered by the lower die mold, And a heat-resisting elastic member provided with a concavo-convex portion on a predetermined portion of the lower mold.
본 발명의 바람직한 실시예에 있어서, 상기 凸부의 돌기 높이는 상기 외부 리드의 높이보다 높게 형성되어 있다.In a preferred embodiment of the present invention, the projection height of the convex portion is formed to be higher than the height of the outer lead.
본 발명의 바람직한 실시예에 있어서, 상기 凸부의 돌기 넓이는 상기 외부 리드사이의 폭보다 좁게 형성되어 있다.In a preferred embodiment of the present invention, the projection width of the convex portion is formed narrower than the width between the outer leads.
본 발명의 바람직한 실시예에 있어서, 상기 상부 금형틀 및/또는 하부 금형틀의 내열탄성부재에는 凹凸이 형성되어 있다.In a preferred embodiment of the present invention, the heat-resisting elastic member of the upper mold and / or the lower mold is formed with irregularities.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 반도체 패키지의 몰딩 금형의 바람직한 실시예를 상세하게 설명한다. 설명의 편의를 위해 종래 기술에서 사용되었던 구성부재와 동일한 작용을 하는 구성부재에 대해서는 종래와 같은 부재번호를 사용한다. 그리고, 반도체 패키지 몰딩 금형의 일반적인 구조에 대해서는 상기 종래기술에서 이미 설명되어 있는 바와 동일하기 때문에 생략하고 본 발명의 요부만 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of a molding die of a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings. For convenience of explanation, the same reference numerals as those in the prior art are used for the constituent members that perform the same function as those in the prior art. Since the general structure of the semiconductor package molding die is the same as that already described in the above-mentioned prior art, only the essential parts of the present invention will be described.
본 발명에 따른 반도체 패키지의 몰딩 금형은, 트리밍 공정을 배제할 수 있도록 댐바가 없는 리드 프레임에 적합하게 된 것으로서, 상기 몰딩 금형은 상.하의 금형틀(50,60)(도 8)로 이루어지며, 상기 금형틀(50,60)에 위치하는 리드 프레임(19)의 외부 리드(19b)들과 접촉하는 상기 금형틀의 부위에는 소정 두께의 내열탄성 고무부재(52,62)가 부착되어 있다. 즉, 본 발명에 따른 몰딩 금형틀(50,60)은 베이스부재(54,64)와 내열탄성 고무부재(52,62)를 포함하여 구성되는데, 상기 베이스부재(54,64)는 종래기술의 금형틀과 동일한 재료로 할 수 있다. 여기서, 본 발명에 적용되는 리드 프레임(19)은 댐바가 없는 리드 프레임이다. 그리고, 본 발명에 있어서, 상기 리드 프레임(19)의 외부 리드(19b)들과 면접하는 상기 내열탄성 고무부재(52)에는 바람직하게 凹凸부(55)(56)이 형성되어 있는데, 상기 凸부(56)의 돌기 높이(h)는 바람직하게 상기 외부 리드(19b)의 높이(H)보다 높게 형성하고, 상기 凸부(56)의 돌기 넓이(w)는 바람직하게 상기 외부 리드(19b)사이의 폭(W)보다 좁게 형성한다. 본 발명에 있어서, 하부 금형틀(60)의 내열탄성 고무부재(62)에도 상기 상부 금형틀(50)의 내열탄성 고무부재(52)와 마찬가지로 필요에 따라 凹凸부(미도시)를 형성시킬 수 있으며, 또는 도 8에 도시된 바와 같이 凹凸부를 별도로 형성하지 않을 수도 있다.The molding die of the semiconductor package according to the present invention is adapted to a lead frame having no dam bar so as to exclude a trimming process. The molding die is composed of upper and lower mold halves 50 and 60 (FIG. 8) Resistant elastic rubber members 52 and 62 having a predetermined thickness are attached to portions of the mold frame which contact the outer leads 19b of the lead frame 19 located in the molds 50 and 60. [ That is, the molding molds 50 and 60 according to the present invention include the base members 54 and 64 and the heat-resilient elastic rubber members 52 and 62, The same material as the mold can be used. Here, the lead frame 19 according to the present invention is a lead frame without a dam bar. In the present invention, the heat-resilient elastic rubber member 52 which is in contact with the outer leads 19b of the lead frame 19 is preferably provided with the concave-convex portions 55 and 56, The protrusion height h of the protrusion 56 is preferably higher than the height H of the outer lead 19b and the protrusion width w of the protrusion 56 is preferably larger than the height h of the outer lead 19b Is formed to be narrower than the width (W) In the present invention, the heat-resisting elastic rubber member 62 of the lower mold frame 60 may be provided with concavities and convexities (not shown) as necessary in the same manner as the heat-resistant elastic rubber member 52 of the upper mold half 50 Or the concavo-convex portion may not be separately formed as shown in Fig.
상기와 같이 구성된 본 발명에 따른 반도체 패키지의 몰딩 금형의 작용을 도 5 내지 도 8을 참조하면서 설명하면 다음과 같다.The operation of the molding die of the semiconductor package according to the present invention will be described with reference to FIGS. 5 to 8. FIG.
먼저, 본 발명의 반도체 패키지의 몰딩 금형에 적용되는 리드 프레임은 도 3에 도시된 댐바(16)가 없는 리드 프레임이다. 즉, 본 발명의 반도체 패키지의 몰딩 금형에 리드 프레임을 적합시키기 위해서는 제조시부터 댐바를 없애야 한다. 이로써, 본 발명은 리드 프레임의 제조원가를 절감시킬 수 있는 이점을 제공하게 되며, 후술하는 바와 같이 반도체 패키지 몰딩 공정후에 트리밍 공정을 하지 않게 된다.First, the lead frame applied to the molding die of the semiconductor package of the present invention is a lead frame without the dam bars 16 shown in Fig. That is, in order to fit the lead frame to the molding die of the semiconductor package of the present invention, the dam bar must be eliminated from the time of manufacture. As a result, the present invention provides an advantage of reducing the manufacturing cost of the lead frame, and the trimming process is not performed after the semiconductor package molding process, as described later.
상기와 같이 댐바가 없는 리드 프레임을 본 발명의 금형틀(50,60)에 로딩(loading)하고, 소정 압력으로 압박하면 상기 리드 프레임의 외부 리드(19b)들은 내열탄성 고무부재(52)(62)에 의해 감싸지면서 소프트(soft) 클램핑된다. 즉, 도 6에 도시되어 있는 바와 같은 형태의 내열탄성 고무부재(52)에 있어서는, 외부 리드(19b)들과 접촉하는 내열탄성 고무부재(52)는 압축되고 그 이외의 부분은 신장내지 본래의 상태를 유지하면서 외부 리드(19b)들을 감싸 클램핑하게 된다(도 5참조). 이로써, 캐비티내에 채워지는 EMC가 금형틀 밖으로 빠져나가지 않게 되어 몰딩물의 품질이 향상되게 된다.When the lead frame without the dam bar is loaded on the molds 50 and 60 of the present invention and pressed at a predetermined pressure as described above, the outer leads 19b of the lead frame are pressed against the heat resistant elastic rubber members 52 ) And is soft clamped. That is, in the heat-resistant elastic rubber member 52 of the type shown in FIG. 6, the heat-resistant elastic rubber member 52 which is in contact with the outer leads 19b is compressed and the other portions are compressed The outer leads 19b are clamped while clamping the outer leads 19b (see FIG. 5). As a result, the EMC that is filled in the cavity does not escape out of the mold frame, thereby improving the quality of the molding.
도 6에 도시된 내열탄성 고무부재(52)의 형태보다 더 바람직한 형태가 도 7에 도시바와 같이 그 표면에 凹凸부(55)(56)가 형성된 내열탄성 고무부재(52)의 형태인데, 이것의 상기 凸부(56)는 상기 리드 프레임의 외부 리드(19b)사이에 삽입되고, 凹부(55)는 상기 외부 리드(19b)들을 감싸기 때문에 금형틀(50,60)에 창작된 외부 리드(19b)들을 보다 효과적으로 감싸면서 클램핑한다. 즉, 상기 凸부(56)는 금형틀의 압착시 상기 외부 리드(19b)사이에서 퍼지면서 그 공간을 메꾸고, 상기 凹부(55)는 상기 외부 리드(19b)들을 적절하게 감싸면서 밀착하기 하기 때문이다. 여기서, 상기 凸부(56)의 높이(h)는 외부 리드(19b)들의 높이(H)보다 높고, 그 폭(w)은 외부 리드(19b)사이의 폭보다 좁게 형성되어 있기 때문에 상기 외부 리드(19b)들이 용이하게 장착되어 진다. 상기와 같이 하면, 종래 리드 프레임의 댐바에 의해 클램핑되던 것이, 댐바(16)가 없어도 내열탄성 고무부재(52)(62)에 의해 상기 외부 리드들(19b)이 완전하게 클램핑되어 캐비티내에 채워지는 EMC가 금형틀밖으로 빠져나가지 않게 된다.A more preferable form of the heat-resistant elastic rubber member 52 shown in Fig. 6 is in the form of a heat-resistant elastic rubber member 52 having uneven portions 55 and 56 formed on its surface as shown in Fig. 7, The protrusions 56 of the lead frame are inserted between the outer leads 19b of the lead frame and the recess 55 covers the outer leads 19b so that the outer leads 19b in a more effective manner. That is, the convex portion 56 spreads between the outer leads 19b when the mold frame is compressed, and the concave portion 55 covers the outer leads 19b appropriately, . Since the height h of the convex portion 56 is higher than the height H of the outer leads 19b and the width w thereof is narrower than the width between the outer leads 19b, (19b) are easily mounted. The outer leads 19b are completely clamped by the heat resistant elastic members 52 and 62 to be filled in the cavity even if the dam bar 16 is not provided, which is clamped by the dam bar of the conventional lead frame. EMC will not come out of the mold.
상술한 바와 같이 본 발명에 따른 반도체 패키지의 몰딩 금형은, 내열탄성 고무부재를 통해 소프트(soft) 클램핑을 하여 리드 프레임의 넓은 면적을 잡아줄 수 있기 때문에 고품질의 반도체 패키지 몰딩물을 생성할 수 있는 이점을 제공하며, 또한, 댐바가 없는 리드 프레임을 사용하여 트리밍 공정을 생략함으로써 제조원가를 절감시키는 이점을 제공한다.As described above, the molding die of the semiconductor package according to the present invention soft clamps through the heat-resilient elastic rubber member to hold a large area of the lead frame, so that a high-quality semiconductor package molding can be produced And provides a benefit of reducing the manufacturing cost by omitting the trimming process by using a lead frame without a dam bar.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047490A KR100233002B1 (en) | 1996-10-22 | 1996-10-22 | Molder for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047490A KR100233002B1 (en) | 1996-10-22 | 1996-10-22 | Molder for semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980028434A KR19980028434A (en) | 1998-07-15 |
| KR100233002B1 true KR100233002B1 (en) | 1999-12-01 |
Family
ID=19478439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960047490A KR100233002B1 (en) | 1996-10-22 | 1996-10-22 | Molder for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233002B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400828B1 (en) * | 1999-08-30 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | mold for semiconductor package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124237A (en) * | 1980-03-04 | 1981-09-29 | Toshiba Corp | Method for resin sealing |
| JPS58110048A (en) * | 1981-12-24 | 1983-06-30 | Toshiba Corp | Metal mold for resin sealing |
-
1996
- 1996-10-22 KR KR1019960047490A patent/KR100233002B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124237A (en) * | 1980-03-04 | 1981-09-29 | Toshiba Corp | Method for resin sealing |
| JPS58110048A (en) * | 1981-12-24 | 1983-06-30 | Toshiba Corp | Metal mold for resin sealing |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980028434A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701649B2 (en) | Method and apparatus for sealing a semiconductor device | |
| JPH08300397A (en) | Method and apparatus for transferring sealing material to cavity of mold | |
| KR100233002B1 (en) | Molder for semiconductor package | |
| JPH06275764A (en) | Lead frame and manufacture of semiconductor device using same | |
| JPS587322A (en) | Sealing method of resin and metallic mold therefor | |
| JPH05226532A (en) | Manufacture of lead frame for power transistor | |
| JPH10270606A (en) | Structure of packaged semiconductor device | |
| JP4520056B2 (en) | Semiconductor device | |
| JPH0574999A (en) | Semiconductor device and its manufacture | |
| JP3236691B2 (en) | Sealing method and mold for electronic parts | |
| JP3207586B2 (en) | Semiconductor device and resin mold for manufacturing the same | |
| JPH05144865A (en) | Manufacturing method and device of semiconductor device | |
| JPH1044180A (en) | Transfer resin sealing method and resin sealing with the method | |
| JPH07308943A (en) | Molding device | |
| JP2532490B2 (en) | Method for manufacturing resin-sealed semiconductor device | |
| JP2570157B2 (en) | Mold for resin sealing | |
| KR100540258B1 (en) | Molding die for manufacturing semiconductor package | |
| JP2587542B2 (en) | Mold for semiconductor device sealing | |
| JP3550006B2 (en) | Lead frame and semiconductor device using the same | |
| JPH02265721A (en) | Encapsulation die for semiconductor device | |
| JPH02170451A (en) | Semiconductor heat sink removing mold-flush | |
| JPS5841661B2 (en) | Manufacturing method for resin-encapsulated semiconductor device | |
| JPH07114213B2 (en) | Lead frame for semiconductor device | |
| JPH05226552A (en) | Lead frame for resin sealed semiconductor device | |
| KR19980066289A (en) | Semiconductor Package Molding Mold Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070903 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |