JP4520056B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4520056B2
JP4520056B2 JP2001031125A JP2001031125A JP4520056B2 JP 4520056 B2 JP4520056 B2 JP 4520056B2 JP 2001031125 A JP2001031125 A JP 2001031125A JP 2001031125 A JP2001031125 A JP 2001031125A JP 4520056 B2 JP4520056 B2 JP 4520056B2
Authority
JP
Japan
Prior art keywords
mold resin
island
semiconductor device
exposed surface
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001031125A
Other languages
Japanese (ja)
Other versions
JP2002237550A (en
Inventor
俊幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001031125A priority Critical patent/JP4520056B2/en
Publication of JP2002237550A publication Critical patent/JP2002237550A/en
Application granted granted Critical
Publication of JP4520056B2 publication Critical patent/JP4520056B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、アイランドを設けたリードフレームに半導体チップを配設し、モールド樹脂によってモールディングを行うことによって同半導体チップを密封封止して製造される半導体装置に関するものである。
【０００２】
【従来の技術】
従来、ＱＦＰ(Quad Flatpack Package)あるいはＳＯＰ(Small Outline Package)などのような半導体装置では、リードフレームの略中央に半導体チップを取着するアイランドを設け、同アイランドの上面に半導体チップを着設し、半導体チップの各電極とリードフレームの各リードとを金属製のワイヤなどでそれぞれ電気的に接続した後、モールド樹脂によって半導体チップを密封封止するようにしている。
【０００３】
このような半導体装置のうち、密封封止される半導体チップの発熱量が多い場合には、アイランドを放熱板とみなし、同アイランドの下面をモールド樹脂から露出させながらモールディングを行い、放熱性を高めることができるようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、アイランドの下面を露出させてモールディングを行う場合、図９に示すようにアイランド11の下面を下部モールド金型12に当接させてモールディングが行われるが、このときにアイランド11の下面全体を隙間なく下部モールド金型12に当接させることは困難であるため、アイランド11の下面と下部モールド金型12との間には僅かながらの隙間が生じており、半導体チップC'をモールディングするためにモールド樹脂13を圧入した際に、その隙間部分にモールド樹脂13が浸入し、図１０に示すように、アイランド11の下面に樹脂バリ14が生起されるという問題があった。従って、生起された樹脂バリ14の除去という新たな作業が必要であった。ちなみに、図９中の符号15は上部モールド金型、符号16は半導体チップC'の電極とリード17とを接続する金属製ワイヤである。
【０００５】
特に、この樹脂バリ14の除去処理は困難な作業であり、除去作業中にアイランド11の裏面を傷つけるなどして後工程でのメッキ処理における処理不良の原因を生起したり、製品の信頼性を低下させる要因となったりするという問題があった。
【０００６】
さらに、アイランド11とモールド樹脂13との密着性がよくない場合に、樹脂バリ14の除去作業中に生起される応力によって、アイランド11に密着していたモールド樹脂13がアイランド11から剥離しやすくなり、アイランド11とモールド樹脂13との界面に沿って隙間が生じるという問題があった。特に、アイランドの断面形状は、通常、図１０に示すように略矩形状あるいは略台形状となっているために、アイランド11の側面11bからアイランド11の上面の半導体チップC'までの経路が短く、アイランド11とモールド樹脂13との界面に生起された隙間に沿って後工程でのメッキ処理における水分が半導体チップC'にまで達し、半導体装置の電気特性及び信頼性が低下するという問題があった。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために、本発明では、半導体チップと、前記半導体チップを着設するアイランドと、ワイヤにより前記半導体チップの電極と電気的に接続されたリードと、を有するリードフレームと、前記アイランドの下面に露出面を形成するように、前記リードの一部、前記ワイヤ、前記半導体チップ及び前記アイランドを封止するモールド樹脂と、を備え、前記アイランドの周縁には、底面壁と側面壁とからなる段差部が形成されるとともに、当該段差部の前記底面壁には、当該段差部よりも深い深さを有するモールド樹脂溜まり溝が刻設されており、前記モールド樹脂は、当該モールド樹脂の下面と前記露出面とが同一平面を形成するように、前記モールド樹脂溜まり溝を含む前記段差部を樹脂封止して形成されていることとした。
【０００８】
また、本願発明は以下の特徴を有するものである。すなわち、
（１）前記ワイヤは金またはアルミニウムを含んでいる
（２）前記露出面にはメッキが形成されている
（３）前記段差部は、前記アイランドの周縁に沿って形成されている
（４）前記段差部の前記底面壁は、前記アイランドの前記露出面と略平行である
（５）前記段差部の前記側面壁は、前記アイランドの側面と略平行である
（６）前記底面壁と前記側面壁とが異なる金属で形成されている
（７）前記アイランドの平面形状と前記露出面の平面形状とが相似関係である
（８）前記露出面が略矩形状である
（９）前記露出面が略円形または略多角形状である
（１０）前記モールド樹脂溜まり溝の深さが０．０４ｍｍ〜０．１ｍｍである
（１１）前記モールド樹脂溜まり溝が前記側面壁に沿って形成されている
（１２）前記底面壁と前記露出面との間隔が０．０４ｍｍ〜０．１ｍｍである
（１３）前記リードが段差を有する
（１４）前記リードがリード部モールド樹脂溜まり溝を有する
【０００９】
【発明の実施の形態】
本発明のリードフレームは、半導体チップを着設するアイランドの下面をモールド樹脂から露出させながらモールディングしたり、あるいは、ＳＯＮ(Small Outline Non-leaded package)やＱＦＮ(Quad Flatpack Non-leaded package)などのように外部接続端子となるリードの下面をモールド樹脂の下面と略同一となるように露出させながらモールディングしたりする半導体装置において、アイランド下面あるいはリード下面の露出面の周縁に底面壁と側面壁とからなる段差部を設けることによって、露出面部分を突出させているものである。
【００１０】
従って、モールド樹脂で半導体チップをモールディングすべくリードフレームを上部モールド金型と下部モールド金型とで挟持した際に、露出面は下部モールド金型の上面と当接する一方で段差部部分には空間が形成され、モールド樹脂の注入にともなってその空間部分にまでモールド樹脂が注入されることにより、アイランド下面あるいはリード下面に設けた段差部部分に、モールド樹脂が重合されるようにしている。
【００１１】
露出面の周縁にモールド樹脂が重合される段差部を設けたことにより、モールド樹脂の注入を行った際に段差部部分にモールド樹脂が注入されると、モールド樹脂の粘性が高く、かつ、狭小な空間に同モールド樹脂が入り込むこととなるので、段差部部分に注入されたモールド樹脂自体が、注入時にモールド樹脂に加えられている圧力の緩衝材として作用するようになり、下部モールド金型と露出面との隙間にモールド樹脂が浸入する作用を抑制することができる。従って、樹脂バリの発生を抑制することができる。
【００１２】
また、露出面の周縁に段差部を設けたことにより、下部モールド金型と当接するアイランドあるいはリードの下部モールド金型との接触面となる露出面の面積を小さくすることができるので、アイランドあるいはリードが露出面によって下部モールド金型の上面を押下する単位面積当たりの力を相対的に大きくすることができ、露出面と下部モールド金型間に生じる隙間を小さくすることもできる。
【００１３】
さらに、リードフレームは、通常、剪断加工用金型による剪断によって成形されているため、剪断の際にリードフレームには剪断応力にともなうリードフレームの厚み方向の変形が生じ、この変形が下部モールド金型に露出面を当接させた際の隙間の一因となっているが、露出面の周縁に段差部が形成されることによって、アイランドあるいはリードの変形の大きい周縁部分が下部モールド金型に当接することがなく、下部モールド金型に当接することになる露出面の相対的な扁平度を高めることができる。従って、露出面と下部モールド金型間に生じる隙間を小さくすることができる。
【００１４】
すなわち、以上のような複数の効果の相乗効果によって、下部モールド金型と露出面との隙間にモールド樹脂が浸入する作用を抑制することができ、樹脂バリの発生を抑制することができる。
【００１５】
また、露出面の周縁に設けた段差部の底面壁に、モールド樹脂溜まり溝を刻設している。モールド樹脂溜まり溝を設けることによって段差部において重合状態となるモールド樹脂の量を多くすることができ、モールド樹脂に加えられた注入の圧力の緩衝作用を高めることができるので、下部モールド金型と露出面との隙間にモールド樹脂が浸入する作用を抑制することができ、樹脂バリの発生を抑制することができる。
【００１６】
特に、モールド樹脂溜まり溝を側面壁近傍に、側面壁に沿って設けることにより、側面壁近傍での緩衝作用を高めることができ、下部モールド金型と露出面との隙間へのモールド樹脂の浸入を抑制する効果をさらに高めることができる。
【００１７】
以下において、図面に基づいて実施例を示しながらさらに詳説する。
【００１８】
【実施例】
図１は、第１実施例のリードフレームR1を用いた半導体装置A1の縦断面図であり、図２は、同半導体装置A1の底面図である。符号１は半導体チップＣが着設されるアイランドであり、符号２はリードである。アイランド１は、通常、図２に示すように、半導体チップＣの外形に合わせて略矩形状としている。また、符号３は、半導体チップＣの電極とリードとを電気的に接続するための金属製ワイヤであり、通常、金ワイヤまたはアルミワイヤが使用されている。そしてアイランド１の上面にダイ付け剤などを用いて半導体チップＣをダイ付けし、金属製ワイヤ３によるワイヤボンディングを行った後、モールド樹脂４によりモールディングを行うことによって、半導体チップＣを密封封止するようにしている。その後、モールド樹脂より露出したリード２あるいはアイランド１の下面の露出面1aに所用のメッキを施し、次いで、リード２を所用の長さに切りそろえ、かつ、所用の形状に折り曲げ加工を行うことによって半導体装置となるようにしている。
【００１９】
アイランド１の下面には、アイランド１の周縁に沿って段差部５を設け、モールド樹脂から露出するアイランド１下面の露出面1a部分が突出状となるようにしている。すなわち、アイランド１の下面と略平行となるように、アイランド１の周縁に沿って底面壁5aを設けるとともに、アイランド１の側面1bと略平行となる側面壁5bを設けることにより、段差部５を構成するようにしている。従って、露出面1aの周縁に段差部５が形成されることとなっている。
【００２０】
なお、本実施例では、底面壁5aと下部モールド金型の上面との間隔が、0.04〜0.1mmとなるようにしている。段差部５は、切削加工によって形成したり、薬品によるエッチング処理によって形成したりすることができ、あるいは、段差部５部分のみを圧延することによって形成することもできる。または、段差部５を凹設するのではなく、逆に、アイランド１の下面に露出面1aとなる金属板を着設することによって相対的に段差部５を設けるようにしてもよい。
【００２１】
アイランド１の周縁に沿って段差部５を設けたことによって、同アイランド１に着設した半導体チップＣをモールド樹脂４でモールディングするために、アイランド１下面の露出面1aを下部モールド金型の上面に当接させた際に、段差部５部分に側面壁5b分の高さを有する扁平な空間を形成することができる。
【００２２】
そして、上部モールド金型と下部モールド金型とによって構成されるモールド空間内にモールド樹脂４を注入することによって、段差部５によって形成されている空間部分にまでモールド樹脂４が注入され、段差部５に重合したモールド樹脂重合部６を形成することができるようにしている。
【００２３】
特に、段差部５部分によって下部モールド金型との間に形成される空間は、薄い扁平な空間となっているので、上述したように、モールド樹脂重合部６となるべく同空間内に注入されているモールド樹脂４自体が、注入の際に加えられている圧力に対する緩衝材として作用することとなり、下部モールド金型と露出面1aとの隙間にまでモールド樹脂４が浸入する作用を抑制することができる。
【００２４】
また、モールド樹脂重合部６が形成されることによって、同モールド樹脂重合部６がアイランド１を係止する係止爪としても機能することとなり、アイランド１とモールド樹脂４との密着性を高めることができる。
【００２５】
さらに、モールド樹脂重合部６が形成されることにより、モールド樹脂４がアイランド１側縁を巻き包むように配設されて、アイランド１下面側の底面壁5a部分にも新たなモールド樹脂４との界面が形成されるため、界面に沿って生起される剥離の伸延方向が途中で数回も折曲されることになっているので、剥離が生起されたとしても半導体チップＣにまで達することを防止することができる。従って、後工程でのメッキ処理における水分が半導体チップＣまで達することを防止することができ、半導体装置の電気特性及び信頼性が低下することを防止することができる。
【００２６】
本実施例では、図２に示すように、露出面1aはアイランド１の形状に相似した略矩形状となるように段差部５を形成しているが、略矩形状に限定するものではなく、略円形状や略多角形状となるようにしてもよい。
【００２７】
図３は、第２実施例のリードフレームR2を用いた半導体装置A2の縦断面図であり、図４は、同半導体装置A2の底面図である。第２実施例のリードフレームR2では、第１実施例のリードフレームR1において、底面壁5aに、側面壁5bに沿ってモールド樹脂溜まり溝７を設けているものである。
【００２８】
底面壁5aにモールド樹脂溜まり溝７を刻設することによって、段差部５により形成される空間に注入されるモールド樹脂４の量を増量することができる。特に、側面壁5b寄りにモールド樹脂溜まり溝７を設けることにより、モールド樹脂４は、底面壁5aと下部モールド金型の上面とで挟まれた厚みの薄い空間の間を通った後、モールド樹脂溜まり溝７の分だけ広くなった空間に達することとなり、同空間に注入されたモールド樹脂４の緩衝材としての作用を高めることができる。
【００２９】
すなわち、注入の圧力によって、モールド樹脂溜まり溝７部分のモールド樹脂４を収縮させることによる緩衝作用を利用することにより、下部モールド金型と露出面1aとの隙間にモールド樹脂４が浸入する作用を抑制することができる。なお、本実施例では、モールド樹脂溜まり溝７の溝の深さは、0.04〜0.1mmとしている。
【００３０】
また、モールド樹脂溜まり溝７を設けたことにより、同モールド樹脂溜まり溝７で硬化したモールド樹脂４がモールド樹脂溜まり溝７に係合した係止爪として機能することとなり、アイランド１とモールド樹脂４との密着性をさらに高めることができる。
【００３１】
図５は、第３実施例のリードフレームR3を用いたＱＦＮタイプの半導体装置A3の縦断面図であり、図６は、同半導体装置A3の底面図である。第３実施例のリードフレームR3では、図５に示すようにアイランド１をモールド樹脂４より露出させず、リード２の下面側をモールド樹脂と略同一に露出させ、露出した露出面2a部分を外部接続端子としているものである。
【００３２】
そして、露出面2aの側縁には、リード２の伸延方向に沿って、図６及び図７に示すように底面壁5aと側面壁5bとからなる段差部５を設けている。図７は、リード２部分の縦断面図である。
【００３３】
段差部５を設けたことにより、上述した第１実施例の場合と同様に、モールド樹脂４によるモールディングの際に、段差部５部分によって底面壁5aと下部モールド金型との間に形成される空間に注入されるモールド樹脂４自体が、注入の際にモールド樹脂４に加えられている圧力に対する緩衝材として作用することとなり、下部モールド金型と露出面2aとの隙間にまでモールド樹脂４が浸入する作用を抑制し、樹脂バリの生起を抑制することができる。
【００３４】
また、段差部５の底面壁5aと下部モールド金型との間に注入されて固化したモールド樹脂４からなるモールド樹脂重合部６が、リード２を係止する係止爪としても機能することとなり、リード２とモールド樹脂４との密着性を高めることができる。
【００３５】
さらに、上述した第２実施例と同様に、図８に示すように、側面壁5bに沿って底面壁5aにモールド樹脂溜まり溝７を設けるようにしてもよい。同モールド樹脂溜まり溝７を設けることによって、上述したように、底面壁5aと下部モールド金型の上面との間に注入され、モールド樹脂溜まり溝７部分に達したモールド樹脂４の緩衝材としての作用を高めることができ、樹脂バリの生起をさらに抑制することができる。
【００３６】
また、モールド樹脂溜まり溝７を設けたことにより、同モールド樹脂溜まり溝７内で硬化したモールド樹脂４がモールド樹脂溜まり溝７に係合した係止爪として機能することとなり、リード２とモールド樹脂４との密着性をさらに高めることができる。
【００３７】
【発明の効果】
請求項１記載の本発明によれば、半導体チップと、半導体チップを着設するアイランドと、ワイヤにより半導体チップの電極と電気的に接続されたリードと、を有するリードフレームと、アイランドの下面に露出面を形成するように、リードの一部、ワイヤ、半導体チップ及びアイランドを封止するモールド樹脂と、を備え、アイランドの周縁には、底面壁と側面壁とからなる段差部が形成されるとともに、当該段差部の底面壁には、当該段差部よりも深い深さを有するモールド樹脂溜まり溝が刻設されており、モールド樹脂は、当該モールド樹脂の下面と露出面とが同一平面を形成するように、モールド樹脂溜まり溝を含む段差部を樹脂封止して形成されていることにより、モールド樹脂のモールディングの際に、段差部による厚みの薄くなった空間に注入されたモールド樹脂自体が、注入の圧力に対する緩衝材として作用することとなり、露出面と下部モールド金型との間にモールド樹脂が浸入することを抑制して、樹脂バリの生起を抑制することができる。また、モールド樹脂溜まり溝を刻設することによって、段差部により形成される空間に注入されるモールド樹脂の量を増量することができる。特に、側面壁寄りにモールド樹脂溜まり溝を設けることにより、モールド樹脂は、底面壁と下部モールド金型の上面とで挟まれた厚みの薄い空間の間を通った後、モールド樹脂溜まり溝の分だけ広くなった空間に達することとなり、同空間に注入されたモールド樹脂の緩衝材としての作用を高めることもできる。
【００３８】
従って、樹脂バリの除去作業を容易とすることができるとともに、露出面に不要な傷を付けることを防止することができ、製品の信頼性及び実装性の低下を防止することができる。
【００３９】
また、段差部部分に重合させたモールド樹脂が係止爪としての機能を有することによって、リードフレームとモールド樹脂との密着性を向上させることができ、リードフレームとモールド樹脂との界面に生起される剥離の生起を抑制することができるので、電気的信頼性が低下することを防止することができる。
【００４０】
また、底面壁にモールド樹脂溜まり溝を刻設していることによって、段差部部分に注入されたモールド樹脂の緩衝材としての作用を高めることができるとともに、モールド樹脂溜まり溝７内で硬化したモールド樹脂４部分がモールド樹脂溜まり溝７に係合した係止爪として機能することにより、リード２とモールド樹脂４との密着性をさらに高めることができる。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の縦断面図である。
【図２】第１実施例の半導体装置の底面図である。
【図３】第２実施例の半導体装置の縦断面図である。
【図４】第２実施例の半導体装置の底面図である。
【図５】第３実施例の半導体装置の縦断面図である。
【図６】第３実施例の半導体装置の底面図である。
【図７】第３実施例の半導体装置のリード部分の縦断面図である。
【図８】他の実施例のリード断面を示した縦断面図である。
【図９】従来の半導体装置のモールド工程を示した断面図である。
【図１０】従来の半導体装置の断面図である。
【符号の説明】
R1,R2,R3 リードフレーム
A1,A2,A3 半導体装置
Ｃ 半導体チップ
１ アイランド
1a,2a 露出面
２ リード
３ 金属製ワイヤ
４ モールド樹脂
５ 段差部
5a 底面壁
5b 側面壁
６ モールド樹脂重合部
７ モールド樹脂溜まり溝[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device manufactured by disposing a semiconductor chip on a lead frame provided with an island and sealing the semiconductor chip by molding with a molding resin.
[0002]
[Prior art]
Conventionally, in a semiconductor device such as QFP (Quad Flatpack Package) or SOP (Small Outline Package), an island for attaching a semiconductor chip is provided at the approximate center of the lead frame, and a semiconductor chip is attached on the upper surface of the island. Each electrode of the semiconductor chip and each lead of the lead frame are electrically connected with a metal wire or the like, and then the semiconductor chip is hermetically sealed with a mold resin.
[0003]
Among such semiconductor devices, when the heat generation amount of a semiconductor chip to be sealed and sealed is large, the island is regarded as a heat sink, and molding is performed while the lower surface of the island is exposed from the mold resin to improve heat dissipation. To be able to.
[0004]
[Problems to be solved by the invention]
However, when molding is performed with the lower surface of the island exposed, the molding is performed by bringing the lower surface of the island 11 into contact with the lower mold 12 as shown in FIG. Since it is difficult to contact the lower mold 12 without a gap, there is a slight gap between the lower surface of the island 11 and the lower mold 12 to mold the semiconductor chip C ′. When the mold resin 13 is pressed into the mold resin 13, the mold resin 13 penetrates into the gap portion, and the resin burr 14 is generated on the lower surface of the island 11 as shown in FIG. 10. Therefore, a new operation of removing the generated resin burr 14 was necessary. Incidentally, reference numeral 15 in FIG. 9 denotes an upper mold die, and reference numeral 16 denotes a metal wire for connecting the electrode of the semiconductor chip C ′ and the lead 17.
[0005]
In particular, the removal process of this resin burr 14 is a difficult task, causing damage to the back surface of the island 11 during the removal process and causing the cause of processing defects in the plating process in the subsequent process, and improving the reliability of the product. There was a problem that it might be a factor to decrease.
[0006]
In addition, when the adhesion between the island 11 and the mold resin 13 is not good, the mold resin 13 that is in close contact with the island 11 is easily peeled off from the island 11 due to stress generated during the removal operation of the resin burr 14. There is a problem that a gap is formed along the interface between the island 11 and the mold resin 13. In particular, since the cross-sectional shape of the island is usually substantially rectangular or trapezoidal as shown in FIG. 10, the path from the side surface 11b of the island 11 to the semiconductor chip C ′ on the upper surface of the island 11 is short. There is a problem that the moisture in the plating process in the subsequent process reaches the semiconductor chip C ′ along the gap generated at the interface between the island 11 and the mold resin 13 and the electrical characteristics and reliability of the semiconductor device are deteriorated. It was.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, a lead frame having a semiconductor chip, an island on which the semiconductor chip is mounted, and a lead electrically connected to an electrode of the semiconductor chip by a wire, A part of the leads, the wire, the semiconductor chip, and a mold resin for sealing the island so as to form an exposed surface on the lower surface of the island; A step portion comprising a wall is formed, and a mold resin pool groove having a depth deeper than the step portion is formed on the bottom wall of the step portion. so that the lower surface and the exposed surface of the resin forming the same plane, the stepped portion including the molding resin storage groove and that it is formed by resin-sealing .
[0008]
The present invention has the following features. That is,
(1) The wire contains gold or aluminum
(2) The exposed surface is plated.
(3) The step portion is formed along the periphery of the island.
(4) The bottom wall of the stepped portion is substantially parallel to the exposed surface of the island.
(5) The side wall of the stepped portion is substantially parallel to the side surface of the island.
(6) The bottom wall and the side wall are formed of different metals.
(7) The planar shape of the island and the planar shape of the exposed surface are similar.
(8) The exposed surface is substantially rectangular.
(9) The exposed surface is substantially circular or substantially polygonal.
(10) The depth of the mold resin reservoir groove is 0.04 mm to 0.1 mm.
(11) The mold resin reservoir groove is formed along the side wall.
(12) The distance between the bottom wall and the exposed surface is 0.04 mm to 0.1 mm.
(13) The lead has a step.
(14) The lead has a lead portion mold resin reservoir groove.
DETAILED DESCRIPTION OF THE INVENTION
The lead frame of the present invention may be molded while exposing the lower surface of the island on which the semiconductor chip is mounted from the mold resin, or may be a SON (Small Outline Non-leaded package) or QFN (Quad Flatpack Non-leaded package). In the semiconductor device in which the lower surface of the lead serving as the external connection terminal is exposed so as to be substantially the same as the lower surface of the mold resin, the bottom wall and the side wall are formed on the periphery of the exposed surface of the lower surface of the island or the lower surface of the lead. The exposed surface portion is projected by providing a step portion made of
[0010]
Therefore, when the lead frame is sandwiched between the upper mold die and the lower mold die so as to mold the semiconductor chip with the mold resin, the exposed surface abuts the upper surface of the lower mold die, while the step portion has a space. As the mold resin is injected, the mold resin is injected into the space portion so that the mold resin is polymerized on the stepped portion provided on the lower surface of the island or the lower surface of the lead.
[0011]
By providing a stepped portion where the mold resin is polymerized at the periphery of the exposed surface, when the mold resin is injected into the stepped portion when the mold resin is injected, the mold resin is highly viscous and narrow. Since the mold resin enters the space, the mold resin itself injected into the step portion acts as a buffer for the pressure applied to the mold resin at the time of injection. The action of the mold resin entering the gap with the exposed surface can be suppressed. Therefore, generation of resin burrs can be suppressed.
[0012]
In addition, by providing a stepped portion on the periphery of the exposed surface, the area of the exposed surface that becomes the contact surface with the lower mold die or the island that contacts the lower mold die can be reduced. The force per unit area where the lead presses the upper surface of the lower mold die by the exposed surface can be relatively increased, and the gap generated between the exposed surface and the lower mold die can be reduced.
[0013]
Further, since the lead frame is usually formed by shearing with a shearing mold, the lead frame undergoes deformation in the thickness direction of the lead frame due to shear stress during shearing, and this deformation is the lower mold. This contributes to the gap when the exposed surface is brought into contact with the mold. By forming a stepped portion on the periphery of the exposed surface, the peripheral portion with large deformation of the island or lead becomes the lower mold. It is possible to increase the relative flatness of the exposed surface that comes into contact with the lower mold without contact. Therefore, the gap generated between the exposed surface and the lower mold can be reduced.
[0014]
That is, due to the synergistic effect of the plurality of effects as described above, the action of the mold resin entering the gap between the lower mold die and the exposed surface can be suppressed, and the occurrence of resin burrs can be suppressed.
[0015]
Also, a mold resin reservoir groove is formed on the bottom wall of the step portion provided on the periphery of the exposed surface. By providing the mold resin reservoir groove, it is possible to increase the amount of mold resin that is in a polymerized state at the stepped portion, and to increase the buffering action of the injection pressure applied to the mold resin. The action of the mold resin entering the gap with the exposed surface can be suppressed, and the generation of resin burrs can be suppressed.
[0016]
In particular, by providing a mold resin reservoir groove in the vicinity of the side wall along the side wall, the buffering action in the vicinity of the side wall can be enhanced, and the mold resin intrudes into the gap between the lower mold die and the exposed surface. It is possible to further enhance the effect of suppressing the above.
[0017]
In the following, the present invention will be described in more detail with reference to examples.
[0018]
【Example】
FIG. 1 is a longitudinal sectional view of a semiconductor device A1 using the lead frame R1 of the first embodiment, and FIG. 2 is a bottom view of the semiconductor device A1. Reference numeral 1 is an island on which the semiconductor chip C is attached, and reference numeral 2 is a lead. As shown in FIG. 2, the island 1 usually has a substantially rectangular shape in accordance with the outer shape of the semiconductor chip C. Reference numeral 3 denotes a metal wire for electrically connecting the electrode of the semiconductor chip C and the lead, and a gold wire or an aluminum wire is usually used. Then, the semiconductor chip C is die-attached to the upper surface of the island 1 by using a die attach agent or the like, wire bonding with the metal wire 3 is performed, and then molding is performed with the mold resin 4, thereby sealing and sealing the semiconductor chip C. Like to do. Thereafter, the lead 2 exposed from the mold resin or the exposed surface 1a on the lower surface of the island 1 is plated, and then the lead 2 is trimmed to a desired length and bent into a desired shape to form a semiconductor. To be a device.
[0019]
A step portion 5 is provided on the lower surface of the island 1 along the periphery of the island 1 so that the exposed surface 1a portion of the lower surface of the island 1 exposed from the mold resin is projected. That is, by providing the bottom wall 5a along the periphery of the island 1 so as to be substantially parallel to the lower surface of the island 1, and providing the side wall 5b substantially parallel to the side 1b of the island 1, the step portion 5 is formed. I am trying to configure it. Accordingly, the step portion 5 is formed on the periphery of the exposed surface 1a.
[0020]
In this embodiment, the distance between the bottom wall 5a and the upper surface of the lower mold is 0.04 to 0.1 mm. The step portion 5 can be formed by cutting, formed by an etching process using chemicals, or can be formed by rolling only the step portion 5 portion. Alternatively, the stepped portion 5 may be relatively provided by attaching a metal plate serving as the exposed surface 1a on the lower surface of the island 1 instead of recessing the stepped portion 5.
[0021]
By providing the step portion 5 along the periphery of the island 1, the exposed surface 1 a on the lower surface of the island 1 is used as the upper surface of the lower mold die in order to mold the semiconductor chip C mounted on the island 1 with the molding resin 4. When it is brought into contact with each other, a flat space having a height corresponding to the side wall 5b can be formed in the stepped portion 5 portion.
[0022]
Then, by injecting the mold resin 4 into the mold space constituted by the upper mold die and the lower mold die, the mold resin 4 is injected into the space portion formed by the step portion 5, and the step portion The mold resin polymerization part 6 superposed on 5 can be formed.
[0023]
In particular, the space formed between the step mold 5 and the lower mold is a thin flat space, and as described above, the mold resin polymerization portion 6 is injected into the space as much as possible. The mold resin 4 itself acts as a buffer material against the pressure applied at the time of injection, and the action of the mold resin 4 entering the gap between the lower mold die and the exposed surface 1a is suppressed. it can.
[0024]
In addition, by forming the mold resin polymerization portion 6, the mold resin polymerization portion 6 also functions as a locking claw for locking the island 1, thereby improving the adhesion between the island 1 and the mold resin 4. Can do.
[0025]
Further, by forming the mold resin polymerization portion 6, the mold resin 4 is disposed so as to wrap around the side edge of the island 1, and the interface with the new mold resin 4 is also formed on the bottom wall 5a portion on the lower surface side of the island 1. Therefore, even if the peeling occurs, the semiconductor chip C is prevented from reaching the semiconductor chip C because the extending direction of the peeling that occurs along the interface is to be bent several times along the interface. can do. Therefore, it is possible to prevent moisture in the plating process in the subsequent process from reaching the semiconductor chip C, and it is possible to prevent the electrical characteristics and reliability of the semiconductor device from being deteriorated.
[0026]
In this embodiment, as shown in FIG. 2, the exposed surface 1 a is formed with the stepped portion 5 so as to have a substantially rectangular shape similar to the shape of the island 1, but is not limited to a substantially rectangular shape, You may make it become a substantially circular shape or a substantially polygonal shape.
[0027]
FIG. 3 is a longitudinal sectional view of the semiconductor device A2 using the lead frame R2 of the second embodiment, and FIG. 4 is a bottom view of the semiconductor device A2. In the lead frame R2 of the second embodiment, the mold resin reservoir groove 7 is provided on the bottom wall 5a along the side wall 5b in the lead frame R1 of the first embodiment.
[0028]
By engraving the mold resin reservoir groove 7 in the bottom wall 5a, the amount of the mold resin 4 injected into the space formed by the step portion 5 can be increased. In particular, by providing the mold resin reservoir groove 7 near the side wall 5b, the mold resin 4 passes between a thin space sandwiched between the bottom wall 5a and the upper surface of the lower mold die, and then the mold resin. The space that is widened by the amount of the accumulation groove 7 is reached, and the action of the mold resin 4 injected into the space as a buffer material can be enhanced.
[0029]
That is, by using a buffering action by shrinking the mold resin 4 in the mold resin reservoir groove 7 portion by the injection pressure, the mold resin 4 enters the gap between the lower mold die and the exposed surface 1a. Can be suppressed. In this embodiment, the depth of the mold resin reservoir groove 7 is 0.04 to 0.1 mm.
[0030]
Further, by providing the mold resin reservoir groove 7, the mold resin 4 cured in the mold resin reservoir groove 7 functions as a locking claw engaged with the mold resin reservoir groove 7. Can be further improved.
[0031]
FIG. 5 is a longitudinal sectional view of a QFN type semiconductor device A3 using the lead frame R3 of the third embodiment, and FIG. 6 is a bottom view of the semiconductor device A3. In the lead frame R3 of the third embodiment, as shown in FIG. 5, the island 1 is not exposed from the mold resin 4, the lower surface side of the lead 2 is exposed substantially the same as the mold resin, and the exposed exposed surface 2a is externally exposed. It is a connection terminal.
[0032]
Then, on the side edge of the exposed surface 2a, a stepped portion 5 including a bottom wall 5a and a side wall 5b is provided along the extending direction of the lead 2 as shown in FIGS. FIG. 7 is a longitudinal sectional view of the lead 2 portion.
[0033]
By providing the step portion 5, as in the case of the first embodiment described above, the step portion 5 is formed between the bottom wall 5a and the lower mold when molding with the mold resin 4. The mold resin 4 itself injected into the space acts as a buffer against the pressure applied to the mold resin 4 at the time of injection, and the mold resin 4 reaches the gap between the lower mold die and the exposed surface 2a. It is possible to suppress the intruding action and suppress the occurrence of resin burrs.
[0034]
Further, the mold resin polymerization portion 6 made of the mold resin 4 injected and solidified between the bottom wall 5a of the step portion 5 and the lower mold die also functions as a locking claw for locking the lead 2. The adhesion between the lead 2 and the mold resin 4 can be improved.
[0035]
Further, as in the second embodiment described above, as shown in FIG. 8, a mold resin reservoir groove 7 may be provided on the bottom wall 5a along the side wall 5b. By providing the mold resin reservoir groove 7, as described above, the mold resin 4 is injected between the bottom wall 5a and the upper surface of the lower mold die, and serves as a buffer material for the mold resin 4 reaching the mold resin reservoir groove 7 portion. The action can be enhanced, and the occurrence of resin burrs can be further suppressed.
[0036]
Further, by providing the mold resin reservoir groove 7, the mold resin 4 cured in the mold resin reservoir groove 7 functions as a locking claw engaged with the mold resin reservoir groove 7. 4 can be further improved in adhesion.
[0037]
【The invention's effect】
According to the first aspect of the present invention, a lead frame having a semiconductor chip, an island on which the semiconductor chip is mounted, a lead electrically connected to an electrode of the semiconductor chip by a wire, and a lower surface of the island A part of the lead, a wire, a semiconductor chip, and a mold resin that seals the island are formed so as to form an exposed surface, and a stepped portion including a bottom wall and a side wall is formed at the periphery of the island. In addition, a mold resin reservoir groove having a depth deeper than that of the stepped portion is formed on the bottom wall of the stepped portion, and the bottom surface of the mold resin and the exposed surface form the same plane. as to, by a stepped portion including a molded resin reservoir grooves are formed by resin-sealing, when the mold resin molding, the thickness by the step portion thinner The mold resin itself injected into the open space acts as a buffer material against the injection pressure, suppressing the intrusion of the mold resin between the exposed surface and the lower mold die, and generating resin burrs. Can be suppressed. Further, by engraving the mold resin reservoir groove, the amount of mold resin injected into the space formed by the stepped portion can be increased. In particular, by providing the mold resin reservoir groove closer to the side wall, the mold resin passes through a thin space sandwiched between the bottom wall and the upper surface of the lower mold die, and then the mold resin reservoir groove is divided. As a result, it becomes possible to increase the function of the mold resin injected into the space as a buffer material.
[0038]
Therefore, the removal work of the resin burr can be facilitated, unnecessary scratches can be prevented from being exposed on the exposed surface, and the product reliability and mountability can be prevented from being lowered.
[0039]
In addition, since the mold resin polymerized on the step portion has a function as a locking claw, the adhesion between the lead frame and the mold resin can be improved, and is generated at the interface between the lead frame and the mold resin. The occurrence of peeling can be suppressed, so that the electrical reliability can be prevented from decreasing.
[0040]
Further , by engraving the mold resin reservoir groove on the bottom wall, it is possible to enhance the effect of the mold resin injected into the step portion as a buffer material, and the mold cured in the mold resin reservoir groove 7. Since the resin 4 portion functions as a locking claw engaged with the mold resin reservoir groove 7, the adhesion between the lead 2 and the mold resin 4 can be further enhanced.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a semiconductor device according to a first embodiment.
FIG. 2 is a bottom view of the semiconductor device according to the first embodiment;
FIG. 3 is a longitudinal sectional view of a semiconductor device according to a second embodiment.
FIG. 4 is a bottom view of a semiconductor device according to a second embodiment.
FIG. 5 is a longitudinal sectional view of a semiconductor device according to a third embodiment.
FIG. 6 is a bottom view of a semiconductor device according to a third embodiment.
FIG. 7 is a longitudinal sectional view of a lead portion of a semiconductor device according to a third embodiment.
FIG. 8 is a longitudinal sectional view showing a lead cross section of another embodiment.
FIG. 9 is a cross-sectional view showing a molding process of a conventional semiconductor device.
FIG. 10 is a cross-sectional view of a conventional semiconductor device.
[Explanation of symbols]
R1, R2, R3 lead frame
A1, A2, A3 Semiconductor device C Semiconductor chip 1 Island
1a, 2a Exposed surface 2 Lead 3 Metal wire 4 Mold resin 5 Stepped portion
5a Bottom wall
5b Side wall 6 Mold resin polymerization part 7 Mold resin reservoir groove

Claims (16)

半導体チップと、A semiconductor chip;
前記半導体チップを着設するアイランドと、ワイヤにより前記半導体チップの電極と電気的に接続されたリードと、を有するリードフレームと、A lead frame having an island for mounting the semiconductor chip, and a lead electrically connected to an electrode of the semiconductor chip by a wire;
前記アイランドの下面に露出面を形成するように、前記リードの一部、前記ワイヤ、前記半導体チップ及び前記アイランドを封止するモールド樹脂と、を備え、A part of the leads, the wire, the semiconductor chip, and a mold resin for sealing the island so as to form an exposed surface on the lower surface of the island;
前記アイランドの周縁には、底面壁と側面壁とからなる段差部が形成されるとともに、当該段差部の前記底面壁には、モールド樹脂溜まり溝が刻設されており、On the periphery of the island, a stepped portion consisting of a bottom wall and a side wall is formed, and a mold resin pool groove is engraved on the bottom wall of the stepped portion,
前記モールド樹脂は、当該モールド樹脂の下面と前記露出面とが同一平面を形成するように、前記モールド樹脂溜まり溝を含む前記段差部を樹脂封止して形成されていることを特徴とする半導体装置。  The semiconductor is characterized in that the mold resin is formed by resin-sealing the stepped portion including the mold resin reservoir groove so that the lower surface of the mold resin and the exposed surface form the same plane. apparatus. 前記ワイヤは金またはアルミニウムを含んでいることを特徴とする請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein the wire includes gold or aluminum. 前記露出面にはメッキが形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。The semiconductor device according to claim 1, wherein plating is formed on the exposed surface. 前記段差部は、前記アイランドの周縁に沿って形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the step portion is formed along a periphery of the island. 前記段差部の前記底面壁は、前記アイランドの前記露出面と略平行であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the bottom wall of the step portion is substantially parallel to the exposed surface of the island. 前記段差部の前記側面壁は、前記アイランドの側面と略平行であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the side wall of the step portion is substantially parallel to a side surface of the island. 前記底面壁と前記側面壁とが異なる金属で形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the bottom wall and the side wall are made of different metals. 前記アイランドの平面形状と前記露出面の平面形状とが相似関係であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein a planar shape of the island and a planar shape of the exposed surface are similar to each other. 前記露出面が略矩形状であることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the exposed surface has a substantially rectangular shape. 前記露出面が略円形または略多角形状であることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the exposed surface is substantially circular or substantially polygonal. 前記モールド樹脂溜まり溝の深さが０．０４ｍｍ〜０．１ｍｍであることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。11. The semiconductor device according to claim 1, wherein a depth of the mold resin reservoir groove is 0.04 mm to 0.1 mm. 前記モールド樹脂溜まり溝が前記側面壁に沿って形成されていることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the mold resin reservoir groove is formed along the side wall. 前記底面壁と前記露出面との間隔が０．０４ｍｍ〜０．１ｍｍであることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein a distance between the bottom wall and the exposed surface is 0.04 mm to 0.1 mm. 前記リードが段差を有することを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the lead has a step. 前記リードがリード部モールド樹脂溜まり溝を有することを特徴とする請求項１〜１４のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the lead has a lead portion mold resin reservoir groove. 前記半導体チップは前記アイランドよりも、平面視においてこと面積が大きいことを特徴とする請求項１〜１５のいずれか１項に記載の半導体装置。The semiconductor device according to claim 1, wherein the semiconductor chip has a larger area in plan view than the island.
JP2001031125A 2001-02-07 2001-02-07 Semiconductor device Expired - Fee Related JP4520056B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001031125A JP4520056B2 (en) 2001-02-07 2001-02-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001031125A JP4520056B2 (en) 2001-02-07 2001-02-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002237550A JP2002237550A (en) 2002-08-23
JP4520056B2 true JP4520056B2 (en) 2010-08-04

Family

ID=18895254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001031125A Expired - Fee Related JP4520056B2 (en) 2001-02-07 2001-02-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4520056B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170122B2 (en) * 2010-02-02 2013-03-27 株式会社デンソー Manufacturing method of semiconductor device
JP5687992B2 (en) * 2011-10-03 2015-03-25 リズム協伸株式会社 heatsink
JP7338204B2 (en) 2019-04-01 2023-09-05 富士電機株式会社 semiconductor equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117082A (en) * 1997-06-24 1999-01-22 Hitachi Ltd Resin sealed semiconductor device
JPH11260985A (en) * 1998-03-12 1999-09-24 Matsushita Electron Corp Lead frame, resin-sealed semiconductor device and its manufacture
JP2000307045A (en) * 1999-04-23 2000-11-02 Matsushita Electronics Industry Corp Lead frame and manufacture of resin sealed semiconductor device using it
JP2001015668A (en) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp Resin-sealed semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117082A (en) * 1997-06-24 1999-01-22 Hitachi Ltd Resin sealed semiconductor device
JPH11260985A (en) * 1998-03-12 1999-09-24 Matsushita Electron Corp Lead frame, resin-sealed semiconductor device and its manufacture
JP2000307045A (en) * 1999-04-23 2000-11-02 Matsushita Electronics Industry Corp Lead frame and manufacture of resin sealed semiconductor device using it
JP2001015668A (en) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp Resin-sealed semiconductor package

Also Published As

Publication number Publication date
JP2002237550A (en) 2002-08-23

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
TWI431738B (en) A manufacturing method of a semiconductor device
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR100586699B1 (en) Semiconductor chip package and manufacturing method therof
JP7030481B2 (en) Manufacturing method of resin encapsulation mold and semiconductor device
US20170110343A1 (en) Semiconductor Device Leadframe
JP4520056B2 (en) Semiconductor device
JP4118353B2 (en) Manufacturing method of resin-encapsulated semiconductor device and mold die
JP2928120B2 (en) Lead frame for resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
JPH088375A (en) Semiconductor device, lead frame and mold for manufacturing semiconductor device
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP3236691B2 (en) Sealing method and mold for electronic parts
JPH0574999A (en) Semiconductor device and its manufacture
JP2019110278A (en) Semiconductor device
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
JP2018056310A (en) Resin encapsulation mold, and method of manufacturing semiconductor device using the same
JP6332053B2 (en) Semiconductor device and manufacturing method thereof
JP2017108191A (en) Semiconductor device
JP4362902B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2002026192A (en) Lead frame
JP3833832B2 (en) Manufacturing method of resin-encapsulated semiconductor device
KR100230520B1 (en) Method of manufacturing element package base
JPH05218508A (en) Manufacture of optical semiconductor device
KR100799201B1 (en) Chip scale package and lead frame for the same and the fabrication method thereof
JPH11220087A (en) Lead frame, semiconductor device using the same and its manufacture

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4520056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees