KR100232682B1 - Structure and manufacturing method of liquid crystal display device - Google Patents

Structure and manufacturing method of liquid crystal display device Download PDF

Info

Publication number
KR100232682B1
KR100232682B1 KR1019960023448A KR19960023448A KR100232682B1 KR 100232682 B1 KR100232682 B1 KR 100232682B1 KR 1019960023448 A KR1019960023448 A KR 1019960023448A KR 19960023448 A KR19960023448 A KR 19960023448A KR 100232682 B1 KR100232682 B1 KR 100232682B1
Authority
KR
South Korea
Prior art keywords
insulating film
bus line
gate
pixel electrode
electrode
Prior art date
Application number
KR1019960023448A
Other languages
Korean (ko)
Other versions
KR980003745A (en
Inventor
김웅권
이후영
임경남
박성일
김정현
류기현
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019960023448A priority Critical patent/KR100232682B1/en
Priority to DE19712233A priority patent/DE19712233C2/en
Priority to US08/826,804 priority patent/US6100954A/en
Priority to FR9703615A priority patent/FR2746961B1/en
Priority to JP9152097A priority patent/JPH1041519A/en
Priority to GB9706354A priority patent/GB2311653B/en
Priority to US08/872,368 priority patent/US6211928B1/en
Publication of KR980003745A publication Critical patent/KR980003745A/en
Application granted granted Critical
Publication of KR100232682B1 publication Critical patent/KR100232682B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 IOP(ITO on passivassion)구조의 액정표시장치의 제조방법 등에 있어서 하여 게이트절연막 및 보호막으로 비유전율이 3.0 이하인 유기절연 물질인 벤조싸이클로부텐(Benzocyclobutene:BCB)등을 사용하는 것을 특징으로 한다.The present invention is characterized in that a benzocyclobutene (BCB), which is an organic insulating material having a relative dielectric constant of 3.0 or less, is used as a gate insulating film and a protective film in a method of manufacturing an IOP (ITO on passivation) .

이 유기절연막은 라인단차 특성이 양호하여 게이트버스라인(18)과 데이타버스라인(19)등과의 교차부분에서 라인단차가 발생하는 것을 방지할수 있고, 개구율을 높이기 위하여 데이타버스라인(19) 등의 위에 화소전극(15)을 중첩되게 형성하더라도 도메인 현상이 발생하지 않아 높은 개구율과 표시품질의 액정표시장치를 제조할 수 있다.This organic insulating film has a good line step characteristic and can prevent a line step from occurring at an intersection portion between the gate bus line 18 and the data bus line 19 or the like and can prevent the data bus line 19 or the like A domain phenomenon does not occur even if the pixel electrode 15 is formed over the pixel electrode 15, so that a liquid crystal display device with high aperture ratio and display quality can be manufactured.

Description

액정표시장치의 제조방법 및 액정표시장치의 구조Method of manufacturing liquid crystal display device and structure of liquid crystal display device

제1도는 종래의 기술을 설명하기 위한 액정표시장치의 단면도.FIG. 1 is a sectional view of a liquid crystal display device for explaining a conventional technique; FIG.

제2도는 종래의 기술을 설명하기 위한 액정표시장치의 평면도.FIG. 2 is a plan view of a liquid crystal display device for explaining a conventional technique; FIG.

제3도는 제2도의 III-III선의 단면도.3 is a cross-sectional view taken along line III-III of FIG. 2;

제4도는 종래의 게이트버스라인 및 데이타버스라인의 교차점을 나타내는 사시도.FIG. 4 is a perspective view showing an intersection point of a conventional gate bus line and a data bus line; FIG.

제5도는 본 발명의 액정표시장치의 평면도.FIG. 5 is a plan view of the liquid crystal display device of the present invention. FIG.

제6도는 실시예 1을 설명하기 위한 제5도의 VI-VI선의 공정 단면도.FIG. 6 is a process sectional view of line VI-VI of FIG. 5 for explaining Example 1. FIG.

제7도, 제9도는 실시예 2을 설명하기 위한 제5도의 VII-VII선의 공정 단면도.FIGS. 7 and 9 are process sectional views of the VII-VII line of FIG. 5 for explaining Example 2. FIG.

제8도는 본 발명의 게이트버스라인 및 데이타버스라인의 교차점을 나타내는 사시도.FIG. 8 is a perspective view showing the intersections of gate bus lines and data bus lines of the present invention. FIG.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

11,12 : 투명기판 15 : 화소전극11, 12: transparent substrate 15: pixel electrode

16 : TFT 17 : 공통전극16: TFT 17: common electrode

13 : 실(seal) 14 : 액정13: seal 14: liquid crystal

18 : 게이트버스라인 19 : 데이타버스라인18: gate bus line 19: data bus line

34 : 차광금속막 18a : 게이트전극34: shielding metal film 18a: gate electrode

28a : 유기절연막 28b : 무기절연막28a: organic insulating film 28b: inorganic insulating film

35 : 에치스토퍼층 18a : 게이트전극35: etch stopper layer 18a: gate electrode

19a : 소스전극 19b : 드레인전극19a: source electrode 19b: drain electrode

23 : 게이트절연막 22 : 반도체층23: gate insulating film 22: semiconductor layer

25 : 오믹접촉층 26 : 보호막25: ohmic contact layer 26: protective film

36 : 양극산화막 31 : 콘택홀36: anodic oxide film 31: contact hole

본 발명은 박막트랜지스터(이하 TFT라 칭한다)가 내장된 액정표시장치에 관한 것으로서 특히 TFT의 구조 및 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device incorporating a thin film transistor (hereinafter referred to as TFT), and more particularly to a structure and a manufacturing method of a TFT.

상기 종류의 액정표시장치는 예를 들면 제1도 및 제2도에 나타낸 바와 같이 투명기판(11) 및 (12)이 셀(cell)갭을 유지하기 위한 스페이서(도면에 도시되지 않음)에 의하여 액정이 주입될 수 있는 소정의 간격을 두고 서로 대향하여 설치되어 있다.In the liquid crystal display of this kind, for example, as shown in FIGS. 1 and 2, the transparent substrates 11 and 12 are separated by a spacer (not shown) for holding a cell gap And are provided so as to face each other at a predetermined interval at which the liquid crystal can be injected.

미설명 부호(13)은 상기 주입된 액정을 봉합하는 실(seal)재이다.The unexplained reference numeral 13 is a seal member for sealing the injected liquid crystal.

한쪽의 투명기판(11)의 내면에 화소전극(15)이 복수개 형성되어 있다.A plurality of pixel electrodes 15 are formed on the inner surface of one of the transparent substrates 11.

상기 각 화소전극(15)에는 스위칭소자로 가능하는 TFT(16)가 형성되어 있다.A TFT 16, which can be a switching element, is formed in each pixel electrode 15.

상기 TFT의 드레인전극이 화소전극에 접속되는 부분이 된다.And the drain electrode of the TFT is connected to the pixel electrode.

상기 복수개의 화소전극(15)과 대향해서 다른 한쪽의 투명기판(12)의 내면에 투명한 공통전극(17)이 형성되어 있다.A transparent common electrode 17 is formed on the inner surface of the other transparent substrate 12 opposite to the plurality of pixel electrodes 15. [

화소전극(15)은 예를들면 제2도에 도시된 바와 같이 투명기판(11) 위에 정방형의 화소전극이 종방향 및 횡방향으로 근접하여 배열되어 있다.In the pixel electrode 15, for example, as shown in FIG. 2, square-shaped pixel electrodes are arranged on the transparent substrate 11 in the longitudinal and transverse directions.

상기 화소전극(15)의 횡방향과 근접하여 각각 게이트버스라인(18)이 형성되어 있다.Gate bus lines 18 are formed adjacent to the lateral direction of the pixel electrodes 15, respectively.

또한 상기 화소전극(15)의 종방향과 근접하여 데이타버스라인(19)이 형성되어 있다.Further, a data bus line 19 is formed close to the longitudinal direction of the pixel electrode 15.

상기 게이트버스라인(18) 및 데이타버스라인(19)의 교차점 부분에 TFT(16)가 설치되어 있다.A TFT 16 is provided at the intersection of the gate bus line 18 and the data bus line 19.

상기 각 교차점 부분에 설치된 TFT의 게이트전극은 게이트버스라인(18)에서 분기되며, 소스전극은 데이타버스라인(19)에서 분기된다.The gate electrode of the TFT provided at each intersection portion is branched at the gate bus line 18 and the source electrode is branched at the data bus line 19. [

상기 게이트버스라인(18)과 데이타버스라인(19)을 각 1개씩 선택하여 전압을 인가하면 상기 전압이 인가된 TFT(16)만이 온(ON)되고, 온된 TFT의 드레인전극에 접속된 화소전극(15)에 전하를 축적하여 화소전극(15)과 공통전극(17)과의 사이의 액정(14)부분만 전압이 인가되게 된다.When a voltage is applied to each of the gate bus line 18 and the data bus line 19, only the TFT 16 to which the voltage is applied is turned on, A voltage is applied to only the portion of the liquid crystal 14 between the pixel electrode 15 and the common electrode 17 by accumulating charges in the liquid crystal layer 15.

상기 전압이 인가된 액정은 액정분자 각도가 변하게 되고, 상기 액정분자의 각도에 따라 빛을 투과하거나 차단한다.The liquid crystal to which the voltage is applied changes the angle of the liquid crystal molecules, and transmits or blocks light according to the angle of the liquid crystal molecules.

상기와 같은 원리를 이용하여 각 화소전극(15)마다 빛의 투과 및 차단을 선택적으로 컨트롤할 수 있다.By using the above-described principle, it is possible to selectively control transmission and blocking of light for each pixel electrode 15.

상기의 TFT(16)를 포함하는 종래의 투명기판(11)은 예를 들어 제2도 및 제3도에 도시한 바와 같이 구성되어 있다.The conventional transparent substrate 11 including the TFT 16 is constructed as shown in FIGS. 2 and 3, for example.

투명기판(11) 위에 횡방향으로 형성되는 게이트버스라인(18)과 상기 게이트버스라인(18)에서 종방향으로 분기하는 게이트전극(18a)이 형성된다.A gate bus line 18 formed laterally on the transparent substrate 11 and a gate electrode 18a branched vertically on the gate bus line 18 are formed.

상기 게이트전극(18a)은 절연성을 향상시키고 힐락(hillock)을 방지하기 위하여 양극산화되어 있다.The gate electrode 18a is anodized to improve insulation and prevent hillock.

게이트전극(18a)이 형성된 투명기판(11) 위에 질화실리콘(SiNx), 산화실리콘(SiOx)등의 무기막으로 된 게이트절연막(23)이 형성된다.A gate insulating film 23 made of an inorganic film such as silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the transparent substrate 11 on which the gate electrode 18a is formed.

상기 게이트전극(18a)부분의 게이트절연막(23) 위에 비정질 실리콘(이하 a-Si이라 칭한다)등의 반도체층(22)이 형성된다.A semiconductor layer 22 such as amorphous silicon (hereinafter referred to as a-Si) is formed on the gate insulating film 23 of the gate electrode 18a.

상기 a-Si 등의 반도체층(22) 위에 오믹접촉층(25)이 형성된다.An ohmic contact layer 25 is formed on the semiconductor layer 22 such as a-Si.

종방향으로 형성되는 데이타버스라인(19)과 상기 데이타버스라인(19)에서 횡방향으로 분기하는 소스전극(19a) 및 드레인전극(19b)이 형성된다.A data bus line 19 formed in the longitudinal direction and a source electrode 19a and a drain electrode 19b branched in the horizontal direction in the data bus line 19 are formed.

상기 소스전극(19a) 및 드레인전륵(19b)은 오믹접촉층(25)과 접촉되도록 형성된다.The source electrode 19a and the drain electrode 19b are formed to be in contact with the ohmic contact layer 25.

상기 소스/드레인전극 등을 덮도록 질화실리콘(SiNx)등의 무기막으로 된 보호막(26)이 형성되고, 드레인전극부의 콘택홀(31)을 통하여 드레인전극(19b)과 접촉되는 투명도전막인 ITO(Indium Tin Oxide)막이 보호막(26) 위에 형성되어 화소전극(15)이 구성된다.A protective film 26 made of an inorganic film such as silicon nitride (SiNx) is formed to cover the source / drain electrodes and the like and a transparent conductive film ITO (Indium Tin Oxide) film is formed on the passivation film 26 to constitute the pixel electrode 15.

그런데 상기 종래의 액정표시장치는 게이트버스라인(18)과 데이타버스라인(19)이 교차하는 부분을 입체적으로 나타낸 제4도에서 보는 것처럼 게이트버스라인(18) 위에는 양극산화막(36)과 SiNx, SiOx 등의 무기막으로 된 게이트절연막(23)과 Cr금속등으로 된 데이타버스라인(19)이 형성되어 있다.As shown in FIG. 4, the conventional liquid crystal display device has a structure in which an anodic oxide film 36 and a SiNx film are formed on the gate bus line 18, as shown in FIG. 4, A gate insulating film 23 made of an inorganic film such as SiOx and a data bus line 19 made of Cr metal are formed.

상기 무기막으로 된 게이트절연막은 라인단차를 그대로 타고 넘어가기 때문에 상기 게이트절연막 위에 형성되는 데이타버스라인도 라인단차를 그대로 타고 넘어가게 된다.Since the gate insulating film made of the inorganic film goes over the line step as it is, the data bus line formed on the gate insulating film goes over the line step as it is.

즉, 무기절연막은 라인단차 특성이 나쁘기 때문에 제4도의 점선으로 표시된 단차 부분 등에서 데이타버스라인(19)의 스트레스(stress)등에 의하여 상기 데이타버스라인이 단선 될 수 있다.That is, since the inorganic insulating film has a poor line step characteristic, the data bus line may be broken by a stress of the data bus line 19 or the like in a step portion indicated by a dotted line in FIG.

또한, 단차 부분의 기생용량은 회로적으로 게이트버스라인의 지연문제를 일으킬 수 있다.Also, the parasitic capacitance of the stepped portion may cause a delay problem of the gate bus line in a circuit.

또, 종래의 액정표시장치는 개구율을 높이기 위하여 무기절연막으로 된 보호막위에 형성되는 화소전극을 데이타버스라인 등에 중첩되게 형성하면 상기 데이타버스라인 등의 단차부분에서 배향막의 러빙 공정시 러빙 불량으로 인하여 액정분자의 배향상태가 다르게 될 수 있다.When a pixel electrode formed on a protective film made of an inorganic insulating film is formed to overlap with a data bus line or the like in order to increase the aperture ratio in the conventional liquid crystal display device, The orientation state of the molecules may be different.

상기와 같이 희망하는 방향이 아닌 방향으로 배향이 일어나는 것을 도메인 현상이라고 한다.The occurrence of orientation in a direction other than the desired direction as described above is called a domain phenomenon.

상기 도메인 현상은 액정의 표시품질 및 콘트라스트를 저하시킨다.The domain phenomenon lowers the display quality and contrast of the liquid crystal.

본 발명의 목적은 상기와 같은 데이타버스라인의 단선, 게이트버스라인의 신호 지연 등의 불량을 방지하고, 도메인 현상을 방지하며 높은 개구율을 실현할 수 있는 액정표시장치를 제조하고 구성하는 데 있다.An object of the present invention is to manufacture and configure a liquid crystal display device capable of preventing defects such as disconnection of a data bus line and signal delay of a gate bus line as described above, preventing a domain phenomenon and realizing a high aperture ratio.

[표 1a][Table 1a]

본 발명은 상기 목적을 위하여 게이트절연막과 보호막으로써 표 1a에서 보는 바와 같이 비유전율이 3.0이하인 유기절연막 즉, 벤조싸이클로부텐(Benzocyclobutene:BCB), F첨가 파레린 등과 상기 표 1a에는 언급되지 않은 PFCB(Perfouorocyclobutane)등을 사용하는 것을 특징으로 한다.For this purpose, an organic insulating film having a relative dielectric constant of 3.0 or less, that is, benzocyclobutene (BCB), F-doped parerine, etc., as shown in Table 1a, and a PFCB Perfouorocyclobutane) or the like is used.

이러한 유기물질은 첨가물이나 유사한 유기물질의 구조에 따라 빛에 반응을 일으킬수 있다.These organic materials can react to light depending on the structure of additives or similar organic materials.

상기 유기절연막은 라인단차 특성이 양호하여 게이트버스라인(18)등과 데이타버스라인(19)등과의 교차부분에서 라인단차가 발생하는 것을 방지할수 있고 개구율을 높이기 위하여 데이타버스라인(19) 등의 위에 화소전극을 형성하더라도 도메인 현상이 발생하지 않아 높은 개구율을 구현할 수 있다.The organic insulating film has good line step characteristics and can prevent a line step from occurring at the intersection of the gate bus line 18 and the data bus line 19 or the like and can be formed on the data bus line 19 A domain phenomenon does not occur even if a pixel electrode is formed, and a high aperture ratio can be realized.

본 발명의 실시예로서, IOP(ITO on passivassion)구조를 갖는 액정표시장치의 제조방법은 표 1a의 비유전율이 3.0이하인 유기절연막 즉, 벤조싸이클로부텐(Benzocyclobutene:BCB), F첨가 파레린 등과 상기 표 1a에는 언급되지 않은 PFCB(Perfouorocyclobutane)등을 사용하여 게이트절연막 및 보호막을 형성하는 공정과 상기 게이트버스라인 및 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 상기 화소전극을 형성하는 공정을 포함하는 것을 특징으로 한다.As an embodiment of the present invention, a method of manufacturing a liquid crystal display device having an IOP (ITO on passivation) structure includes an organic insulating film having a relative dielectric constant of 3.0 or less, that is, benzocyclobutene (BCB) A step of forming a gate insulating film and a protective film using PFCB (Perfluorocyclobutane) or the like not mentioned in Table 1a, and a step of forming the pixel electrode on the protective film so as to selectively overlap the gate bus line and the data bus line .

상기 제조방법에 의한 구성은 기판과, 상기 기판 위의 게이트버스라인에서 분기한 게이트전극과, 상기 게이트전극이 형성된 기판위의 비유전율 3.0이하의 유기절연막으로 된 게이트절연막과, 상기 게이트절연막을 사이에 두고 상기 게이트전극 부분에 형성된 반도체층과, 상기 반도체층 위의 오믹접촉층과, 상기 오믹접촉층 위의 데이타버스라인에서 분기한 소스전극 및 드레인 전극과, 소스/드레인 전극이 형성된 기판위의 비유전율 3.0이하의 유기절연막으로 된 보호막과, 상기 보호막을 통하여 상기 드레인전극 부분에 형성된 콘택홀과, 상기 콘택홀을 통하여 상기 드레인전극과 접촉되며 상기 게이트버스라인 및 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 형성된 상기 화소전극을 포함한다.A gate insulating film formed on the substrate on which the gate electrode is formed, the gate insulating film being made of an organic insulating film having a relative dielectric constant of 3.0 or less; A source electrode and a drain electrode branched from the data bus line on the ohmic contact layer, and a source electrode and a drain electrode formed on the substrate on which the source / drain electrode is formed. A protective film made of an organic insulating film having a relative dielectric constant of 3.0 or less; a contact hole formed in a portion of the drain electrode through the protective film; a gate electrode contacted with the drain electrode through the contact hole and selectively overlapped with the gate bus line and the data bus line And the pixel electrode formed on the passivation layer.

이하 본 발명의 실시예에서는 비유전율이 3.0이하인 유기절연막 중 Si-O 결합구조를 포함하는 BCB를 예로들어 액정표시장치의 제작과정을 상세히 설명한다.Hereinafter, a manufacturing process of a liquid crystal display device will be described in detail with reference to an example of a BCB including Si-O bond structure among organic insulating films having a relative dielectric constant of 3.0 or less.

[실시예 1][Example 1]

본 발명의 실시예 1은 제5도의 VI-VI선을 적용한 제6도의 공정 단면도에 의하여 설명한다.Embodiment 1 of the present invention will be described with reference to a process sectional view of FIG. 6 applying VI-VI of FIG. 5.

투명기판(11) 위에 금속막 예를 들어 Al, AlTa, Cr금속막 등을 증착한 후 패터닝하여 게이트버스라인(18)과 상기 게이트버스라인(18)에서 분기한 게이트전극(18a)을 형성한다.A metal film, for example, Al, AlTa, or a Cr metal film is deposited on the transparent substrate 11 and then patterned to form the gate bus line 18 and the gate electrode 18a branched from the gate bus line 18 .

이어서 절연성을 향상시키고 힐락(hillock)을 방지하기 위하여 소정의 정해진 부분에 양극산화하여 양극산화막을 형성한다.(제6(a)도).Subsequently, an anodic oxidation is performed by anodizing the predetermined portion in order to improve the insulating property and prevent hillocks (FIG. 6 (a)).

상기 공정후에 게이트절연막(23)이 되는 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB)층을 도포하고, 반도체층(22)이 되는 a-Si층과 n+형 a-Si층을 연속증착하여 오믹접촉층(25)을 형성한다.(제6(b)도).After the above process, a benzocyclobutene (BCB) layer, which is an organic insulating film to be the gate insulating film 23, is applied, and an a-Si layer and an n + a-Si layer, which become the semiconductor layer 22, Thereby forming a layer 25 (Fig. 6 (b)).

상기 게이트절연막(23)은 유기절연막인 벤조싸이클로부텐막 위에 무기절연막인 SiNx, SiOx 등의 막을 적층하여 구성할 수 있다.The gate insulating film 23 may be formed by laminating films of SiNx, SiOx, etc., which are inorganic insulating films, on a benzocyclobutene film as an organic insulating film.

상기와 같이 유기절연막 위에 무기절연막을 적층시키는 것은 유기절연막이 반도체층, 금속층 및 ITO막 등과 밀착성이 나쁘기 때문에 밀착성이 나쁜막이 적층되었을 때 상기 적층된 막이 박리되는 것을 막기 위해서 이다.The reason for stacking the inorganic insulating film on the organic insulating film as described above is to prevent peeling of the laminated film when the organic insulating film has poor adhesion to the semiconductor layer, the metal layer, and the ITO film.

상기 공정에 이어서 오믹접촉층(25)과 반도체층(22)을 패터닝하여 형성한다(제6(c)도).After the above process, the ohmic contact layer 25 and the semiconductor layer 22 are formed by patterning (FIG. 6 (c)).

상기 제6(c)도에서는 반도체층을 섬모양으로 형성하였지만 이후 공정에서 형성되는 데이타버스라인의 영역에 반도체층을 연장하여 형성할 수도 있다.Although the semiconductor layer is formed in an island shape in the above-described FIG. 6 (c), a semiconductor layer may be formed in a region of a data bus line formed in a subsequent process.

이어서 금속막 (예를 들어 Cr,Tr,Mo 등의 단일금속막 또는 단일금속층 위에 Al등의 제2금속층을 2층 구조)을 스퍼터링법 등으로 증착한 후 패터닝하여 신호선으로 기능하는 데이타버스라인(19), 상기 데이타버스라인(19)에서 분기한 소스전극(19a) 및 드레인전극(19b)을 형성한 후 상기 소스/드레인전극(19a)(19b)을 마스크로 사용하여 상기 오믹접촉층(25)을 에칭 등의 방법으로 양쪽으로 분리한다.(제6(d)도).Subsequently, a metal film (for example, a single metal film of Cr, Tr, Mo or the like or a two-layer structure of a second metal layer such as Al on a single metal layer) is deposited by sputtering or the like and then patterned to form a data bus line 19 and a source electrode 19a and a drain electrode 19b branched from the data bus line 19 are formed and then the source / drain electrodes 19a and 19b are used as a mask to form the ohmic contact layer 25 ) Are separated by a method such as etching (see FIG. 6 (d)).

이어서 보호막(26)이 되는 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB)층을 증착한 후 드레인 전극(19b)부에 콘택홀(31)을 형성한다(제6(e)도).Subsequently, a benzocyclobutene (BCB) layer, which is an organic insulating film to be a protective film 26, is deposited, and a contact hole 31 is formed in the drain electrode 19b (FIG.

상기 보호막(26)은 이미 언급한 것처럼 ITO막 또는 소스/드레인전극을 구성하는 막과의 밀착성 등을 좋게하기 위하여 유기절연막인 BCB막 위 또는 밑에 무기절연막인 SiNx, SiOx 막등을 적어도 한층이상 적층하여 구성할 수도 있다.As described above, the protective film 26 may be formed by laminating at least one layer of an inorganic insulating film such as SiNx or SiOx film on or under the BCB film as the organic insulating film to improve the adhesion to the ITO film or the film constituting the source / .

이어서 ITO막을 스퍼터링법 등으로 증착한 후 패터닝하여 화소전극(15)을 형성한다(제6(f)도).Subsequently, an ITO film is deposited by sputtering or the like and then patterned to form a pixel electrode 15 (FIG. 6 (f)).

본 발명의 액정표시장치의 평면도를 나타내는 제5도에서는 화소전극(15)이 데이타버스라인(19)에만 중첩되어 있지만 다른 부분 즉, 게이트버스라인(18) 및 TFT 부분등에도 선택적으로 중첩되도록하여 개구율을 극대화 할 수 있다.Although the pixel electrode 15 is superposed only on the data bus line 19 in the plan view of the liquid crystal display of the present invention, the pixel electrode 15 is selectively overlapped with other portions, that is, the gate bus line 18 and the TFT portion The aperture ratio can be maximized.

[실시예 2][Example 2]

본 발명의 실시예 2는 제5도의 VII-VII 선을 적용한 제7도의 공정 단면도에 의하여 설명한다.Embodiment 2 of the present invention will be described with reference to a process sectional view of FIG. 7 applying line VII-VII of FIG. 5.

투명기판(11) 위에 금속막 예를 들어 Cr(크롬)막을 증착한 후 패터닝하여 게이트버스라인(18)과 상기 게이트버스라인(18)에서 분기한 게이트전극(18a)을 형성한다.A metal film, for example, a Cr (Cr) film is deposited on the transparent substrate 11 and then patterned to form a gate electrode 18a and a gate electrode 18a branched at the gate bus line 18.

이어서 절연성을 향상시키고 힐락(hillock)을 방지하기 위하여 양극산화하여 양극산화막을 형성한다.(제7(a)도).Subsequently, anodic oxidation is performed to improve insulation and prevent hillocks (Fig. 7 (a)).

상기 공정후에 게이트절연막(23)이 되는 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB)(23a)층을 도포한후 무기절연막(23b)인 SiNx, SiOx층 등을 적어도 한층이상 증착한다(제7(b)도).After the above process, a benzocyclobutene (BCB) 23a layer serving as an organic insulating film to be the gate insulating film 23 is applied, and at least one layer of SiNx, SiOx layer, etc., which is the inorganic insulating film 23b, b) Fig.

상기와 같이 유기절연막 위에 무기절연막을 적층시키는 것은 유기절연막이 반도체층, 금속층 등과 밀착성이 나쁘기 때문에 밀착성이 나쁜막이 적층되었을 때 상기 적층된 막등이 박리되는 것을 막기 위해서 이다.The reason for stacking the inorganic insulating film on the organic insulating film as described above is to prevent the laminated film from being peeled off when the organic insulating film has poor adhesion to the semiconductor layer or the metal layer or the like.

이어서 반도체층(22)이 되는 a-Si층과 에치스토퍼층(35)이 되는 SiNx막 등을 연속하여 증착하고, 상기 SiOx막을 패터닝하여 에치스토퍼층(35)을 형성한다(제7(c)도).Then, an a-Si layer to be a semiconductor layer 22 and an SiNx film to be an etch stopper layer 35 are continuously deposited, and the SiOx film is patterned to form an etch stopper layer 35 (see (c) Degree).

이어서 오믹접촉층(25)이 되는 n+형 a-Si층을 증착하거나 이온을 도핑한 후 페터닝하여 반도체층(22)과 오믹접촉층(25)을 형성한다(제7(d)도).Then, an n + -type a-Si layer to be an ohmic contact layer 25 is deposited or ion doped and then patterned to form the semiconductor layer 22 and the ohmic contact layer 25 (FIG. 7 (d)).

이어서 금속막 예를 들어 Cr금속막을 스퍼터링법 등으로 증착한 후 패터닝하여 신호선으로 기능하는 데이타버스라인(19), 상기 데이타버스라인(19)에서 분기한 소스전극(19a) 및 드레인전극(19b)을 형성하고 상기 소스/드레인전극을 마스크로 사용하여 노출된 상기 오믹접촉층(25)을 에칭 등의 방법으로 양쪽으로 분리한다.(제7(e)도).A data bus line 19 functioning as a signal line, a source electrode 19a and a drain electrode 19b branched from the data bus line 19 are formed by depositing a metal film, for example, a Cr metal film by sputtering or the like, And the ohmic contact layer 25 exposed by using the source / drain electrode as a mask is separated into two by etching or the like (FIG. 7 (e)).

이어서 보호막(26)이 되는 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB)층을 도포한 후 드레인 전극(19b)부에 콘택홀(31)을 형성한다(제7(f)도).Then, a benzocyclobutene (BCB) layer, which is an organic insulating film to be a protective film 26, is applied, and a contact hole 31 is formed in the drain electrode 19b (FIG.

이어서 투명도전막인 ITO막을 스퍼터링법등으로 증착한 후 패터닝하여 화소전극(15)을 형성한다(제7(g)도).Subsequently, an ITO film, which is a transparent conductive film, is deposited by sputtering or the like and then patterned to form a pixel electrode 15 (FIG. 7 (g)).

상기 보호막(26)은 이미 언급한 것처럼 ITO막과의 밀착성 등을 좋게하기 위하여 유기절연막인 벤조싸이클로부텐막 위에 무기절연막인 SiNx, SiOx 막등을 적어도 한층이상 적층하여 구성할 수도 있다.As described above, the protective film 26 may be formed by stacking at least one layer of an inorganic insulating film such as SiNx, SiOx film, etc. on the benzocyclobutene film, which is an organic insulating film, to improve the adhesion to the ITO film.

또한, 소스/드레인전극을 형성하는 막과의 밀착성 등을 좋게하기 위하여 유기절연막인 BCB를 도포하기전에 SiNx, SiOx 등의 무기절연막을 적어도 한층이상 적층하여 구성할 수도 있다.In order to improve the adhesion to the film forming the source / drain electrodes, at least one or more inorganic insulating films such as SiNx and SiOx may be stacked before applying the BCB, which is an organic insulating film.

제9(a)도에 나타낸 스테거(stagger)형 TFT나 제8(b)도에 나타낸 코플래너(coplanar)형 TFT등에도 3.0이하의 비전유전율을 갖는 유기절연막을 적용할 수 있다.An organic insulating film having a specific dielectric constant of 3.0 or less can be applied to a stagger type TFT shown in FIG. 9 (a) or a coplanar type TFT shown in FIG. 8 (b).

본 발명의 액정표시장치의 평면도를 나타내는 제5도에서는 화소전극(15)이 데이타버스라인(19)에만 중첩되어 있지만 다른 부분 즉, 게이트버스라인(18) 및 TFT 부분등에도 선택적으로 중첩되도록하여 개구율을 극대화 할 수 있다.Although the pixel electrode 15 is superposed only on the data bus line 19 in the plan view of the liquid crystal display of the present invention, the pixel electrode 15 is selectively overlapped with other portions, that is, the gate bus line 18 and the TFT portion The aperture ratio can be maximized.

또한 본 발명은 화소전극이 보호막 위에 형성되는 IOP구조에 적용된 것만을 설명하였지만 화소전극이 형성되는 위치에 관계없이 본 발명의 적용이 가능하다.Although the present invention has been described in connection with the IOP structure in which the pixel electrode is formed on the protective film, the present invention is applicable regardless of the position where the pixel electrode is formed.

예를 들면For example

첫째, 게이트전극과 화소전극이 동일층 위에 형성될 수도 있다.First, the gate electrode and the pixel electrode may be formed on the same layer.

둘째, 반도체층, 오믹접촉층을 형성하기 전 또는 후에 화소전극이 형성될 수 있다.Secondly, the pixel electrode may be formed before or after the semiconductor layer and the ohmic contact layer are formed.

그리고 공통전극은 화소전극이 형성된 동일 기판 위에 형성될 수 있고, 공통전극은 화소전극이 형성된 기판과 대향하는 기판에 형성될 수도 있다.The common electrode may be formed on the same substrate on which the pixel electrode is formed, and the common electrode may be formed on the substrate opposite to the substrate on which the pixel electrode is formed.

상기 공통전극과 화소전극이 동일 기판에 형성되는 구조 즉, IPS(In-Plane Switching)모드는 광시야각 구현에 유리하다.That is, the IPS (In-Plane Switching) mode is advantageous in realizing a wide viewing angle, because the common electrode and the pixel electrode are formed on the same substrate.

상기 실시예 등에 의하여 제조되고, 구성되는 액정표시장치의 효과는 게이트절연막(23)과 보호막(26)으로써 라인단차 특성이 양호한 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB) 등을 사용하는 것을 특징으로 하기 때문에 게이트버스라인(18) 등과 데이타버스라인(19)등과의 교차부분에서 라인단차가 발생하는 것을 방지할 수 있고(제8도), 개구율을 높이기 위하여 데이타버스라인(19)등의 위에 화소전극(15)를 형성하더라도 도메인 현상이 발생하지 않아 높은 개구율의 액정표시장치를 구현할 수 있다.The effect of the liquid crystal display device manufactured and configured according to the above embodiments is characterized by using benzocyclobutene (BCB) or the like, which is an organic insulating film having a good line step property as the gate insulating film 23 and the protective film 26 It is possible to prevent a line step from occurring at the intersection between the gate bus line 18 and the data bus line 19 or the like (FIG. 8). In order to increase the aperture ratio, the pixel bus line 19, A domain phenomenon does not occur even if the electrode 15 is formed, and thus a liquid crystal display device with a high aperture ratio can be realized.

Claims (24)

기판, 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 반도체층, 오믹접촉층, 데이타버스라인에서 분기는 소스전극, 드레인전극과 보호막을 포함하는 액정표시장치의 제조방법에 있어서, 상기 보호막이 비유전율이 1.0∼3.0사이의 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB), 테프론, 싸이토프, 불화폴리아릴아테르, F첨가 파레린 중 선택되는 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.A manufacturing method of a liquid crystal display device including a substrate, a gate electrode branching at a gate bus line, a gate insulating film, a semiconductor layer, an ohmic contact layer, and a data bus line includes a source electrode and a drain electrode and a protective film, Wherein the organic insulating film is made of any one selected from the group consisting of benzocyclobutene (BCB), Teflon, cytochrome, fluorinated polyarylether, and F-doped pareiline, which is an organic insulating film having a dielectric constant of 1.0 to 3.0. 제1항에 있어서; 상기 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: Further comprising the step of forming a pixel electrode on the protective film so as to selectively overlap the data bus line. 제1항에 있어서, 상기 게이트버스라인의 이웃하는 게이트버스라인과 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising forming a pixel electrode on the passivation layer so as to selectively overlap the gate bus line and the data bus line adjacent to the gate bus line. 제1항에 있어서; 상기 게이트전극과 동일층 위에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: And forming a pixel electrode on the same layer as the gate electrode. 제1항에 있어서; 상기 반도체층을 형성하기전 또는 후에 화소전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법The method of claim 1, further comprising: And a step of forming a pixel electrode before or after forming the semiconductor layer 제1항에 있어서; 상기 반도체층과 오믹접촉층 사이에 에치스토퍼층이 더 형성되는 것을 특징으로 하는 액정표시장치.The method of claim 1, further comprising: And an etch stopper layer is further formed between the semiconductor layer and the ohmic contact layer. 제1항에 있어서, 상기 게이트절연막은 유기절연막과 적어도 한층 이상의 무기절연막이 적층되게 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the gate insulating film is formed by stacking an organic insulating film and at least one or more inorganic insulating films. 제1항에 있어서; 상기 보호막은 유기절연막과 적어도 한층 이상의 무기절연막이 적층되게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법The method of claim 1, further comprising: Wherein the protective film is formed by stacking an organic insulating film and at least one or more inorganic insulating films 제2항에 있어서; 상기 화소전극과 동일 기판 위에 공통전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.3. The method of claim 2, And forming a common electrode on the same substrate as the pixel electrode. 제2항에 있어서; 상기 화소전극과 대향하는 기판에 공통전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법3. The method of claim 2, And a step of forming a common electrode on a substrate facing the pixel electrode 제7항에 있어서, 상기 게이트절연막은 유기절연막과 적어도 한층 이상의 무기절연막이 적층되게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.8. The method of manufacturing a liquid crystal display device according to claim 7, wherein the gate insulating film is formed by stacking an organic insulating film and at least one or more inorganic insulating films. 제1항에 있어서, 상기 보호막은 감광성 유기물질을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the protective layer comprises a photosensitive organic material. 기판, 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 반도체층, 오믹접촉층, 데이타버스라인에서 분기는 소스전극, 드레인전극과 보호막을 포함하는 액정표시장치에 있어서, 상기 보호막이 비유전율이 1.0∼3.0사이의 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB), 테프론, 싸이토프, 불화폴리아릴아테르, F첨가 파레린 중 선택되는 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치A liquid crystal display comprising a substrate, a gate electrode branched from the gate bus line, a gate insulating film, a semiconductor layer, an ohmic contact layer, and a data bus line, wherein the protective film has a source electrode and a drain electrode, wherein the protective film has a relative dielectric constant of 1.0 Wherein the organic insulating film is made of any one selected from the group consisting of benzocyclobutene (BCB), Teflon, cytochrome, fluorinated polyarylether, and F-doped parylene. 제13항에 있어서; 상기 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극이 형성되는것을 특징으로 하는 액정표시장치.14. The method of claim 13, And a pixel electrode is formed on the protective film so as to selectively overlap the data bus line. 제13항에 있어서, 상기 게이트버스라인의 이웃하는 게이트버스라인과 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성되는 것을 특징으로 하는 액정표시장치.14. The liquid crystal display of claim 13, wherein a pixel electrode is formed on the passivation layer so as to selectively overlap adjacent gate bus lines and data bus lines of the gate bus line. 제13항에 있어서; 상기 게이트전극과 동일층 위에 화소전극이 형성되는 것을 특징으로 하는 액정표시장치.14. The method of claim 13, And a pixel electrode is formed on the same layer as the gate electrode. 제13항에 있어서; 상기 반도체층을 형성하기 전 또는 후에 화소전극이 형성되는 것을 특징으로 하는 액정표시장치.14. The method of claim 13, And a pixel electrode is formed before or after the semiconductor layer is formed. 제13항에 있어서; 상기 반도체층과 오믹접촉층 사이에 에치스토퍼층이 형성되는 것을 특징으로 하는 액정표시장치.14. The method of claim 13, And an etch stopper layer is formed between the semiconductor layer and the ohmic contact layer. 제13항에 있어서, 상기 게이트절연막은 유기절연막과 적어도 한층 이상의 무기절연막이 적층되게 형성되는 것을 특징으로 하는 액정표시장치.14. The liquid crystal display device according to claim 13, wherein the gate insulating film is formed by stacking an organic insulating film and at least one or more inorganic insulating films. 제13항에 있어서; 상기 보호막은 유기절연막과 적어도 한층 이상의 무기절연막이 적층되게 형성되는 것을 특징으로 하는 액정표시장치.14. The method of claim 13, Wherein the protective film is formed so that an organic insulating film and at least one or more inorganic insulating films are laminated. 제14항에 있어서; 상기 화소전극과 동일 기판 위에 공통전극을 형성하는 것을 특징으로 하는 액정표시장치.15. The method of claim 14, wherein: And a common electrode is formed on the same substrate as the pixel electrode. 제14항에 있어서, 상기 화소전극과 대향하는 기판에 공통전극을 형성하는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 14, wherein a common electrode is formed on a substrate facing the pixel electrode. 제19항에 있어서, 상기 보호막은 유기절연막과 적어도 한층 이상의 무기절연막이 적층되게 형성되는 것을 특징으로 하는 액정표시장치.20. The liquid crystal display device according to claim 19, wherein the protective film is formed by stacking an organic insulating film and at least one or more inorganic insulating films. 제13항에 있어서, 상기 보호막은 감광성 유기물질을 포함하는 것을 특징으로 하는 액정표시장치.14. The liquid crystal display device according to claim 13, wherein the protective film comprises a photosensitive organic material.
KR1019960023448A 1996-03-26 1996-06-25 Structure and manufacturing method of liquid crystal display device KR100232682B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960023448A KR100232682B1 (en) 1996-06-25 1996-06-25 Structure and manufacturing method of liquid crystal display device
DE19712233A DE19712233C2 (en) 1996-03-26 1997-03-24 Liquid crystal display and manufacturing method therefor
US08/826,804 US6100954A (en) 1996-03-26 1997-03-25 Liquid crystal display with planarizing organic gate insulator and organic planarization layer and method for manufacturing
FR9703615A FR2746961B1 (en) 1996-03-26 1997-03-25 TRANSISTOR SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF
JP9152097A JPH1041519A (en) 1996-03-26 1997-03-26 Liquid crystal display device and its manufacture
GB9706354A GB2311653B (en) 1996-03-26 1997-03-26 Liquid crystal display and method for manufacturing the same
US08/872,368 US6211928B1 (en) 1996-03-26 1997-06-10 Liquid crystal display and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023448A KR100232682B1 (en) 1996-06-25 1996-06-25 Structure and manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR980003745A KR980003745A (en) 1998-03-30
KR100232682B1 true KR100232682B1 (en) 1999-12-01

Family

ID=19463196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023448A KR100232682B1 (en) 1996-03-26 1996-06-25 Structure and manufacturing method of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100232682B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467176B1 (en) * 2000-10-11 2005-01-24 엘지.필립스 엘시디 주식회사 Array pannel of liquid crystal display and fabricating method the same
KR100532025B1 (en) * 1998-12-04 2006-03-14 엘지.필립스 엘시디 주식회사 Thin film transistor optical sensor and its manufacturing method_

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419086B1 (en) * 1996-04-12 2004-05-20 삼성전자주식회사 Tft lcd
KR100303440B1 (en) * 1998-11-02 2002-10-25 삼성전자 주식회사 Liquid crystal display of in-plane switching mode
KR100303444B1 (en) * 1998-11-02 2002-10-19 삼성전자 주식회사 Thin film transistor substrate for liquid crystal display and a manufacturing method thereof
KR100309213B1 (en) * 1998-12-08 2002-11-23 엘지.필립스 엘시디 주식회사 A method for manufacturing an lcd using a diffarctive expos ure
KR100336899B1 (en) * 1998-12-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
KR100503128B1 (en) 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 Array substrate for Liquid crystal display and method for fabricating thereof
US6930732B2 (en) 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
CN100470338C (en) 2001-11-23 2009-03-18 三星电子株式会社 Thin film transistor array for a liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532025B1 (en) * 1998-12-04 2006-03-14 엘지.필립스 엘시디 주식회사 Thin film transistor optical sensor and its manufacturing method_
KR100467176B1 (en) * 2000-10-11 2005-01-24 엘지.필립스 엘시디 주식회사 Array pannel of liquid crystal display and fabricating method the same

Also Published As

Publication number Publication date
KR980003745A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US6281953B1 (en) Liquid crystal display having high aperture ratio and high transmittance and method of manufacturing the same
KR100726132B1 (en) A method for fabricating array substrate for liquid crystal display device and the same
US6486934B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
KR100673331B1 (en) Liquid crystal display and method for fabricating the same
KR100232682B1 (en) Structure and manufacturing method of liquid crystal display device
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR20010038386A (en) Liquid crystal display and method for fabricating the same
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
KR19980038935A (en) Manufacturing method and structure of liquid crystal display device
KR100660809B1 (en) Liquid crystal display device and method for fabricating the same
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR100213966B1 (en) Active matrix liquid crystal display device and its manufacturing method
KR100232681B1 (en) Manufacturing method and structure of liquid crystal display device
KR100192507B1 (en) A structure and fabrication method of tft-lcd
KR100255590B1 (en) Active matrix lcd and the manufacturing method of the same
KR100259611B1 (en) Lcd panel and its fabrication method
KR100213967B1 (en) Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device
KR100271040B1 (en) The line structure of the lcd and the fabrication method
KR100229609B1 (en) Active matrix liquid crystal display device and its manufacturing method
KR100333272B1 (en) Liquid crystal display and method for fabricating the same
KR100611043B1 (en) Method for fabricating a Liquid crystal display
KR100229612B1 (en) Active matrix liquid crystal display device and its manufacturing method
KR100202232B1 (en) Structure and fabrication method of liquid crystal display device
KR100679519B1 (en) Liquid crystal display
KR19980026562A (en) LCD and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

EXPY Expiration of term