KR100213966B1 - Active matrix liquid crystal display device and its manufacturing method - Google Patents
Active matrix liquid crystal display device and its manufacturing method Download PDFInfo
- Publication number
- KR100213966B1 KR100213966B1 KR1019960027655A KR19960027655A KR100213966B1 KR 100213966 B1 KR100213966 B1 KR 100213966B1 KR 1019960027655 A KR1019960027655 A KR 1019960027655A KR 19960027655 A KR19960027655 A KR 19960027655A KR 100213966 B1 KR100213966 B1 KR 100213966B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- insulating film
- gate
- semiconductor layer
- forming
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명의 액티브 매트릭스 액정표시장치의 제조방법은 투명기판 위에 게이트버스라인에서 분기하는 게이트전극을 형성하는 공정과, 유기절연막으로 게이트절연막(23)을 형성하는 공정과, 이 게이트절연막 표면을 N2N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 반도체층을 게이트전극부의 게이트절연막 위에 형성하는 공정과, 이 반도체층과 접촉되도록 데이타버스라인(15)에서 분기하는 소스/드레인전극을 형성하는 공정과, 소스/드레인전극을 형성한 후 노출 된 반도체층 표면에 N2,N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 유기절연막으로 보호막(26)을 형성하는 공정을 포함하도록하여 스위칭 소자의 안정적인 특성을 유지하며 화질과 콘트라스트의 저하없이 높은 개구율을 구현하는 액티브 매트릭스 액정표시장치를 제공하는데 있다.A method of manufacturing an active matrix liquid crystal display device according to the present invention includes the steps of forming a gate electrode branching from a gate bus line on a transparent substrate, forming a gate insulating film 23 with an organic insulating film, and forming a gate insulating film surface N 2. Forming a semiconductor layer on the gate insulating film of the gate electrode part after plasma interfacial treatment with a gas containing N, a gas containing F, and the like; and a source / drain branching from the data bus line 15 to be in contact with the semiconductor layer. After forming the electrode and forming the source / drain electrodes, the surface of the semiconductor layer is exposed to the surface of the semiconductor layer with N 2, N-containing gas, F-containing gas, etc., and then the protective layer 26 is formed of an organic insulating layer. Active to achieve high aperture ratio without sacrificing image quality and contrast by maintaining the stable characteristics of switching elements by including the forming process To provide a matrix liquid crystal display device.
Description
제1도는 일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도.1 is a perspective view of a basic structure showing a part of a general active matrix liquid crystal display device.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도.2 is a partial plan view of a conventional active matrix liquid crystal display device.
제3도는 제2도의 III-III선을 절단하여 나타내는 종래의 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도.3 is a cross-sectional view of the first substrate 3 of the conventional active matrix liquid crystal display device shown by cutting the line III-III of FIG.
제4도는 종래의 게이트버스라인 및 데이타버스라인의 교차점을 나타내는 사시도.4 is a perspective view showing the intersection of a conventional gate bus line and data bus line.
제5도는 본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도.5 is a partial plan view of an active matrix liquid crystal display of the present invention.
제6도, 제7도는 제5도의 VI-VI선을 절단하여 나타내는 본 발명의 액티브 매트릭스 액정표시장치의 제1기판(3)의 제조공정 단면도.6 and 7 are cross-sectional views of the manufacturing process of the first substrate 3 of the active matrix liquid crystal display device of the present invention, taken along line VI-VI of FIG.
제8도, 제9도, 제10도는 본 발명의 적용이 가능한 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도.8, 9, and 10 are cross-sectional views of a first substrate (3) of an active matrix liquid crystal display device to which the present invention is applicable.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 편광판 22 : 반도체층DESCRIPTION OF SYMBOLS 1: Polarizing plate 22: Semiconductor layer
2 : 제2기판 25 : 오믹접촉층2: second substrate 25: ohmic contact layer
3 : 제1기판 26 : 보호막3: first substrate 26: protective film
4 : 화소전극 40 : 액정4 pixel electrode 40 liquid crystal
15a : 소스전극 8 : TFT15a: source electrode 8: TFT
15 : 데이타버스라인 15b : 드레인 전극15: data bus line 15b: drain electrode
17a : 게이트전극 17 : 게이트버스라인17a: gate electrode 17: gate bus line
11, 11' : 투명기판 23 : 게이트절연막11, 11 ': transparent substrate 23: gate insulating film
35 : 양극산화막 31 : 콘택홀35 anodized film 31 contact hole
36a : BCB막의 가스 플라즈마 처리된 계면36a: Gas plasma-treated interface of BCB film
36b : 반도체층의 가스 플라즈마 처리된 계면36b: gas plasma-treated interface of semiconductor layer
본 발명은 박막트랜지스터(이하 TFT라 칭한다)를 포함하는 액티브 매트릭스 액정표시장치의 제조방법 및 그 제조방법에 의하여 제조되는 액티브 매트릭스 액정표시장치의 구조에 관한 것으로써 특히 TFT의 제조방법 및 구조에 관한 것이다.The present invention relates to a method of manufacturing an active matrix liquid crystal display device including a thin film transistor (hereinafter referred to as TFT), and to a structure of an active matrix liquid crystal display device manufactured by the method. will be.
일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도인 제1도에서 보는 것처럼 액정표시장치는 매트릭스상으로 복수의 화소가 배치된 기판(이하 제1기판이라 칭한다)을 갖고 있다.As shown in FIG. 1, which is a perspective view of a basic structure showing a part of a general active matrix liquid crystal display device, the liquid crystal display device has a substrate (hereinafter referred to as a first substrate) having a plurality of pixels arranged in a matrix.
제1기판(3)의 액정표시부의 각 화소전극(4)은 인접하는 2개의 게이트버스라인(17)과 인접하는 2개의 데이타버스라인(15)이 교차하여 만드는 부분에 배치된다.Each pixel electrode 4 of the liquid crystal display of the first substrate 3 is disposed at a portion where two adjacent gate bus lines 17 and two adjacent data bus lines 15 cross each other.
상기 게이트버스라인(17)은 수평 방향으로 형성되고 상기 게이트버스라인(17)에서 분기한 게이트전극(도면에 표시되지 않음)이 종 방향으로 복수개 형성된다.The gate bus line 17 is formed in a horizontal direction, and a plurality of gate electrodes (not shown) branched from the gate bus line 17 are formed in the longitudinal direction.
한편 상기 데이타버스라인(15)은 종 방향으로 형성되고 상기 데이타버스라인(15)에서 분기한 소스전극(도면에 표시되지 않음)이 수평 방향으로 복수개 형성된다.On the other hand, the data bus line 15 is formed in the longitudinal direction and a plurality of source electrodes (not shown) branched from the data bus line 15 are formed in the horizontal direction.
상기 게이트버스라인(17)과 데이타버스라인(15)이 교차하는 부분에 TFT(8)가 형성되고 상기 TFT(8)는 화소전극(4)과 전기적으로 접촉되도록 형성되어 있다.A TFT 8 is formed at a portion where the gate bus line 17 and the data bus line 15 cross each other, and the TFT 8 is formed to be in electrical contact with the pixel electrode 4.
한편 액정표시장치는 칼라필터층(38)과 공통전극(37)이 형성된 기판(이하 제2기판이라 칭한다)이 있다.On the other hand, the liquid crystal display includes a substrate (hereinafter referred to as a second substrate) on which the color filter layer 38 and the common electrode 37 are formed.
상기 제1기판(3)과 제2기판(2)은 대향하게 배치되며 두 기판 사이에는 액정(40)이 채워진다.The first substrate 3 and the second substrate 2 are disposed to face each other, and the liquid crystal 40 is filled between the two substrates.
제1기판(3)과 제2기판(2)에는 각각 편광판(1)이 형성되어 있다.The polarizing plate 1 is formed in the 1st board | substrate 3 and the 2nd board | substrate 2, respectively.
상기 제1도에서 설명되지 않은 (11),(11')은 투명기판이다.11 and 11 ', which are not described in FIG. 1, are transparent substrates.
상기와 같은 여러 구성요소가 결합되어 액티브 매트릭스 액정 표시장치가 완성 된다.The above components are combined to form an active matrix liquid crystal display.
상기와 같은 여러 구성요소 중 본 발명의 목적과 관련이 있는 제1기판(3)의 제조방법을 도면을 참고하여 상세히 설명한다.With reference to the drawings will be described in detail with respect to the manufacturing method of the first substrate (3) related to the object of the present invention among the various components as described above.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도이다.2 is a partial plan view of a conventional active matrix liquid crystal display device.
제3도는 제2도의 III-III선을 따라 절단한 제1기판(3)의 단면도이다.3 is a cross-sectional view of the first substrate 3 taken along the line III-III of FIG.
제3도에 의하여 알 수 있듯이 종래의 제조방법으로 제조된 액티브 매트릭스 액정표시장치의 제1기판(3)의 구성은 이하와 같다.As can be seen from FIG. 3, the configuration of the first substrate 3 of the active matrix liquid crystal display device manufactured by the conventional manufacturing method is as follows.
투명기판(11) 위에 횡방향으로 형성되는 게이트버스라인(17)과 상기 게이트버스라인(17)에서 종방향으로 분기하는 게이트전극(17a)이 형성된다.A gate bus line 17 formed laterally on the transparent substrate 11 and a gate electrode 17a branching in the longitudinal direction from the gate bus line 17 are formed.
상기 게이트전극(17a)은 절연성을 향상 시키고 힐락(hillock)을 방지하기 위하여 양극산화되어 있다.The gate electrode 17a is anodized to improve insulation and prevent hillocks.
게이트전극(17a)이 형성된 투명기판(11) 위에 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기막으로 된 게이트절연막(23)이 형성된다.A gate insulating film 23 made of an inorganic film such as silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the transparent substrate 11 on which the gate electrode 17a is formed.
상기 게이트전극(17a) 부분의 게이트절연막(23) 위에 비정질 실리콘(이하 a-Si 이라 칭한다)등의 반도체층(22)이 형성된다.A semiconductor layer 22 such as amorphous silicon (hereinafter referred to as a-Si) is formed on the gate insulating film 23 in the gate electrode 17a portion.
상기 a-Si 등의 반도체층(22) 위에 오믹접촉층(25)이 형성된다.An ohmic contact layer 25 is formed on the semiconductor layer 22 such as a-Si.
종방향으로 형성되는 소스버스선(15)과 상기 소스버스선(15)에서 횡방향으로 분기하여 소스전극(15a)이 형성되며 소스전극(15a)과 소정의 간격을 두고 드레인전극(15b)이 형성된다.A source electrode 15a is formed by branching in the longitudinal direction from the source bus line 15 and the source bus line 15 formed in the longitudinal direction, and the drain electrode 15b is spaced apart from the source electrode 15a at a predetermined interval. Is formed.
상기 소스전극(15a) 및 드레인전극(15b)은 오믹접촉층(25)과 접촉되도록 형성된다.The source electrode 15a and the drain electrode 15b are formed to contact the ohmic contact layer 25.
상기 소스 드레인전극 등을 덮도록 질화실리콘(SiNx)등의 무기막으로 된 보호막(26)이 형성되고, 드레인전극부의 콘택홀(31)을 통하여 드레인전극(15b)과 접촉되는투명도전막인 ITO(Indium Tin Oxide)막이 보호막(26) 위에 형성되어 화소전극(4)이 구성된다.A protective film 26 made of an inorganic film such as silicon nitride (SiNx) is formed to cover the source drain electrode and the like, and the ITO (transparent conductive film contacting the drain electrode 15b through the contact hole 31 of the drain electrode part) is formed. An indium tin oxide film is formed on the passivation film 26 to form the pixel electrode 4.
그런데 상기와 같은 종래의 제조방법으로 제1기판(3)을 제작하여 구성한 액티브 매트릭스 액정표시장치의 제조방법은However, the manufacturing method of the active matrix liquid crystal display device manufactured by manufacturing the first substrate 3 by the conventional manufacturing method as described above
첫째, 데이타버스라인(15)이 게이트버스라인(17)과의 교차점 부분에서 제4도와 같이 라인단차를 따라 게이트버스라인(17)을 그대로 타고넘어가기 때문에 상기 데이타버스라인(15)의 단차지는 부분에서 데이타버스라인이 단선되거나 데이타버스라인(15)이 게이트버스라인(17)과 쇼트되는 불량이 발생할 수 있으며First, since the data bus line 15 crosses the gate bus line 17 as it is along the line step at the intersection with the gate bus line 17, the step of the data bus line 15 In this case, the data bus line may be disconnected or the data bus line 15 may be shorted with the gate bus line 17.
둘째, 종래의 제조방법으로 높은 개구율을 구현하기 위하여 SiNx, SiOx 등의 무기막으로 된 보호막(26) 위에 형성되는 화소전극(4)을 제5도와 같이 게이트버스라인(17)과 데아타버스라인(15)위에 중첩하도록 형성사면 상기 화소전극(4)이 게이트버스라인(17) 및 데이타버스라인(15)과 중첩되는 부분에서 화소의 화질 및 콘트라스트가 저하되는 문제점이 발생한다.Second, the pixel bus 4 formed on the passivation layer 26 made of an inorganic film such as SiNx, SiOx, or the like to realize a high aperture ratio by the conventional manufacturing method, as shown in Fig. 5, the gate bus line 17 and the deata bus line If the pixel electrode 4 overlaps the gate bus line 17 and the data bus line 15, a problem occurs that the image quality and contrast of the pixel are deteriorated.
상기 화질 및 콘트라스트의 저하의 원인은 SiNx, SiOx 등의 무기막으로 된 보호막(26)을 형성하고 상기 보호막(26) 위에 화소전극을 게이트버스라인(17)과 데이타버스라인(15)에 중첩하여 형성하였을 때 차후에 진행하는 배향막의 러빙 공정에서 게이트버스리안(17)과 데이타버스라인(15)의 단차진 부분의 러빙 불량으로 인하여 단차진 부분의 액정분자의 배향상태가 다르게 되기 때문이다.The deterioration of the image quality and contrast may be achieved by forming a protective film 26 made of an inorganic film such as SiNx, SiOx, and the like, and overlapping the pixel electrode on the protective film 26 with the gate bus line 17 and the data bus line 15. This is because the alignment states of the liquid crystal molecules of the stepped portions are different due to the poor rubbing of the stepped portions of the gate busian 17 and the data bus line 15 in the rubbing process of the alignment film which is subsequently performed when formed.
상기의 종래 액정표시장치의 제조방법의 문제점 즉, 배향막의 러빙 불량이나 쇼트불량, 개구율이 작은 문제점은 게이트절연막(23)과 보호막 (26)을 유기절연막으로 구성함으로써 어느정도 해결할 수 있다.The problem of the conventional manufacturing method of the liquid crystal display device, that is, the problem of poor rubbing, short defect, and small aperture ratio of the alignment layer can be solved to some extent by configuring the gate insulating film 23 and the protective film 26 with an organic insulating film.
그러나 상기 유기절연막을 사용함으로써 TFT의 반도체층(22)과 유기절연막이 접촉되는 계면 부분에서 전하의 차지트랩(charge trap)이 발생하여 TFT의 ON특성이 일정량만큼 쉬프트(shift)되어 TFT의 안정성이 떨어지는 문제점이 있다.However, by using the organic insulating film, charge traps of charge are generated at the interface portion where the semiconductor layer 22 and the organic insulating film of the TFT come into contact with each other, thereby shifting the ON characteristic of the TFT by a certain amount, thereby improving stability of the TFT. There is a problem falling.
또한, 유기절연막은 다른 물질 예를 들어 금속, ITO막 등과 결합력이 약하기 때문에 유기절연막 위에 다른 물질을 증착하거나 패터닝할 때 많은 불량이 발생한다. 본 발명의 목적은 게이트버스라인(17)과 데이타버스라인(15)과의 교차점 부분 등에서 데이타버스라인이 단선되거나, 데이타버스라인(15)과 게이트버스라인(17)이 쇼트되지 않도록 하며, 높은 개구율을 갖고, 특히 TFT 등의 스위칭 소자가 안정적인 특성을 갖는 액정표시장치를 제공하는데 있다.In addition, since the organic insulating film has a weak bonding force with another material, for example, a metal, an ITO film, or the like, many defects occur when the other material is deposited or patterned on the organic insulating film. An object of the present invention is to prevent the data bus line from being disconnected or the data bus line 15 and the gate bus line 17 from shorting at the intersection portion of the gate bus line 17 and the data bus line 15, and the like. SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device having an aperture ratio, in particular, switching elements such as TFTs having stable characteristics.
본 발명의 액티브 매트릭스 액정표시장치는 상기 목적을 달성하기 위하여 게이트절연막(23)을 유기절연막으로 형성하고,In the active matrix liquid crystal display device of the present invention, in order to achieve the above object, the gate insulating film 23 is formed of an organic insulating film,
상기 게이트절연막 표면을 N2N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 반도체층을 게이트전극부의 게이트절연막 위에 형성하고,After the plasma interfacial treatment of the gate insulating film surface with a gas containing N 2 N, a gas containing F, and the like, a semiconductor layer is formed on the gate insulating film of the gate electrode portion,
상기 반도체층과 접촉되도록 데이타버스라인(15)에서 분기하는 소스/드레인전극을 형성하고,Forming a source / drain electrode branching from the data bus line 15 to be in contact with the semiconductor layer,
노츨 된 반도체층 표면에 N2N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 유기절연막으로 보호막(26)을 형성하여 제1기판(3)을 구성하는 것을 특징으로 한다.The first substrate 3 is configured by forming a protective film 26 using an organic insulating film after plasma interfacial treatment with a gas containing N 2 N, a gas containing F, or the like on the surface of the semiconductor layer.
상기 유기절연막은 표1-1의 벤조싸이클로부텐 (Benzocyclobytene:BCB), F첨가파레린 등과 표1-1에는 언급되지 않은 PFCB(Perfluorocyclobutane) 등을 사용한다.As the organic insulating layer, Benzocyclobytene (BCB), F-added parerin, and the like, and PFCB (Perfluorocyclobutane) not mentioned in Table 1-1, are used.
이러한 유기물질은 첨가물이나 유사한 유기물질의 구조에 따라 빛에 반응을 일으킬 수 있다.These organic substances may react to light depending on the structure of additives or similar organic substances.
상기 유기절연막은 단차를 타고넘는 레벨링특성이 양호하여 액정표시장치의 기판표면을 평탄화할 수 있고 단차에 의한 액정의 배향불량을 줄일 수 있으며 또한, 유기절연막은 무기절연막에 비하여 낮은 비유전율을 갖고 있으므로 상기 유기절연막위에 데이타버스라인 등의 라인과 중첩되게 화소전극을 형성하여 높은 개구율을 갖는 액정표시장치를 구성하더라도 상기 화소전극과 라인이 중첩되는 부분에서 기생용량의 발생으로인한 전압왜곡현상이 발생하지 않기 때문에 화면 깜박임 등의 불량이 발생하지 않는 액정표시장치의 제공을 가능하게한다.Since the organic insulating layer has a good leveling characteristic that exceeds the step, it is possible to flatten the surface of the substrate of the liquid crystal display device, reduce the misalignment of the liquid crystal due to the step, and the organic insulating layer has a lower relative dielectric constant than the inorganic insulating layer. Even when a pixel electrode is formed on the organic insulating layer to overlap a line such as a data bus line to form a liquid crystal display device having a high aperture ratio, voltage distortion due to parasitic capacitance does not occur at the portion where the pixel electrode and the line overlap. Therefore, it is possible to provide a liquid crystal display device in which a defect such as screen flicker does not occur.
또한 데이트절연막(23)으로 유기절연막을 사용하면 막의 단차가 발생하지 않기 때문에 게이트버스라인(15)과 데이타버스라인(17)이 교차하는 부분 등에서 데이타버스라인(17)이 단선되거나 쇼트되는 불량이 발생하지 않는 장점이 있다.In addition, when the organic insulating film is used as the data insulating film 23, since no step difference occurs, a defect in which the data bus line 17 is disconnected or shorted at a portion where the gate bus line 15 and the data bus line 17 cross each other is eliminated. There is an advantage that does not occur.
이하 본 발명의 실시예에서는 비유전율이 3.0 이하인 유기절연막 중 Si-O 결합 구조를 포함하는 BCB를 예로들어 액티브 매트릭스 액정표시장치의 제1기판의 제조방법을 상세히 설명한다.Hereinafter, a method of manufacturing a first substrate of an active matrix liquid crystal display device will be described in detail with reference to BCB including a Si—O bonding structure among organic insulating films having a relative dielectric constant of 3.0 or less.
[실시예 1]Example 1
본 발명의 실시예 1은 본 발명의 액티브 매트릭스 액정표시장치의 평면도인 제5도의 VI-VI선을 절단하여 나타내는 제6도의 공정 단면도에 의하여 액티브 매트릭스 액정표시장치의 제조방법을 설명한다.Embodiment 1 of the present invention describes a method of manufacturing an active matrix liquid crystal display device by a process sectional view of FIG. 6, which is taken along line VI-VI of FIG. 5, which is a plan view of the active matrix liquid crystal display device of the present invention.
투명기판(11) 위에 양극산화 가능한 금속(Al, AlTa, AlMo, Ta, Ti) 또는 양극산화가 일어나지 않는 Cr금속 등을 증착하고, 상기 금속막 위에 포토레지스트를 도포하고, 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 상기 금속막을 웨트에칭(wet 에칭) 등의 방법으로 에칭하여 게이트버스라인과 게이트버스라인에서 분기하는 게이트전극(17a)을 형성한다(제6a도).Anodized metal (Al, AlTa, AlMo, Ta, Ti) or Cr metal without anodization is deposited on the transparent substrate 11, a photoresist is applied on the metal film, and the photoresist is formed in a predetermined pattern. The metal film is etched by wet etching or the like according to the developed pattern to form a gate electrode 17a branching from the gate bus line and the gate bus line (Fig. 6A).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist left on the substrate is removed by a separate process.
이어서 상기 금속막이 양극산화 가능한 금속일 경우에는 절연성을 향상 시키고 힐락(hillock)을 방지하기 위하여 게이트버스라인(17) 및 게이트전극(17a)에 양극산화막(35)을 형성한다(제6b도).Subsequently, when the metal film is an anodized metal, an anodization film 35 is formed on the gate bus line 17 and the gate electrode 17a to improve insulation and prevent hillock (FIG. 6B).
상기 공정에 이어서 게이트절연막(23)이 되는 BCB를 도포하고 상기 BCB표면을 NN을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36a)처리한다(제6c도).Subsequently to the above process, BCB serving as the gate insulating film 23 is applied, and the surface of the BCB is treated with a plasma interface 36a with a gas containing NN, a gas containing F, or the like (FIG. 6C).
상기 게이트절연막(23)을 Si와 O의 결합구조를 포함하는 유기절연막으로 구성하고 표면을 계면처리하여 Si-N(질화규소)또는 Si-F(불화규소) 결합이 형성되도록 함으로써 이후의 공정에서 형성되는 반도체층과 유기절연막 사이에서 전하의 차지트렙이 발생하지 않도록하여 TFT의 특성을 안정시킬 수 있다.The gate insulating film 23 is formed of an organic insulating film including a bonding structure of Si and O, and the surface is interfacial so that a Si-N (silicon nitride) or Si-F (silicon fluoride) bond is formed in a subsequent process. The characteristics of the TFT can be stabilized by preventing charge trapping from occurring between the semiconductor layer and the organic insulating layer.
또한 종래의 무기절연막을 사용하였을 때 게이트버스라인(17)과 데이타버스라인(15)의 교차점 부분에서 발생하는 데이타버스라인(15)의 단선이나 쇼트불량이 해소된다.In addition, when a conventional inorganic insulating film is used, disconnection or short defect of the data bus line 15 occurring at the intersection of the gate bus line 17 and the data bus line 15 is eliminated.
이어서 반도체층(22)이 되는 a-Si층과 오믹접촉층(25)이 되는 n+형 a-Si층을 연속하여 증착한 후 상기 n+형 a-Si층 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 n+형 a-Si층과 a-Si층을 동시에 에칭하여 오믹접촉층(25)과 반도체층(22)을 형성한다(제6d도).Subsequently, the a-Si layer serving as the semiconductor layer 22 and the n + -type a-Si layer serving as the ohmic contact layer 25 are successively deposited, and then a photoresist is applied on the n + -type a-Si layer. Is developed to a predetermined pattern, and the ohmic contact layer 25 and the semiconductor layer 22 are formed by simultaneously etching the n + type a-Si layer and the a-Si layer according to the developed pattern (Fig. 6D). .
상기 가판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist left on the substrate is removed by a separate process.
이어서 Al 금속막 등을 기판의 전체면에 스퍼터링법으로 증착하고, 상기 금속막위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현앗하고, 상기 현상된 패턴에 따라 금속막을 에칭하여 신호선으로 기능하는 데이타버스라인(15)과 상기 데이타버스라인(15)에서 분기한 소스전극(15a)및 출력단자로 기능하는 드레인전극(15b)을 형성한다. 이어서 상기 소스전극 및 드레인전극을 마스크로 사용하여 오믹접촉층(25)이 양쪽으로 분리 되도록 오믹접촉층(25)의 중앙부분을 에칭한다(제6e도).Subsequently, an Al metal film or the like is deposited on the entire surface of the substrate by a sputtering method, a photoresist is applied on the metal film, the photoresist is deposited to a predetermined pattern, and the metal film is etched according to the developed pattern to signal lines. A data bus line 15 functioning as a source, a source electrode 15a branched from the data bus line 15, and a drain electrode 15b functioning as output terminals are formed. Next, using the source electrode and the drain electrode as a mask, the center portion of the ohmic contact layer 25 is etched so that the ohmic contact layer 25 is separated on both sides (Fig. 6E).
이어서 상기 오믹접촉층(25)의 중앙 부분의 에칭으로 인하여 노출된 반도체층 표면에 NN을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36b)처리한 후 보호막(26)이 되는 BCB를 도포한다(제6f도).Subsequently, after the plasma interface 36b is treated with a gas including NN, a gas containing F, and the like, the BCB serving as the protective layer 26 is exposed to the surface of the semiconductor layer exposed by etching of the central portion of the ohmic contact layer 25. It apply | coats (FIG. 6f).
상기와 같이 게이트절연막(23)이 되는 유기절연막 표면이나 또는 노출된 반도체층 표면에 NN을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36a),(36b)처리하면 아기 플라즈마 계면처리된 계면의 겨합에너지를 크게하기 때문에 반도체층(22)의 계면에서는 전하의 차지트렙(charge trap)이 발생하지 않아 TFT가 안정될 뿐만 아니라 계면처리된 유기절연막 위에 다른 물질 예를 들어 금속, ITO막, a-Si층 등을 증착하거나 패터닝하더라도 막의 박리나 패터닝 불량은 발생하지 않는다.As described above, when the plasma interfaces 36a and 36b are treated with a gas containing NN, a gas containing F, or the like on the surface of the organic insulating film serving as the gate insulating film 23 or the exposed semiconductor layer, the baby plasma surface treatment is performed. As the combined energy of the interface is increased, charge traps of charges do not occur at the interface of the semiconductor layer 22, so that the TFT is stabilized and other materials such as metal, ITO film, Even if the a-Si layer or the like is deposited or patterned, no peeling or patterning failure of the film occurs.
따라서 유기절연막을 게이트절연막(23)과 보호막(26)으로 사용하고 필요에 따라 형성된 막을 계면처리함으로써 게이트버스라인(17)과 데이타버스라인(15)과의 교차점 부분 등에서 데이타버스라인(15)이 단선되거나, 데이타버스라인(15)과 게이트버스라인(17)이 쇼트되지 않도록 하며, 높은 개구율을 갖고, 특히 TFT 등의 스위칭 소자가 안정적인 특성을 갖도록 할 수 있다.Therefore, by using the organic insulating film as the gate insulating film 23 and the protective film 26 and interfacing the film formed as necessary, the data bus line 15 is formed at the intersection portion of the gate bus line 17 and the data bus line 15 and the like. It is possible to prevent disconnection or short circuit between the data bus line 15 and the gate bus line 17, to have a high aperture ratio, and in particular, to ensure that switching elements such as TFTs have stable characteristics.
이어서 상기 유기절연막으로 된 보호막(26) 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막(26)을 에칭하여 드레인전극부와 통하는 콘택홀(31)을 형성한다(제6g도).Next, a photoresist is applied on the passivation layer 26 made of the organic insulating layer, and the photoresist is developed to have a predetermined pattern, and the passivation layer 26 is etched according to the developed pattern to contact the drain electrode part ( 31) (Fig. 6g).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist left on the substrate is removed by a separate process.
이어서 상기 콘택홀이 형성된 보호막(26) 위에 ITO(Indium Tin Oxide)막을 스퍼터링법으로 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 제5도와 같이 데이타버스라인에 중첩되도록 화소전극(4)을 형성한다(제6h도).Subsequently, an indium tin oxide (ITO) film is deposited on the protective layer 26 having the contact hole by sputtering, a photoresist is applied on the ITO film, and the photoresist is developed to have a predetermined pattern. In this manner, the ITO film is etched to form the pixel electrode 4 so as to overlap the data bus line as shown in FIG. 5 (FIG. 6H).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist left on the substrate is removed by a separate process.
본 발명의 액티브 메트릭스 액정표시장치의 일부 평면도를 나타내는 제5도에서는 화소전극(4)이 데이타버스라인(15)에만 중첩되어 있지만 다른 부분 즉, 게이트버스라인(17) 및 TFT부분 등에도 선택적으로 중첩되도록하여 개구율을 극대화 할 수 있다.In FIG. 5, which shows a partial plan view of the active matrix liquid crystal display device of the present invention, the pixel electrode 4 overlaps only the data bus line 15, but is selectively applied to other portions, that is, the gate bus line 17 and the TFT portion. By overlapping, the aperture ratio can be maximized.
일반적으로 게이트버스라인(17)과 중첩되는 화소전극 부분은 보조용량 전국이 되는 부분이나 상기 보조용량전극의 형성과정에 대한 설명은 생략하였다.In general, the pixel electrode portion overlapping the gate bus line 17 is a portion of the storage capacitor nationwide, but the description of the formation process of the storage capacitor electrode is omitted.
본 발명은 화소전극이 보호막 위에 형성되는 IOP(ITO On Passivation) 구조에 적용된 것만을 설명하였지만 화소전극이 형성되는 위치에 관계없이 본 발명의 적용이 가능하다.Although the present invention has only been applied to the IOP (ITO On Passivation) structure in which the pixel electrode is formed on the passivation layer, the present invention can be applied regardless of the position where the pixel electrode is formed.
예를 들면 반도체층-오믹접촉층을 형성하기 전 또는 후에 화소전극이 형성될 수 있다(제7도).For example, a pixel electrode may be formed before or after forming the semiconductor layer-ohmic contact layer (FIG. 7).
그리고 공통전극은 화소전극이 형성된 동일 기판 위에 형성될 수 있고, 공통전극은 화소전극이 형성된 기판과 대향하는 기판에 형성될 수도 있다.The common electrode may be formed on the same substrate on which the pixel electrode is formed, and the common electrode may be formed on a substrate facing the substrate on which the pixel electrode is formed.
상기 공통전극과 화소전극이 동일 기판에 형성되는 구조 즉, IPS(In-Plane-Switching)모드는 광시야각 구현에 유리하다.The structure in which the common electrode and the pixel electrode are formed on the same substrate, that is, in-plane switching (IPS) mode is advantageous for implementing a wide viewing angle.
또한 제1기판이 제8도, 제9도, 제10도의 구조를 갖는 액정표시장치에 있어서도 본 발명을 적용할 수 있다.The present invention can also be applied to a liquid crystal display device in which the first substrate has the structures shown in FIG. 8, FIG. 9, and FIG.
Claims (20)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960027655A KR100213966B1 (en) | 1996-07-09 | 1996-07-09 | Active matrix liquid crystal display device and its manufacturing method |
FR9708020A FR2751131B1 (en) | 1996-07-09 | 1997-06-26 | METHOD FOR MANUFACTURING A LIQUID CRYSTAL ACTIVE MATRIX DISPLAY DEVICE AND STRUCTURE OF THE DISPLAY DEVICE ACCORDING TO THIS METHOD |
JP9191987A JPH1082997A (en) | 1996-07-09 | 1997-07-02 | Production of active matrix liquid crystal display device and active matrix liquid crystal display device |
GB9714111A GB2315158B (en) | 1996-07-09 | 1997-07-03 | A method of manufacturing an active matrix liquid crystal display and the structure of the liquid crystal display manufactured by the same method |
US08/889,096 US6188452B1 (en) | 1996-07-09 | 1997-07-07 | Active matrix liquid crystal display and method of manufacturing same |
DE19729176A DE19729176C2 (en) | 1996-07-09 | 1997-07-08 | Manufacturing method for an active matrix liquid crystal display and structure of the liquid crystal display manufactured by this manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960027655A KR100213966B1 (en) | 1996-07-09 | 1996-07-09 | Active matrix liquid crystal display device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980010548A KR980010548A (en) | 1998-04-30 |
KR100213966B1 true KR100213966B1 (en) | 1999-08-02 |
Family
ID=19465795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960027655A KR100213966B1 (en) | 1996-07-09 | 1996-07-09 | Active matrix liquid crystal display device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100213966B1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641731B1 (en) * | 1999-11-05 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Method of Fabricating the Same |
KR100853219B1 (en) * | 2002-03-22 | 2008-08-20 | 삼성전자주식회사 | Method for manufacturing thin film transistor array panel for display device |
KR100853220B1 (en) * | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | Method for manufacturing thin film transistor array panel for display device |
KR100672571B1 (en) * | 2004-08-11 | 2007-01-24 | 엘지전자 주식회사 | Defroster of evaporator for refrigerator |
WO2005052474A2 (en) | 2003-11-28 | 2005-06-09 | Lg Electronics Inc. | Defroster for evaporator in refrigerator |
EP2290307B1 (en) | 2008-04-28 | 2018-09-12 | Amogreentech Co., Ltd. | Evaporator with defrost heater having strip type plane heating elements |
-
1996
- 1996-07-09 KR KR1019960027655A patent/KR100213966B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980010548A (en) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100223153B1 (en) | Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device | |
JP3269787B2 (en) | Liquid crystal display | |
US5917564A (en) | Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby | |
US7129105B2 (en) | Method for manufacturing thin film transistor array panel for display device | |
JP2001339072A (en) | Liquid crystal display device | |
KR19980087264A (en) | TF array substrate, its manufacturing method and manufacturing method thereof | |
KR100322970B1 (en) | Method for manufacturing fringe field switching mode lcd | |
KR100322968B1 (en) | Method for manufacturing fringe field switching mode lcd | |
JP2000162647A (en) | Thin-film transistor substrate for liquid crystal display device and its production | |
US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
JP2000214481A (en) | Liquid crystal display device and its production | |
KR100232682B1 (en) | Structure and manufacturing method of liquid crystal display device | |
KR100213966B1 (en) | Active matrix liquid crystal display device and its manufacturing method | |
KR100272266B1 (en) | Thin film transistor and method of manufacturing same | |
KR100360751B1 (en) | Liquid crystal display device | |
US20020041347A1 (en) | Liquid crystal display device and fabricating method thereof | |
KR20080047085A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR100192507B1 (en) | A structure and fabrication method of tft-lcd | |
KR100213967B1 (en) | Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device | |
JPH1082997A (en) | Production of active matrix liquid crystal display device and active matrix liquid crystal display device | |
KR100493380B1 (en) | Method for manufacturing liquid crystal display device | |
JP2882319B2 (en) | LCD panel | |
KR100686235B1 (en) | A panel for liquid crystal display | |
KR100488936B1 (en) | LCD | |
KR100232681B1 (en) | Manufacturing method and structure of liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 18 |
|
EXPY | Expiration of term |