KR980010548A - Method for manufacturing active matrix liquid crystal display device and active matrix liquid crystal display device - Google Patents

Method for manufacturing active matrix liquid crystal display device and active matrix liquid crystal display device Download PDF

Info

Publication number
KR980010548A
KR980010548A KR1019960027655A KR19960027655A KR980010548A KR 980010548 A KR980010548 A KR 980010548A KR 1019960027655 A KR1019960027655 A KR 1019960027655A KR 19960027655 A KR19960027655 A KR 19960027655A KR 980010548 A KR980010548 A KR 980010548A
Authority
KR
South Korea
Prior art keywords
insulating film
bus line
forming
organic insulating
gate
Prior art date
Application number
KR1019960027655A
Other languages
Korean (ko)
Other versions
KR100213966B1 (en
Inventor
김정현
박성일
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960027655A priority Critical patent/KR100213966B1/en
Priority to FR9708020A priority patent/FR2751131B1/en
Priority to JP9191987A priority patent/JPH1082997A/en
Priority to GB9714111A priority patent/GB2315158B/en
Priority to US08/889,096 priority patent/US6188452B1/en
Priority to DE19729176A priority patent/DE19729176C2/en
Publication of KR980010548A publication Critical patent/KR980010548A/en
Application granted granted Critical
Publication of KR100213966B1 publication Critical patent/KR100213966B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

본 발명의 액티브 매트릭스 액정표시장치의 제조방법은 투명기판 위에 게이트버스라인에서 분기하는 게이트전극을 형성하는 공정과, 유기절연막으로 게이트절연막(23)을 형성하는 공정과, 이 게이트절연막 표면을 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 반도체층을 게이트전극부의 게이트절연막 위에 형성하는 공정과, 이 반도체층과 접촉되도록 데이터버스라인(15)에서 분기하는 소스/드레인전극을 형성하는 공정과, 소스/드레인전극을 형성한 후 노출 된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 유기절연막으로 보호막(26)을 형성하는 공정을 포함하도록 하여 스위칭 소자의 안정적인 특성을 유지하며 화질과 콘트라스트의 저하없이 높은 개구율을 구현하는 액티브 매트릭스 액정표시장치를 제공하는 데 있다.A method of manufacturing an active matrix liquid crystal display device according to the present invention includes the steps of forming a gate electrode branched on a gate bus line on a transparent substrate; forming a gate insulating film (23) as an organic insulating film; A step of forming a semiconductor layer on the gate insulating film of the gate electrode portion by performing a plasma interface treatment with a gas containing N, a gas containing F, or the like; a step of forming a source / drain branching in the data bus line 15 Forming a protective film 26 with an organic insulating film after forming a source / drain electrode, plasma-treating the surface of the exposed semiconductor layer with a gas containing N 2, N, or a gas containing F, , And thus the stable characteristics of the switching device are maintained. In addition, Acti, which realizes high aperture ratio without deteriorating image quality and contrast, To provide a matrix liquid crystal display device.

Description

액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치Method for manufacturing active matrix liquid crystal display device and active matrix liquid crystal display device

제1도는 일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도.FIG. 1 is a perspective view of a basic structure showing a part of a general active matrix liquid crystal display device. FIG.

제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도.FIG. 2 is a plan view of a part of a conventional active matrix liquid crystal display; FIG.

제3도는 제2도의 Ⅲ-Ⅲ선을 절단하여 나타내는 종래의 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도.3 is a cross-sectional view of a first substrate 3 of a conventional active matrix liquid crystal display device in which a line III-III in FIG. 2 is cut.

제4도는 종래의 게이트버스라인 및 데이터버스라인의 교차점을 나타내는 사시도.FIG. 4 is a perspective view showing an intersection point of a conventional gate bus line and a data bus line; FIG.

제5도는 발명의 액티브 매트릭스 액정표시장치의 일부 평면도.FIG. 5 is a plan view of a part of an active matrix liquid crystal display device of the present invention. FIG.

제6도, 제7도는 제5도의 Ⅵ-Ⅵ선을 절단하여 나타내는 본 발명의 액티브 매트릭스 액정 표시장치의 제1기판(3)의 제조공정 단면도.6 is a cross-sectional view showing a manufacturing process of the first substrate 3 of the active matrix liquid crystal display device of the present invention in which the line VI-VI of FIG.

제8도, 제9도, 제10도는 본 발명의 적용이 가능한 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도Figs. 8, 9 and 10 are cross-sectional views of the first substrate 3 of the active matrix liquid crystal display device to which the present invention is applicable

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

(1) : 편광판 (22) : 반도체층(1): Polarizing plate (22): Semiconductor layer

(2) : 제2기판 (25) : 오믹접촉층(2): second substrate (25): ohmic contact layer

(3) : 제1기판 (26) : 보호막(3): first substrate (26): protective film

(4) : 화소전극 (40) : 액정(4): pixel electrode (40): liquid crystal

(15a) : 소스전극 (8) : TFT(15a): source electrode (8): TFT

(15) : 데이터버스라인 (15b) : 드레인전극(15): data bus line (15b): drain electrode

(17a) : 게이트전극 (17) : 게이트버스라인(17a): gate electrode (17): gate bus line

(11),(11') : 투명기판 (23) : 게이트절연막(11), (11 '): transparent substrate 23: gate insulating film

(35) : 양극산화막 (31) : 콘택홀(35): anodic oxide film (31): contact hole

(36a) : BCB막의 가스 플라즈마 처리된 계면(36a): gas plasma-treated interface of the BCB film

(36b) : 반도체층의 가스 플라즈마 처리된 계면(36b): a gas plasma-treated interface of the semiconductor layer

본 발명은 박막 트랜지스터(이하TFT라 칭한다)를 포함하는 액티브 매트릭스 액정표시장치의 제조방법 및 그 제조방법에 의하여 제조되는 액티브 매트릭스 액정 표시장치의 구조에 관한 것으로써 특히 TFT의 제조방법 및 구조에 관한 것이다.The present invention relates to a manufacturing method of an active matrix liquid crystal display device including a thin film transistor (hereinafter referred to as a TFT) and a structure of an active matrix liquid crystal display device manufactured by the manufacturing method, and more particularly, will be.

일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도인 제1도에서 보는 것처럼 액정표시장치는 매트릭스상으로 복수의 화소가 배치된 기판(이하 제1기판이라 칭한다)를 갖고 있다.As shown in FIG. 1, which is a basic structural view showing a part of a general active matrix liquid crystal display device, a liquid crystal display device has a substrate on which a plurality of pixels are arranged in a matrix (hereinafter referred to as a first substrate).

제1기판(3)의 액정표시부의 각 화소전극(4)은 인접하는 2개의 게이트버스라인(17)과 인접하는 2개의 데이터버스라인(15)이 교차하여 만드는 부분에 배치된다.Each of the pixel electrodes 4 of the liquid crystal display part of the first substrate 3 is disposed at a portion where two adjacent gate bus lines 17 and two adjacent data bus lines 15 are formed to cross each other.

상기 게이트버스라인(17)은 수평 방향으로 형성되고 상기 게이트버스라인(17)에서 분기한 게이트전극(도면에 표시되지 않음)이 종 방향으로 복수개 형성된다.The gate bus line 17 is formed in a horizontal direction and a plurality of gate electrodes (not shown) branched from the gate bus line 17 are formed in the longitudinal direction.

한편 상기 데이터버스라인(15)은 종 방향으로 형성되고 상기 데이터버스라인(15)에서 분기한 소스전극(도면에 표시되지 않음)이 수평 방향으로 복수개 형성된다.On the other hand, the data bus line 15 is formed in a longitudinal direction and a plurality of source electrodes (not shown) branched from the data bus line 15 are formed in the horizontal direction.

상기 게이트버스라인(17)과 데이터버스라인(15)이 교차하는 부분에 TFT(8)가 형성되고 상기 TFT(8)는 화소전극(4)과 전기적으로 접촉되도록 형성되어 있다.A TFT 8 is formed at a portion where the gate bus line 17 and the data bus line 15 intersect and the TFT 8 is formed to be in electrical contact with the pixel electrode 4. [

한편 액정표시장치는 칼라필터층(38)과 공통전극(37)이 형성된 기판(이하 제2기판이라 칭한다)이 있다. 상기 제1기판(3)과 제2기판(2)은 대향하게 배치되며 두 기판 사이에는 액정(40)이 채워진다.On the other hand, the liquid crystal display device has a substrate on which a color filter layer 38 and a common electrode 37 are formed (hereinafter referred to as a second substrate). The first substrate 3 and the second substrate 2 are opposed to each other and the liquid crystal 40 is filled between the two substrates.

제1기판(3)과 제2기판(2)에는 각각 편광판(1)이 형성되어 있다.A polarizing plate 1 is formed on the first substrate 3 and the second substrate 2, respectively.

상시 제1도에서 설명되지 않은 (11),(11')은 투명기판이다.(11) and (11 '), which are not described in FIG. 1, are transparent substrates.

상기와 같은 여러 구성요소가 결합되어 액티브 매트릭스 액정표시장치가 완성된다.The above-described various components are combined to complete an active matrix liquid crystal display device.

상기와 같은 여러 구성요소 중 본 발명의 목적과 관련이 있는 제1기판(3)의 제조방법을 도면을 참고하여 상세히 설명한다.A method of manufacturing the first substrate 3, which is related to the object of the present invention, will be described in detail with reference to the drawings.

제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도이다.2 is a partial plan view of a conventional active matrix liquid crystal display device.

제3도는 제2도의 Ⅲ-Ⅲ선을 따라 절단한 제1기판(3)의 단면도이다.FIG. 3 is a cross-sectional view of the first substrate 3 cut along the line III-III in FIG. 2.

제3도에 의하여 알 수 있듯이 종래의 제조방법으로 제조된 액티브 매트릭스 액정표시장치의 제1기판(3)의 구성은 이하와 같다.As shown in FIG. 3, the structure of the first substrate 3 of the active matrix liquid crystal display device manufactured by the conventional manufacturing method is as follows.

투명기판(11) 위에 횡방향으로 형성되는 게이트버스라인(17)과 상기 게이트버스라인(17)에서 종방향으로 분기하는 게이트전극(17a)이 형성된다.A gate bus line 17 formed in a lateral direction on the transparent substrate 11 and a gate electrode 17a branched in the longitudinal direction in the gate bus line 17 are formed.

상기 게이트전극(17a)은 절연성을 향상 시키고 힐락(hillock)을 방지하기 위하여 양극산화되어 있다.The gate electrode 17a is anodized to improve insulation and prevent hillock.

게이트전극(17a)이 형성된 투명기판(11) 위에 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기막으로 된 게이트절연막(23)이 형성된다.A gate insulating film 23 made of an inorganic film such as silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the transparent substrate 11 on which the gate electrode 17a is formed.

상기 게이트전극(17a) 부분의 게이트절연막(23) 위에 비정질 실리콘(이하 a-Si이라 칭한다)등의 반도체층(22)이 형성된다.A semiconductor layer 22 such as amorphous silicon (hereinafter referred to as a-Si) is formed on the gate insulating film 23 of the gate electrode 17a.

상기 a-Si등의 반도체층(22)위에 오믹접촉층(25)이 형성된다.An ohmic contact layer 25 is formed on the semiconductor layer 22 such as a-Si.

종방향으로 형성되는 소스버스선(15)과 상기 소스버스선(15)에서 횡방향으로 분기하여 소스전극(15a)이 형성되며 소스전극(15a)과 소정의 간격을 두고 드레인전극(15b)이 형성된다.The source bus line 15 formed in the longitudinal direction and the source bus line 15 are laterally branched to form the source electrode 15a and the drain electrode 15b is formed at a predetermined distance from the source electrode 15a .

상기 소스전극(15a) 및 드레인전극(15b)은 오믹접촉층(25)과 접촉되도록 형성된다.The source electrode 15a and the drain electrode 15b are formed to be in contact with the ohmic contact layer 25.

상기 소스 드레인전극 등을 덮도록 질산실리콘(SiNx) 등의 무기막으로 된 보호막이(26)이 형성되고, 드레인전극부의 콘택홀(31)을 통하여 드레인전극(15b)과 접촉되는 투명도전막인 ITO(Indium Tin Oxide)막이 보호막(26)위에 형성되어 화소전극(4)이 구성된다.A protective film 26 made of an inorganic film such as silicon nitride (SiNx) is formed to cover the source and drain electrodes and the like and a transparent conductive film ITO (Indium Tin Oxide) film is formed on the protective film 26 to constitute the pixel electrode 4.

그런데 상기와 같은 종래의 제조방법으로 제1기판(3)을 제작하여 구성한 액티브 매트릭스 액정표시장치의 제조방법은However, the manufacturing method of the active matrix liquid crystal display device in which the first substrate 3 is manufactured by the conventional manufacturing method as described above

첫째, 데이터버스라인(15)이 게이트버스라인(17)과의 교차점 부분에서 제4도와 같이 라인단차를 따라 게이트버스라인(17)을 그대로 타고 넘어가기 때문에 상기 데이터버스라인(15)의 단차지는 부분에서 데이터버스라인이 단선되거나 데이터버스라인(15)이 게이트버스라인(17)과 쇼트되는 불량이 발생할 수 있으며First, since the data bus line 15 rides the gate bus line 17 along the line step as it is at the intersection portion with the gate bus line 17 as shown in FIG. 4, the step of the data bus line 15 There is a possibility that the data bus line is disconnected or the data bus line 15 is short-circuited with the gate bus line 17

둘째, 종래의 제조방법으로 높은 개구율을 구현하기 위하여 SiNx, SiOx 등의 무기막으로 된 보호막(26)위에 형성되는 화소전극(4)을 제5도와 같이 게이트버스라인(17)과 데이터버스라인(15)위에 중첩하도록 형성하면 상기 화소전극(4)이 게이트버스라인(17) 및 데이터버스라인(15)과 중첩되는 부분에서 화소의 화질 및 콘트라스트가 저하되는 문제점이 발생한다.Secondly, in order to realize a high aperture ratio in the conventional manufacturing method, the pixel electrode 4 formed on the protective film 26 made of an inorganic film such as SiNx or SiOx is formed on the gate bus line 17 and the data bus line 15, the picture quality and contrast of the pixel are lowered at a portion where the pixel electrode 4 overlaps with the gate bus line 17 and the data bus line 15.

상기 화질 및 콘트라스트의 저하의 원인은 SiNx, SiOx등의 무기막으로 된 보호막(26)을 형성하고 상기 보호막(26)위에 화소전극을 게이트버스라인(17)과 데이터버스라인(15)에 중첩하여 형성하였을 때 차후에 진행하는 배향막의 러빙 공정에서 게이트버스라인(17)과 데이터버스라인(15)의 단차진 부분의 러빙 불양으로 인하여 단차진 부분의 액정분자의 배향상태가 다르게 되기 때문이다.The lowering of the image quality and the contrast is caused by forming a protective film 26 made of an inorganic film such as SiNx or SiOx and superimposing the pixel electrode on the protective film 26 on the gate bus line 17 and the data bus line 15 The alignment state of the liquid crystal molecules in the stepped portion becomes different due to the rubbing of the step portion between the gate bus line 17 and the data bus line 15 in the subsequent rubbing of the alignment film.

상기의 종래 액정표시장치의 제조방법의 문제점 즉, 배향막의 러빙 불량이나 쇼트불량, 개구율이 작은 문제점은 게이트절연막(23)과 보호막(26)을 유기절연막으로 구성함으로써 어느정도 해결할 수 있다.The problem of the above conventional method of manufacturing a liquid crystal display device, that is, the problem of rubbing defects, short defects and aperture ratio of the alignment film can be solved to some extent by constructing the gate insulating film 23 and the protective film 26 as organic insulating films.

그러나 상기 유기절연막을 사용함으로써 TFT의 반도체층(22)과 유기절연막이 접촉되는 계면 부분에서 전하의 차지트랩(charge trap)이 발생하여 TFT의 ON특성이 일정량만큼 쉬프트(shift)되어 TFT의 안정성이 떨어지는 문제점이 있다.However, by using the organic insulating film, a charge trap of charge is generated at the interface portion between the semiconductor layer 22 of the TFT and the organic insulating film, so that the ON characteristic of the TFT is shifted by a predetermined amount, There is a falling problem.

또한, 유기절연막은 다른 물질 예를 들어 금속, ITO막 등과 결합력이 약하기 때문에 유기절연막 위에 다른 물질을 증착하거나 패터닝할 때 많은 불량이 발생한다. 본 발명의 목적은 게이트버스라인(17)과 데이터버스라인(15)과의 교차점 부분 등에서 데이터버스라인이 단선되거나, 데이터버스라인(15)과 게이트버스라인(17)이 쇼트되지 않도록 하며, 높은 개구율을 갖고, 특히 TFT 등의 스위칭 소자가 안정적인 특성을 갖는 액정표시장치를 제공하는 데 있다.In addition, since the organic insulating film has weak bonding force with other materials such as metal, ITO film, etc., many defects occur when depositing or patterning other materials on the organic insulating film. An object of the present invention is to prevent a data bus line from being disconnected at the intersection portion of the gate bus line 17 and the data bus line 15 or the like and prevent shorting between the data bus line 15 and the gate bus line 17, And an object of the present invention is to provide a liquid crystal display device having an aperture ratio, in particular, a switching element such as a TFT having stable characteristics.

본 발명의 액티브 매트릭스 액정표시장치는 상기 목적을 달성하기 위하여 게이트절연막(23)을 유기절연막으로 형성하고, 상기 게이트절연막 표면을 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 프라즈마 계면처리한 후 반도체층을 게이트전극부의 게이트절연막 위에 형성하고, 상기 반도체층과 접촉되도록 데이터버스라인(15)에서 분기하는 소스-드레인전극을 형성하고, 노출 된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면처리한 후 유기절연막으로 보호막(26)을 형성하여 제1기판(3)을 구성하는 것을 특징으로 한다.In order to achieve the above object, the active matrix liquid crystal display device of the present invention may be formed by forming the gate insulating film 23 as an organic insulating film, performing a plasma interface treatment with a gas containing N 2, N, Forming a source / drain electrode that branches off from the data bus line 15 so as to be in contact with the semiconductor layer, and forming a source / drain electrode on the exposed semiconductor layer surface with a gas containing N 2, N And F, and then forming a protective film 26 with an organic insulating film to constitute the first substrate 3. [0034]

상기 유기절연막은 표1-1의 벤조싸이클로부텐(Benzocyclobutene:BCB), F첨가 바레린 등과 표1-1에는 언급되지 않은 PFCB(Perfluorocyclobutane) 등을 사용한다.Benzocyclobutene (BCB), F-doped barerine, and PFCB (Perfluorocyclobutane) not mentioned in Table 1-1 are used as the organic insulating film.

이러한 유기물질은 첨가물이나 유사한 유기물질의 구조에 따라 빛에 반응을 일으킬 수 있다.These organic materials can react to light depending on the structure of additives or similar organic materials.

상기 유기절연막은 단차를 타고 넘는 레벨링특성이 양호하여 액정표시장치의 기판표면을 평탄화할 수 있고 단차에 의한 액정의 배향불량을 줄일 수 있으며 또한, 유기절연막은 무기절연막에 비하여 낮은 유전율을 갖고 있으므로 상기 유기절연막 위에 데이터버스라인 등의 라인과 중첩되게 화소전극을 형성하여 높은 개구율을 갖는 액정표시장치를 구성하더러도 상기 화소전극과 라인이 중첩되는 부분에서 기생용량의 발생으로 인한 전압왜곡현상이 발생하지 않기 때문에 화면 깜박임 등의 불량이 발생하지 않는 액정표시장치의 제공을 가능하게 한다.Since the organic insulating film has a leveling property exceeding a level difference, the surface of the substrate of the liquid crystal display device can be planarized, and the defective orientation of the liquid crystal due to the level difference can be reduced. Further, since the organic insulating film has a lower dielectric constant than the inorganic insulating film, A pixel electrode is formed on an organic insulating film so as to overlap with a line such as a data bus line, thereby forming a liquid crystal display device having a high aperture ratio, and voltage distortion due to the generation of parasitic capacitance occurs at a portion where the line overlaps with the pixel electrode It is possible to provide a liquid crystal display device in which defects such as screen flickering do not occur.

또한 게이트절연막(23)으로 유기절연막을 사용하면 막의 단차가 발생하지 않기 때문에 게이트버스라인(15)과 데이터버스라인(17)이 교차하는 부분 등에서 데이터버스라인(17)이 단선되거나 쇼트되는 불량이 발생하지 않는 장점이 있다.If the organic insulating film is used as the gate insulating film 23, there is no step of the film, so that the defect that the data bus line 17 is disconnected or short-circuited at the intersection of the gate bus line 15 and the data bus line 17 There is an advantage not to occur.

이하 본 발명의 실시예에서는 유전율이 3.0 이하인 유기절연막 중 Si-O 결합구조를 포함하는 BCB를 예로 들어 액티브 매트릭스 액정표시장치의 제1기판의 제조방법을 상세히 설명한다.Hereinafter, a method for manufacturing a first substrate of an active matrix liquid crystal display device will be described in detail with reference to a BCB including a Si-O bond structure among organic insulating films having a dielectric constant of 3.0 or less in the embodiments of the present invention.

실시예 1Example 1

본 발명의 실시예1은 본 발명의 액티브 매트릭스 액정표시장치의 평면도인 제5도의 Ⅵ-Ⅵ선을 절단하여 나타내는 제6도의 공정 단면도에 의하여 액티브 매트릭스 액정표시장치의 제조방법을 설명한다.Embodiment 1 of the present invention describes a manufacturing method of an active matrix liquid crystal display device according to a process sectional view of FIG. 6, which is a sectional view taken along line VI-VI of FIG. 5 which is a plan view of an active matrix liquid crystal display device of the present invention.

투명기관(11) 위에 양극산화 가능한 금속(A1, A1Ta, A1Mo, Ta, Ti) 또는 양극산화가 일어나지 않는 Cr금속 등을 증착하고, 상기 금속막 위에 포토레지스트를 도포하고, 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 상기 금속막을 웨트에칭(wet에칭) 등의 방법으로 에칭하여 게이트버스라인과 게이트버스라인에서 분기하는 게이트전극(17a)을 형성한다(제6A도).(A1, A1Ta, A1Mo, Ta, Ti) or Cr metal which does not cause anodic oxidation is deposited on the transparent tube 11, a photoresist is coated on the metal film, And the metal film is etched by wet etching or the like according to the developed pattern to form a gate electrode 17a which branches off from the gate bus line and the gate bus line (FIG. 6A).

상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist remaining on the substrate is removed by a separate process.

이어서 상기 금속막이 양극산화 가능한 금속일 경우에는 절연성을 향상시키고 힐락(hillock)을 방지하기위하여 게이트버스라인(17) 및 게이트전극(17a)에 양극 산화막(35)을 형성한다(제6B도).Subsequently, in the case where the metal film is an anodic oxidizable metal, an anodic oxide film 35 is formed on the gate bus line 17 and the gate electrode 17a (FIG. 6B) in order to improve insulation and prevent hillocks.

상기 공정에 이어서 게이트절연막(23)이 되는 BCB를 도포하고 상기 BCB표면을 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36a) 처리한다(제6C도).Subsequently to the above step, a BCB serving as a gate insulating film 23 is applied, and the BCB surface is treated with a gas containing N 2, N, F, or the like at a plasma interface 36a (FIG.

상기 게이트 절연막(23)을 Si와 O의 결합 구조를 포함하는 유기 절연막으로 구성하고 표면을 계면 처리하여 Si-N(질화규소)또는 Si-F(불화규소) 결합이 형성 되도록 함으로써 이후의 공정에서 형성되는 반도체층과 유기절연막 사이에서 전하의 차지트렙이 발생하지 않도록 하여 TFT의 특성을 안정시킬 수 있다.The gate insulating film 23 is formed of an organic insulating film including a bonding structure of Si and O and the surface is subjected to a surface treatment to form a Si-N (silicon nitride) or Si-F (silicon fluoride) The charge trap of charge is not generated between the semiconductor layer and the organic insulating film, and the characteristics of the TFT can be stabilized.

또한 종래의 무기 절연막을 사용하였을 때 게이트버스라인(17)과 데이터버스라인(15)의 교차점 부분에서 발생하는 데이터버스라인(15)의 단선이나 쇼트불량이 해소된다.Also, when a conventional inorganic insulating film is used, disconnection or short failure of the data bus line 15 occurring at the intersection of the gate bus line 17 and the data bus line 15 is eliminated.

이어서 반도체층(22)이 되는 a-Si층과 오믹접촉층(25)이 되는 n+형 a-Si층을 연속하여 증착한 후 상기 n+형 a-Si층 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 n+형 a-Si층과 a-Si층을 동시에 에칭하여 오믹접촉층(25)과 반도체층(22)을 형성한다(제6D도).Next, an a-Si layer to be a semiconductor layer 22 and an n + type a-Si layer to be an ohmic contact layer 25 are successively deposited, and then a photoresist is coated on the n + type a-Si layer, Si layer and the a-Si layer are simultaneously etched according to the developed pattern to form the ohmic contact layer 25 and the semiconductor layer 22 (see FIG. 6D) .

상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist remaining on the substrate is removed by a separate process.

이어서 A1 금속막 등을 기판의 전체면에 스퍼터링법으로 증착하고, 상기 금속막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 금속막을 에칭하여 신호선으로 기능하는 데이터버스라인(15)과 상기 데이터버스라인(15)에서 분기한 소스전극(15a) 및 출력단자로 기능하는 드레인전극(15b)을 형성한다. 이어서 상기 소스전극 및 드레인전극을 마스크로 사용하여 오믹접촉층(25)이 양쪽으로 분리 되도록 오믹접촉층(25)의 중앙부분을 에칭한다(제6E도).Then, an A1 metal film or the like is deposited on the entire surface of the substrate by sputtering, a photoresist is coated on the metal film, the photoresist is developed so as to have a predetermined pattern, and the metal film is etched according to the developed pattern, A source electrode 15a branched at the data bus line 15 and a drain electrode 15b serving as an output terminal are formed. Subsequently, the center portion of the ohmic contact layer 25 is etched using the source electrode and the drain electrode as masks (FIG. 6E) so that the ohmic contact layer 25 is separated on both sides.

이어서 상기 오믹접촉층(25)의 중앙 부분의 에칭으로 인하여 노출된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마 계면(36b)처리한 후 보호막(26)이되는 BCB를 도포한다(제6F도).Then, the surface of the semiconductor layer exposed by the etching of the central portion of the ohmic contact layer 25 is treated with a gas containing N 2, N, a gas containing F, or the like at a plasma interface 36 b, BCB is applied (Fig. 6F).

상기와 같이 게이트절연막(23)이 되는 유기절연막 표면이나 또는 노출된 반도체층 표면에 N2, N을 포함하는 가스, F를 포함하는 가스 등으로 플라즈마로 계면(36a), (36b) 처리하면 상기 플라즈마 계면처리된 계면의 결합에너지를 크게 하기 때문에 반도체층(22)의 계면에서는 전하의 차지트렙(charge trap)이 발생하지 않아 TFT가 안정될 뿐만 아니라 계면처리된 유기절연막 위에 다른 물질 예를 들어 금속, ITO막, a-Si층 등을 증착하거나 패터닝하더라도 막의 박리나 패터닝 불량은 발생하지 않는다.When the interface 36a or 36b is treated with a gas containing N2 or N or a gas containing F or the like on the surface of the organic insulating film to be the gate insulating film 23 or the surface of the exposed semiconductor layer as described above, A charge trap of charge is not generated at the interface of the semiconductor layer 22 to increase the bonding energy of the interfacial interface and not only the TFT is stabilized but also other materials such as metal, An ITO film, an a-Si layer, or the like is deposited or patterned, the peeling of the film and the defective patterning do not occur.

따라서 유기절연막을 게이트절연막(23)과 보호막(26)으로 사용하고 필요에 따라 형성된 막을 계면처리함으로써 게이트버스라인(17)과 데이터버스라인(15)과의 교차점 부분 등에서 데이터버스라인(15)이 단선되거나, 데이터버스라인(15)과 게이트버스라인(17)이 쇼트되지 않도록 하며, 높은 개구율을 갖고, 특히 TFT 등의 스위칭 소자가 안정적인 특성을 갖도록 할 수 있다.Therefore, the data bus line 15 is formed at the intersection of the gate bus line 17 and the data bus line 15 by using the organic insulating film as the gate insulating film 23 and the protective film 26, The data bus line 15 and the gate bus line 17 are not short-circuited, and a high aperture ratio can be obtained. In particular, a switching element such as a TFT can have stable characteristics.

이어서 상기 유기절연막으로 된 보호막(26) 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막(26)을 에칭하여 드레인전극부와 통하는 콘택홀(31)을 형성한다(제6G도).Subsequently, a photoresist is coated on the protective film 26 made of the organic insulating film, the photoresist is developed to have a predetermined pattern, and the protective film 26 is etched according to the developed pattern to form a contact hole 31) (see Fig. 6G).

상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist remaining on the substrate is removed by a separate process.

이어서 상기 콘택홀이 형성된 보호막(26) 위에 ITO(Indium Tin Oxide)막을 스터터링법으로 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 제5도와 같이 데이터버스라인에 중첩되도록 화소전극(4)을 형성한다(제6H도).Subsequently, an ITO (Indium Tin Oxide) film is deposited on the protective film 26 on which the contact hole is formed by stuttering, a photoresist is coated on the ITO film, the photoresist is developed to have a predetermined pattern, The ITO film is etched according to the pattern to form the pixel electrode 4 so as to overlap the data bus line as shown in FIG. 5 (FIG. 6H).

상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.The photoresist remaining on the substrate is removed by a separate process.

본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도를 나타내는 제5도에서는 화소전극(4)이 데이터버스라인(15)에만 중첩되어 있지만 다른 부분 즉, 게이트버스라인(17) 및 TFT 부분 등에도 선택적으로 중첩되도록하여 개구율을 극대화 할 수 있다.Although the pixel electrode 4 is superimposed on only the data bus line 15 in the fifth drawing showing a partial plan view of the active matrix liquid crystal display device of the present invention, the other part, that is, the gate bus line 17 and the TFT part, It is possible to maximize the aperture ratio.

일반적으로 게이트버스라인(17)과 중첩되는 화소전극 부분은 보조용량전극이 되는 부분이나 상기 보조용량전극의 형성과정에 대한 설명은 생략하였다.Generally, the portion of the pixel electrode overlapped with the gate bus line 17 becomes a storage capacitor electrode, but a description of the formation process of the storage capacitor electrode is omitted.

본 발명은 화소전극이 보호막 위에 형성되는 위치에 관계없이 본 발명의 적용이 가능하다.The present invention is applicable regardless of the position where the pixel electrode is formed on the protective film.

예를 들면 반도체층-오믹접촉층을 형성하기 전 또는 후에 화소전극이 형성될 수 있다(제7도).For example, a pixel electrode may be formed before or after the semiconductor layer-ohmic contact layer is formed (FIG. 7).

그리고 공통전극은 화소전극이 형성된 동일 기판 위에 형성될 수 있고, 공통전극은 화소전극이 형성된 기판과 대향하는 기판에 형성될 수도 있다.The common electrode may be formed on the same substrate on which the pixel electrode is formed, and the common electrode may be formed on the substrate opposite to the substrate on which the pixel electrode is formed.

상기 공통전극과 화소전극이 동일 기판에 형성되는 구조 즉, IPS(In-Plane-Switching)모드는 광시야각 구현에 유리하다.The IPS (In-Plane-Switching) mode, which is a structure in which the common electrode and the pixel electrode are formed on the same substrate, is advantageous for realizing a wide viewing angle.

또한 제1기판이 제8도, 제9도, 제10도의 구조를 갖는 액정표시장치에 있어서도 본 발명을 적용할 수 있다.Also, the present invention can be applied to a liquid crystal display device in which the first substrate has the structure of FIG. 8, FIG. 9, and FIG. 10.

Claims (20)

게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 일부 표면이 노출된 반도체층, 오믹접촉층, 데이터버스라인에서 분기한 소스/드레인전극을 갖는 스위칭 소자와; 상기 스위칭 소자를 덮는 보호막을 포함하는 액정표시장치의 제조방법에 있어서; 상기 게이트절연막을 유기절연막으로 형성하는 공정과, 상기 유기절연막 표면이 계면처리 되도록하는 공정과, 상기 스위칭 소자의 노출된 반도체층 표면이 계면처리 되도록하는 공정과; 상기 계면처리된 스위칭 소자를 덮는 보호막을 유기절연막으로 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.A switching element having a gate electrode, a gate insulating film, a semiconductor layer partially exposed on the surface, an ohmic contact layer, and source / drain electrodes branched from the data bus line; And a protective film covering the switching element, the method comprising the steps of: A step of forming the gate insulating film as an organic insulating film, a step of interfacial processing the surface of the organic insulating film, a step of interfacial processing the exposed semiconductor layer surface of the switching element, And forming a protective film covering the interfacial processed switching element as an organic insulating film. 제1항에 있어서; 상기 게이트절연막 표면과 스위칭 소자의 노출된 반도체층 표면을 가스 플라즈마에 노출시켜 계면처리되도록 하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: Wherein the surface of the gate insulating film and the exposed surface of the semiconductor layer of the switching element are exposed to a gas plasma so as to be subjected to interfacial processing. 제2항에 있어서; 상기 가스 플라즈마는 N2, N을 포함하는 가스, F를 포함하는 가스 중 선택되는 어느 하나를 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.3. The method of claim 2, Wherein the gas plasma is one selected from the group consisting of N 2, N-containing gas, and F-containing gas. 제1항에 있어서; 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: Further comprising the step of forming a pixel electrode on the protective film so as to selectively overlap the data bus line. 제1항에 있어서; 상기 게이트버스라인의 이웃하는 게이트버스라인과 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: Further comprising forming a pixel electrode on the protective film so as to selectively overlap the gate bus line adjacent to the gate bus line and the data bus line. 제1항에 있어서; 상기 반도체층을 형성한 후에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액체표시장치의 제조방법.The method of claim 1, further comprising: Wherein a step of forming a pixel electrode after forming the semiconductor layer is further added. 제1항에 있어서; 상기 반도체층을 형성하기 전에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: Wherein a step of forming a pixel electrode before forming the semiconductor layer is further added. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 Si-O결합 구조를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.8. The method according to any one of claims 1 to 7, Wherein the organic insulating layer includes a Si-O bond structure. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 유전율이 3.0 이하인 것을 특징으로 하는 액정표시장치의 제조방법.8. The method according to any one of claims 1 to 7, Wherein the organic insulating film has a dielectric constant of 3.0 or less. 제1항 내지 제7항중 어느 한 항에 있어서; 상기유기절연막은 BCB, PFCB중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.8. The compound according to any one of claims 1 to 7, wherein < RTI ID = 0.0 > Wherein the organic insulating layer is one selected from BCB and PFCB. 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 일부 표면이 노출된 반도체층, 오믹접촉층, 데이터버스라인에서 분기한 소스/드레인전극을 갖는 스위칭 소자와; 상기 스위칭 소자를 덮는 보호막을 포함하는 액정표시장치에 있어서; 상기 게이트절연막은 유기절연막으로 형성되고, 상기 유기절연막 표면이 계면처리되고, 상기 스위칭 소자의 노출된 반도체층 표면이 계면처리되고, 상기 보호막은 유기절연막으로 형성된 것을 특징으로 하는 액정표시장치.A switching element having a gate electrode, a gate insulating film, a semiconductor layer partially exposed on the surface, an ohmic contact layer, and source / drain electrodes branched from the data bus line; And a protective layer covering the switching element, the liquid crystal display comprising: Wherein the gate insulating film is formed of an organic insulating film, the surface of the organic insulating film is interfacial processed, the exposed semiconductor layer surface of the switching element is interfacial processed, and the protective film is formed of an organic insulating film. 제11항에 있어서; 상기 게이트절연막 표면과 스위칭 소자의 노출된 반도체층 표면이 가스 플라즈마에 노출되어 계면처리 된 것을 특징으로 하는 액정표시장치.12. The method of claim 11, further comprising: Wherein the surface of the gate insulating film and the exposed surface of the semiconductor layer of the switching element are exposed to a gas plasma and subjected to an interface treatment. 제12항에 있어서; 상기 가스 플라즈마는 N2, N을 포함하는 가스, F를 포함하는 가스 중 선택되는 어느 하나를 사용한 것을 특징으로 하는 액정표시장치.The method as claimed in claim 12, Wherein the gas plasma uses any one selected from the group consisting of N 2, N-containing gas, and F-containing gas. 제11항에 있어서; 화소전극이 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.12. The method of claim 11, further comprising: And the pixel electrode is further formed on the protective film so as to selectively overlap the data bus line. 제11항에 있어서; 화소전극이 상기 게이트버스라인의 이웃하는 게이트버스라인과 상기 데이터버스라인에 선택적으로 중첩되도록 상기 보호막 위에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.12. The method of claim 11, further comprising: And the pixel electrode is further formed on the passivation layer so as to selectively overlap the gate bus line adjacent to the gate bus line and the data bus line. 제11항에 있어서; 화소전극이 상기 반도체층을 형성한 후에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.12. The method of claim 11, further comprising: And the pixel electrode is further formed after forming the semiconductor layer. 제11항에 있어서; 화소전극이 상기 반도체층을 형성하기 전에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.12. The method of claim 11, further comprising: And the pixel electrode is further formed before forming the semiconductor layer. 제11항 내지 제17항중 어느 한 항에 있어서; 상기 유기절연막은 Si-O겹합 구조를 포합하는 것을 특징으로 하는 액정표시장치.18. The method according to any one of claims 11 to 17, Wherein the organic insulating film includes a Si-O laminated structure. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 유전율이 3.0 이하인 것을 특징으로 하는 액정표시장치.18. The method according to any one of claims 11 to 17, Wherein the organic insulating film has a dielectric constant of 3.0 or less. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 BCB, PFCB중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치.18. The method according to any one of claims 11 to 17, Wherein the organic insulating film is any one selected from BCB and PFCB. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960027655A 1996-07-09 1996-07-09 Active matrix liquid crystal display device and its manufacturing method KR100213966B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960027655A KR100213966B1 (en) 1996-07-09 1996-07-09 Active matrix liquid crystal display device and its manufacturing method
FR9708020A FR2751131B1 (en) 1996-07-09 1997-06-26 METHOD FOR MANUFACTURING A LIQUID CRYSTAL ACTIVE MATRIX DISPLAY DEVICE AND STRUCTURE OF THE DISPLAY DEVICE ACCORDING TO THIS METHOD
JP9191987A JPH1082997A (en) 1996-07-09 1997-07-02 Production of active matrix liquid crystal display device and active matrix liquid crystal display device
GB9714111A GB2315158B (en) 1996-07-09 1997-07-03 A method of manufacturing an active matrix liquid crystal display and the structure of the liquid crystal display manufactured by the same method
US08/889,096 US6188452B1 (en) 1996-07-09 1997-07-07 Active matrix liquid crystal display and method of manufacturing same
DE19729176A DE19729176C2 (en) 1996-07-09 1997-07-08 Manufacturing method for an active matrix liquid crystal display and structure of the liquid crystal display manufactured by this manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027655A KR100213966B1 (en) 1996-07-09 1996-07-09 Active matrix liquid crystal display device and its manufacturing method

Publications (2)

Publication Number Publication Date
KR980010548A true KR980010548A (en) 1998-04-30
KR100213966B1 KR100213966B1 (en) 1999-08-02

Family

ID=19465795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027655A KR100213966B1 (en) 1996-07-09 1996-07-09 Active matrix liquid crystal display device and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100213966B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641731B1 (en) * 1999-11-05 2006-11-02 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Method of Fabricating the Same
KR100672571B1 (en) * 2004-08-11 2007-01-24 엘지전자 주식회사 Defroster of evaporator for refrigerator
KR100853220B1 (en) * 2002-04-04 2008-08-20 삼성전자주식회사 Method for manufacturing thin film transistor array panel for display device
KR100853219B1 (en) * 2002-03-22 2008-08-20 삼성전자주식회사 Method for manufacturing thin film transistor array panel for display device
US8087261B2 (en) 2003-11-28 2012-01-03 Lg Electronics Inc. Defroster for evaporator in refrigerator
US8405009B2 (en) 2008-04-28 2013-03-26 Amogreentech Co., Ltd. Defrost heater using strip type surface heat emission element and fabricating method thereof and defrost apparatus using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641731B1 (en) * 1999-11-05 2006-11-02 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Method of Fabricating the Same
KR100853219B1 (en) * 2002-03-22 2008-08-20 삼성전자주식회사 Method for manufacturing thin film transistor array panel for display device
KR100853220B1 (en) * 2002-04-04 2008-08-20 삼성전자주식회사 Method for manufacturing thin film transistor array panel for display device
US8087261B2 (en) 2003-11-28 2012-01-03 Lg Electronics Inc. Defroster for evaporator in refrigerator
KR100672571B1 (en) * 2004-08-11 2007-01-24 엘지전자 주식회사 Defroster of evaporator for refrigerator
US8405009B2 (en) 2008-04-28 2013-03-26 Amogreentech Co., Ltd. Defrost heater using strip type surface heat emission element and fabricating method thereof and defrost apparatus using the same

Also Published As

Publication number Publication date
KR100213966B1 (en) 1999-08-02

Similar Documents

Publication Publication Date Title
KR100223153B1 (en) Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device
KR100423564B1 (en) LCD and its manufacturing method
KR100726132B1 (en) A method for fabricating array substrate for liquid crystal display device and the same
US7522224B2 (en) Array substrate of liquid crystal display and fabricating method thereof
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
JP2001339072A (en) Liquid crystal display device
KR19990083238A (en) Liquid crystal display, matrix array substrate and manufacturihg method thereof
US20090091699A1 (en) Liquid crystal display device and fabricating method thereof
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
KR100673331B1 (en) Liquid crystal display and method for fabricating the same
JP2000162647A (en) Thin-film transistor substrate for liquid crystal display device and its production
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
JP2000214481A (en) Liquid crystal display device and its production
KR100232682B1 (en) Structure and manufacturing method of liquid crystal display device
KR100360751B1 (en) Liquid crystal display device
KR980010548A (en) Method for manufacturing active matrix liquid crystal display device and active matrix liquid crystal display device
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
KR100213967B1 (en) Manufacturing method of active matrix liquid crystal display device and active matrix liquid crystal display device
KR100309210B1 (en) Liquid crystal display and method for fabricating the same
KR100232681B1 (en) Manufacturing method and structure of liquid crystal display device
KR100259611B1 (en) Lcd panel and its fabrication method
US6731361B2 (en) High resolution in-plane switching mode TFT-LCD
KR100271040B1 (en) The line structure of the lcd and the fabrication method
KR100229609B1 (en) Active matrix liquid crystal display device and its manufacturing method
KR100229612B1 (en) Active matrix liquid crystal display device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 18

EXPY Expiration of term