KR19980026562A - LCD and its manufacturing method - Google Patents

LCD and its manufacturing method Download PDF

Info

Publication number
KR19980026562A
KR19980026562A KR1019960045049A KR19960045049A KR19980026562A KR 19980026562 A KR19980026562 A KR 19980026562A KR 1019960045049 A KR1019960045049 A KR 1019960045049A KR 19960045049 A KR19960045049 A KR 19960045049A KR 19980026562 A KR19980026562 A KR 19980026562A
Authority
KR
South Korea
Prior art keywords
layer
region
switching region
gate insulating
light shielding
Prior art date
Application number
KR1019960045049A
Other languages
Korean (ko)
Other versions
KR100225099B1 (en
Inventor
황광조
신민철
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960045049A priority Critical patent/KR100225099B1/en
Publication of KR19980026562A publication Critical patent/KR19980026562A/en
Application granted granted Critical
Publication of KR100225099B1 publication Critical patent/KR100225099B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 스위칭영역과 반사영역을 갖는 투명한 절연기판과, 상기 기판 상의 스위칭영역에 형성된 게이트전극과, 상기 기판 상의 스위칭영역과 반사영역에 상기 게이트전극을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상의 스위칭영역에 불순물이 도핑되지 않은 비정질실리콘으로 이루어져 상기 게이트전극과 중첩되는 도상(島狀)의 활성층과, 상기 활성층 상의 가운데 부분을 제외한 양측 부분에 불순물이 고농도로 도핑된 비정질실리콘으로 형성된 오믹접촉층과, 상기 오믹접촉층 상에 스위칭영역의 게이트절연층과 접촉되게 형성된 소오스 및 드레인 전극과, 상기 스위칭영역에 상기 드레인영역의 소정 부분이 노출되게 형성된 보호막층과, 상기 보호막층 상에 형성된 차광층과, 상기 게이트절연층 상에 상기 보호막층과 차광층을 이루는 물질이 적층되어 원뿔대 형상을 이루도록 형성된 다수 개의 산란돌출부와, 상기 산란돌출부를 포함하는 반사영역에 전지전도성 및 광 반사 특성이 좋은 금속으로 형성되며 상기 소오스 또는 드레인전극과 접촉되어 전기적으로 연결되는 화소전극을 포함한다. 따라서, 박막트랜지스터의 활성층과 차광층이 접촉되지 않으므로 박막트랜지스터의 특성 및 신뢰성이 향상되며, 또한, 차광층을 노광 및 현상한 후 이 차광층을 마스크로 사용하여 보호막층을 패터닝하므로 공정이 간단해진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, comprising: a transparent insulating substrate having a switching region and a reflecting region, a gate electrode formed in the switching region on the substrate, and a gate electrode in the switching region and the reflecting region on the substrate. A gate insulating layer formed to cover, amorphous silicon without doping impurities in the switching region on the gate insulating layer, and an island-like active layer overlapping the gate electrode; An ohmic contact layer formed of amorphous silicon doped with a high concentration of impurities, a source and drain electrode formed to contact the gate insulating layer of the switching region on the ohmic contact layer, and a predetermined portion of the drain region exposed to the switching region. The formed protective film layer, the light shielding layer formed on the protective film layer, and the crab A plurality of scattering protrusions formed to have a truncated conical shape by stacking a material forming the passivation layer and the light shielding layer on the insulating layer, and a metal having good battery conductivity and light reflecting property are formed in a reflective region including the scattering protrusions. And a pixel electrode in electrical contact with the source or drain electrode. Therefore, since the active layer and the light shielding layer of the thin film transistor are not in contact with each other, the characteristics and reliability of the thin film transistor are improved, and the protective film layer is patterned using the light shielding layer as a mask after exposure and development of the light shielding layer, thereby simplifying the process. .

Description

액정표시장치 및 그 제조 방법LCD and its manufacturing method

제 1 도는 종래 기술에 따른 액정표시장치의 단면도1 is a cross-sectional view of a liquid crystal display device according to the related art.

제 2 도는 본 발명에 따른 액정표시장치의 평면도2 is a plan view of a liquid crystal display according to the present invention.

제 3 도는 제 2 도를 I-I선으로 자른 단면도3 is a cross-sectional view taken along line I-I of FIG. 2

제 4도(a) 내지 (e)는 본 발명에 따른 액정표시장치의 제조공정도4 (a) to (e) are manufacturing process diagrams of the liquid crystal display device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

31 : 게이트 버스라인33 : 데이터 버스라인31: gate bus line 33: data bus line

41 : 기판43 : 게이트전극41 substrate 43 gate electrode

45 : 게이트절연층47 : 활성층45 gate insulating layer 47 active layer

49 : 오믹접촉층51 : 소오스전극49: ohmic contact layer 51: source electrode

52 : 드레인전극53 : 보호막층52 drain electrode 53 protective film layer

55 : 차광층 57 : 산란돌출부55: light shielding layer 57: scattering projection

59 : 화소전극61 : 배향층59 pixel electrode 61 alignment layer

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 특히, 개구율을 향상시키기 위해 박막트랜지스터 어레이 상에 차광층을 형성하는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the light shielding layer on a thin film transistor array to improve the aperture ratio.

액정표시장치는 하부 기판 상에 스위칭소자인 박막트랜지스터와 이에 연결된 화소전극으로 구성된 단위 화소가 어레이 상태로 종횡으로 배열되어 있다. 어레이 상태로 배열된 단위 화소들은 종방향(또는 횡방향)을 따라 배열된 각 박막트랜지스터의 게이트전극들이 서로 연결되어 신호를 전달하기 위해 적어도 하나 이상의 게이트 버스라인이 형성되고, 횡방향(또는 종방향)을 따라서 배열된 각 박막트랜지스터의 소오스전극들이 서로 연결되어 신호를 전달하기 위해 적어도 하나 이상의 데이터 버스라인이 게이트 버스라인과 교차되어 형성된다. 이렇게 형성된 기판은 통상 박막트랜지스터 어레이 기판 또는 하부 기판이라고 한다. 또한, 다른 기판 상에는 화소 전극을 제외한 영역에 대응하는 위치에 형성된 차광층, 화소전극에 대응하여 공통전압이 인가되는 대응전극 및 컬러디스플레이를 위한 컬러필터가 형성되어 있다. 이렇게 형성된 다른 기판은 통상 대응전극기판 또는 상부 기판이라고 한다. 이와 같은 상부 기판 및 하부 기판은 서로 합착되어 그 사이의 공간에 액정이 주입되는데, 합착공정을 진행하기 전에 상부 기판 및 하부 기판에 각각 폴리이미드 등을 도포하고 러빙하여 배향층을 형성한다.In the LCD, unit pixels including a thin film transistor as a switching element and a pixel electrode connected thereto are vertically and horizontally arranged in an array state on a lower substrate. The unit pixels arranged in an array state have at least one gate bus line formed thereon to transmit signals by connecting gate electrodes of the thin film transistors arranged along the longitudinal direction (or the transverse direction), and transverse direction (or the longitudinal direction). At least one data bus line is formed to intersect with the gate bus line so that the source electrodes of the thin film transistors arranged along the s) are connected to each other to transmit signals. The substrate thus formed is commonly referred to as a thin film transistor array substrate or a lower substrate. In addition, light blocking layers formed at positions corresponding to regions other than the pixel electrodes, corresponding electrodes to which a common voltage is applied to the pixel electrodes, and color filters are formed on other substrates. The other substrate thus formed is usually referred to as a counter electrode substrate or an upper substrate. The upper substrate and the lower substrate are bonded to each other and the liquid crystal is injected into the space therebetween. Before the bonding process, polyimide or the like is applied to the upper substrate and the lower substrate and rubbed to form an alignment layer.

상술한 구조의 액정표시장치는 차광층이 상부 기판 상에 형성되므로 상부 기판과 하부 기판을 합착할 때 발생할 수 있는 박막트랜지스터와 차광층이 일치되지 않고 정렬오차가 발생되므로 차광층을 정렬오차에 대한 마진을 계산하여 형성해야 하므로 평면 크기가 커지게 되어 액정표시장치의 개구율이 감소되는 문제점을 갖는다.In the liquid crystal display of the above structure, since the light blocking layer is formed on the upper substrate, the thin film transistor and the light blocking layer, which may occur when the upper substrate and the lower substrate are bonded to each other, are not aligned with each other, and an alignment error is generated. Since the margin must be calculated and formed, the size of the plane becomes large, and thus the aperture ratio of the liquid crystal display is reduced.

그러므로, 박막트랜지스터 어레이 상에 차광층을 형성하여 상부 기판과 하부 기판을 합착시 박막트랜지스터와 차광층 사이에 정렬오차가 발생되는 것을 방지하여 차광층의 평면 크기를 감소시켜 개구율을 향상시킬 수 있는 구조의 액정표시장치가 개발되었다.Therefore, by forming a light blocking layer on the thin film transistor array to prevent an alignment error between the thin film transistor and the light blocking layer when the upper substrate and the lower substrate are bonded to each other, the plane size of the light blocking layer can be reduced to improve the aperture ratio. Has been developed.

제 1 도는 종래 기술에 따른 액정표시장치의 단면도이다.1 is a cross-sectional view of a liquid crystal display device according to the prior art.

종래 기술에 따른 액정표시장치는 박막트랜지스터가 형성되는 스위칭영역(s)과 다수 개의 산란돌출부(25) 및 화소전극(28)이 형성되어 광을 산란시켜 반사시키는 반사영역(r)으로 나누어진다.The liquid crystal display according to the related art is divided into a switching region s in which a thin film transistor is formed, a scattering protrusion 25, and a pixel electrode 28, in which a scattering light is reflected to reflect light.

상기 박막트랜지스터는 투명한 절연기판(11) 상의 스위칭영역(s) 상에 게이트전극(13), 게이트절연층(15), 활성층(17), 오믹접촉층(19), 소오스 및 드레인 전극(23)(24)과 차광층(23) 및 보호막층(27)으로 이루어진다.The thin film transistor includes a gate electrode 13, a gate insulating layer 15, an active layer 17, an ohmic contact layer 19, a source and a drain electrode 23 on the switching region s on the transparent insulating substrate 11. (24), the light shielding layer (23), and the protective film layer (27).

게이트전극(13)은 기판(11) 상의 스위칭영역(s)의 소정 부분에 형성되며, 게이트절연층(15)은 게이트전극(13)을 덮도록 스위칭영역(s) 및 반사영역(r)에 형성된다. 활성층(17)은 게이트절연층(15) 상의 스위칭영역(s)에 형성된 게이트전극(13)과 대응되게 형성되며, 오믹접촉층(19)은 활성층(17) 상의 양측에 형성된다. 오믹접촉층(19) 상에 게이트절연층(15)과 접촉되게 소오스 및 드레인 전극(23)(24)이 형성된다. 그리고, 스위칭영역(s)의 활성층(17)의 노출된 부분과 소오스 및 드레인전극(21)(22) 상에 불투명 절연성 수지로 이루어져 광이 투과되는 것을 방지하는 차광층(23)이 형성된다. 상기 차광층(23)은 드레인전극(22)의 소정 부분이 노출되게 형성된다.The gate electrode 13 is formed in a predetermined portion of the switching region s on the substrate 11, and the gate insulating layer 15 is formed in the switching region s and the reflective region r to cover the gate electrode 13. Is formed. The active layer 17 is formed to correspond to the gate electrode 13 formed in the switching region s on the gate insulating layer 15, and the ohmic contact layer 19 is formed on both sides of the active layer 17. Source and drain electrodes 23 and 24 are formed on the ohmic contact layer 19 to be in contact with the gate insulating layer 15. A light blocking layer 23 is formed on the exposed portion of the active layer 17 of the switching region s and the source and drain electrodes 21 and 22 to prevent light from being transmitted. The light blocking layer 23 is formed to expose a predetermined portion of the drain electrode 22.

산란돌출부(25)는 반사영역(r)의 게이트절연층(15) 상에 소정 경사각을 갖는 원뿔대 형상을 이루며 다수 개가 형성된다. 상기 산란돌출부(25)는 차광층(23)과 동일한 불투명 절연성 수지로 형성되는 것으로 동일한 노광 및 현상 공정에 의해 형성된다.The scattering protrusions 25 form a truncated cone shape having a predetermined inclination angle on the gate insulating layer 15 of the reflection region r, and a plurality of scattering protrusions 25 are formed. The scattering protrusions 25 are formed of the same opaque insulating resin as the light shielding layer 23 and are formed by the same exposure and development process.

그리고, 보호막층(27)이 스위칭영역(s)과 반사영역(r)의 상의 전 표면에 드레인전극(22)이 노출되게 고분자 수지 등이 도포되어 형성된다. 화소전극(28)은 반사영역(r)의 보호막층(27) 상에 드레인전극(22)과 접촉되어 전기적으로 연결되게 형성된다. 상기 화소전극(28)은 산란돌출부(25)에 의해 표면이 평탄하지 않도록 형성되도록 상부기판의 칼라 필터를 통해 입사되는 주변광을 산란시키면서 반사시키므로 시야각(view angle)을 좋게 한다. 그리고, 보호막층(27) 및 화소전극(28) 상에 폴리이미드 등을 도포하고 러빙하여 배향층(29)을 형성한다.The protective film layer 27 is formed by applying a polymer resin or the like to expose the drain electrode 22 on all surfaces of the switching region s and the reflective region r. The pixel electrode 28 is formed to be electrically connected to the drain electrode 22 on the passivation layer 27 of the reflective region r. The pixel electrode 28 reflects, while scattering, ambient light incident through the color filter of the upper substrate so that the surface of the pixel electrode 28 is not flattened by the scattering protrusions 25, thereby improving the viewing angle. Then, the alignment layer 29 is formed by applying and rubbing polyimide or the like on the protective film layer 27 and the pixel electrode 28.

상술한 종래의 액정표시장치는 차광층이 박막트랜지스터 상에 형성되므로 공통전압이 인가되는 대응전극 및 컬러필터가 형성된 상부 기판과 합착할 때 박막트랜지스터와 차광층이 일치되어 정렬오차가 발생되는 것을 방지하므로 차광층의 평면 크기를 감소시키면서 개구율을 향상시킬 수 있다.In the above-described conventional liquid crystal display device, since the light blocking layer is formed on the thin film transistor, the thin film transistor and the light blocking layer are matched with each other when the corresponding electrode to which the common voltage is applied and the upper substrate on which the color filter is formed prevent the alignment error from occurring. Therefore, the aperture ratio can be improved while reducing the plane size of the light shielding layer.

그러나, 상술한 구조의 액정표시장치는 차광층이 채널이 되는 활성층과 접촉되어 드레쉬홀드 전압이 변화시키므로 박막트랜지스터의 특성 및 신뢰성이 저하되는 문제점이 있었다. 또한, 보호막층을 차광층 및 산란돌출부를 노광 및 현상하는 마스크로 다른 별도의 마스크로 패터닝하므로 공정이 복잡해지는 문제점이 있었다.However, the liquid crystal display of the above-described structure has a problem in that the characteristics of the thin film transistor and the reliability of the thin film transistor are deteriorated because the threshold voltage is changed by the light blocking layer being in contact with the active layer serving as the channel. In addition, since the protective layer is patterned by another mask as a mask for exposing and developing the light shielding layer and the scattering protrusion, there is a problem in that the process is complicated.

따라서, 본 발명의 목적은 활성층과 차광층이 접촉되지 않도록 하여 박막트랜지스터의 특성 및 신뢰성을 향상시킬 수 있는 액정표시장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device which can improve characteristics and reliability of a thin film transistor by preventing an active layer and a light blocking layer from contacting each other.

본 발명의 다른 목적은 차광층과 노광 및 현상한 후 차광층을 마스크로 사용하여 보호막층을 패터닝하므로 공정이 간단한 액정표시장치의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a liquid crystal display device having a simple process since the protective film layer is patterned by using the light shielding layer as a mask after exposure and development.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 스위칭영역과 반사영역을 갖는 투명한 절연기판과, 상기 기판 상의 스위칭영역에 형성된 게이트전극과, 상기 기판 상의 스위치영역 및 반사영역에 상기 게이트전극을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상의 스위칭영역에 불순물이 도핑되지 않은 비정질실리콘으로 이루어져 상기 게이트전극과 중첩되는 도상(島狀)의 활성층과, 상기 활성층 상의 가운데 부분을 제외한 양측 부분에 불순물이 고농도로 도핑된 비정질실리콘으로 형성된 오믹접촉층과, 상기 오믹접촉층 상에 스위칭영역의 게이트절연층과 접촉되게 형성된 소오스 및 드레인전극과, 상기 스위칭영역에 상기 드레인영역의 소정 부분이 노출되게 형성된 보호막층과, 상기 보호막층 상에 형성된 차광층과, 상기 게이트절연층 상에 상기 보호막층과 차광층을 이루는 물질이 적층되어 원뿔대 형상을 이루도록 형성된 다수 개의 산란돌출부와, 상기 산란돌출부를 포함하는 반사영역에 전기전도성 및 광 반사 특성이 좋은 금속으로 형성되며 상기 소오스 또는 드레인전극과 접촉되어 전기적으로 연결되는 화소전극을 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a transparent insulating substrate having a switching area and a reflection area, a gate electrode formed in the switching area on the substrate, and a gate electrode in the switch area and the reflection area on the substrate. A gate insulating layer formed to cover, amorphous silicon without doping impurities in the switching region on the gate insulating layer, and an island-like active layer overlapping the gate electrode; An ohmic contact layer formed of amorphous silicon doped with a high concentration of impurities, a source and drain electrode formed to contact the gate insulating layer of the switching region on the ohmic contact layer, and a predetermined portion of the drain region exposed to the switching region. The formed protective film layer, the light shielding layer formed on the protective film layer, and the crab A plurality of scattering protrusions formed to have a truncated conical shape by stacking a material forming the passivation layer and the light shielding layer on the insulating layer, and formed of a metal having good electrical conductivity and light reflecting property in the reflective region including the scattering protrusions. And a pixel electrode in electrical contact with the source or drain electrode.

상기 다른 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 스위칭영역과 반사영역을 갖는 투명한 절연기판 상의 상기 스위칭영역에 게이트전극을 형성하는 공정과, 상기 게이트전극을 덮도록 상기 기판 상의 스위칭영역과 반사영역에 게이트절연층을 형성하는 공정과, 상기 게이트절연층 상의 상기 게이트전극과 대응하는 부분에 불순물이 도핑되지 않은 비정질실리콘과 불순물이 고농도로 도핑된 비정질실리콘으로 도상(島狀)의 활성층과 오믹접촉층을 형성하는 공정과, 상기 오믹접촉층 상의 양측 소정 부분과 게이트절연층 상에 소오스 및 드레인전극을 형성하고 상기 소오스 및 드레인전극을 마스크로 사용하여 상기 오믹접촉층의 노출된 부분을 상기 활성층이 노출되도록 제거하는 공정과, 상기 스위칭영역의 표면과 상기 반사영역의 상기 게이트절연층상에 보호막층과 차광층을 형성한 후 동일한 마스크로 상기 스위칭영역 상에 상기 소오스 또는 드레인전극의 소정 부분이 노출되게 남도록 패터닝함과 동시에 반사영역에 산란돌출부를 형성하는 공정과, 상기 산란돌출부를 포함하는 반사영역에 상기 소오스 또는 드레인전극과 접촉되어 전기적으로 연결되는 화소전극을 형성하는 공정을 구비한다.According to another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including forming a gate electrode in the switching region on a transparent insulating substrate having a switching region and a reflective region, and covering the gate electrode on the substrate. Forming a gate insulating layer in the switching region and the reflective region, and amorphous silicon not doped with impurities in the portion corresponding to the gate electrode on the gate insulating layer and amorphous silicon doped with a high concentration of impurities. Forming an active layer and an ohmic contact layer of the active layer; and forming source and drain electrodes on both side portions of the ohmic contact layer and the gate insulating layer, and using the source and drain electrodes as a mask to expose the ohmic contact layer. Removing a portion of the active layer to expose the active layer; Forming a protective film layer and a light shielding layer on the gate insulating layer in the region, and patterning the exposed portion of the source or drain electrode to remain exposed on the switching region with the same mask; And forming a pixel electrode in contact with the source or drain electrode and electrically connected to the reflective region including the scattering protrusion.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 2 도는 본 발명에 따른 액정표시장치의 평면도이다.2 is a plan view of a liquid crystal display according to the present invention.

본 발명에 따른 액정표시장치는 박막트랜지스터가 형성되는 스위칭영역(S)과 산란돌출부(57)와 화소전극(59)이 형성되어 광을 산란 및 반사시키는 반사영역(R)으로 이루어진다.In the liquid crystal display according to the present invention, a switching region S in which a thin film transistor is formed, a scattering protrusion 57, and a pixel electrode 59 are formed to reflect and scatter light and reflect light.

상기 스위칭영역(S)에 게이트 버스라인(31)과 데이터 버스라인(33)이 서로 수직하게 교차되어 있다. 게이트 버스라인(31)과 데이터 버스라인(33)이 교차된 부분에 게이트 버스라인(31)으로부터 연장된 게이트전극(43)과 데이터 버스라인(33)으로부터 연장된 소오스전극(51)이 형성된다. 게이트전극(43)을 중심으로 소오스전극(51)에 대응하는 드레인전극(52)이 형성되며 게이트전극(43)과 중첩되는 도상(島狀)의 불순물이 도핑되지 않은 활성층(47)이 형성된다.The gate bus line 31 and the data bus line 33 vertically cross each other in the switching region S. A gate electrode 43 extending from the gate bus line 31 and a source electrode 51 extending from the data bus line 33 are formed at the intersection of the gate bus line 31 and the data bus line 33. . A drain electrode 52 corresponding to the source electrode 51 is formed around the gate electrode 43, and an active layer 47 that is not doped with island-like impurities overlapping the gate electrode 43 is formed. .

그리고, 게이트 버스라인(31)과 데이터 버스라인(33)의 교차부 사이의 반사영역(R)에 원뿔대 형상의 산란돌출부(57)가 다수 개 형성되며 화소전극(59)이 드레인전극(52)과 전기적으로 연결되게 형성된다. 또한, 게이트전극(43)을 포함하는 게이트 버스라인(31)과 소오스전극(51)을 포함하는 데이터 버스라인(33)이 형성된 스위칭영역(S)에 차광층(55)이 형성된다. 상기에서 차광층(55)은 반사영역(R)의 화소전극(59)의 가장자리와 중첩되게 형성되어 게이트 버스라인(31) 및 데이터 버스라인(33)과 화소전극(59) 사이 영역까지 차광되게 한다.In addition, a plurality of truncated cone-shaped scattering protrusions 57 are formed in the reflective region R between the gate bus line 31 and the intersection of the data bus line 33, and the pixel electrode 59 is the drain electrode 52. It is formed to be electrically connected with. In addition, the light blocking layer 55 is formed in the switching region S in which the gate bus line 31 including the gate electrode 43 and the data bus line 33 including the source electrode 51 are formed. The light blocking layer 55 is formed to overlap the edge of the pixel electrode 59 of the reflective region R so that the light blocking layer 55 is shielded to the area between the gate bus line 31 and the data bus line 33 and the pixel electrode 59. do.

제 3 도는 제 2 도를 I-I 선으로 자른 단면도이다.3 is a cross-sectional view taken along line II of FIG. 2.

상기 본 발명에 따른 박막트랜지스터는 투명하고 절연성을 갖는 물질로 이루어진 기판(41)의 상의 스위칭영역(S)에 게이트전극(43)이 형성되고, 스위칭영역(S) 및 반사영역(R) 상에 게이트전극(43)을 덮는 게이트절연층(45)이 형성된다. 상기에서 게이트전극(43)은 알루미늄(Al), 알루미늄합금, 몰리브덴(Mo), 몰리브덴합금, 티타늄(Ti), 티타늄합금, 탄탈륨(Ta), 탄탈륨합금, 코발트(Co) 또는 코발트합금 등의 도전성금속이 2000 ~ 3000Å 정도의 두께로 형성된다. 그리고, 게이트절연층(45)은 실리콘산화물(SiO) 또는 실리콘질화물(SiN) 등의 절연물질이 3000 ~ 4000Å 정도의 두께로 증착되어 형성된다.In the thin film transistor according to the present invention, a gate electrode 43 is formed in the switching region S on the substrate 41 made of a transparent and insulating material, and is formed on the switching region S and the reflective region R. A gate insulating layer 45 covering the gate electrode 43 is formed. The gate electrode 43 may be formed of conductive materials such as aluminum (Al), aluminum alloy, molybdenum (Mo), molybdenum alloy, titanium (Ti), titanium alloy, tantalum (Ta), tantalum alloy, cobalt (Co) or cobalt alloy. The metal is formed to a thickness of about 2000 ~ 3000Å. The gate insulating layer 45 is formed by depositing an insulating material such as silicon oxide (SiO) or silicon nitride (SiN) in a thickness of about 3000 to about 4000 kPa.

게이트절연층(45) 상의 스위칭영역(S)에 게이트전극(43)과 중첩되게 불순물이 도핑되지 않은 비정질실리콘이 1500 ~ 2000Å 정도의 두께로 이루어진 채널로 이용되는 활성층(47)이 형성된다. 활성층(47) 상의 양측에 불순물이 도핑된 비정질실리콘이 500 ~ 1000Å 정도의 두께로 이루어진 오믹접촉층(49)이 형성되며, 이 오믹접촉층(49)과 게이트절연층(45) 상에 알루미늄 또는 크롬(Cr) 등의 금속이 2000 ~ 3000Å 정도의 두께로 형성된 소오스 및 드레인 전극(51)(52)이 형성된다.In the switching region S on the gate insulating layer 45, an active layer 47 is formed in which amorphous silicon, which is not doped with impurities, overlaps with the gate electrode 43, and is used as a channel having a thickness of about 1500 to 2000 μs. On both sides of the active layer 47, an ohmic contact layer 49 having an impurity doped amorphous silicon having a thickness of about 500 to 1000 Å is formed, and aluminum or on the ohmic contact layer 49 and the gate insulating layer 45 are formed. The source and drain electrodes 51 and 52 in which a metal such as chromium (Cr) is formed to have a thickness of about 2000 to 3000 kPa are formed.

상기에서 오믹접촉층(49)은 인(P) 등의 N형 불순물, 또는, 보론(B) 등의 P형 불순물이 고농도로 도핑되어 활성층(47)을 소오스 및 드레인 전극(51)(52)과 오믹 접촉시킨다. 그리고, 활성층(47)의 노출된 부분과 소오스 및 드레인전극(51)(52) 상에 실리콘 산화물(SiO) 또는 실리콘질화물(SiN) 등의 절연물질이 3000 ~ 4000Å 정도의 두께로 증착된 보호막층(53)이 형성되고, 이 보호막층(53) 상에 불투명 절연성 수지가 1.5 ~ 4.5㎛ 정도의 두께로 이루어진 차광층(55)이 형성된다.The ohmic contact layer 49 is doped with an N-type impurity such as phosphorus (P) or a P-type impurity such as boron (B) at a high concentration so that the active layer 47 may be source and drain electrodes 51 and 52. Contact with ohmic. In addition, a protective film layer in which an insulating material such as silicon oxide (SiO) or silicon nitride (SiN) is deposited on the exposed portion of the active layer 47 and the source and drain electrodes 51 and 52 to a thickness of about 3000 to 4000 kPa. 53 is formed, and the light shielding layer 55 which the thickness of about 1.5-4.5 micrometers of opaque insulating resin is formed on this protective film layer 53 is formed.

게이트절연층(45) 상의 반사영역(R)에 원뿔형을 이루는 다수 개의 산란돌출부(57)들이 형성된다. 산란돌출부(57)들은 박막트랜지스터의 보호막층(53) 및 차광층(55)을 형성하는 물질과 동일한 물질로 형성되는 데, 2 ~ 5㎛ 정도의 높이와 30 ~ 60°정도의 경사각을 가지며 인접하는 산란돌출부(57)와 3 ~ 5㎛ 정도의 이격거리를 갖는다. 그리고, 산란돌출부(57)의 표면을 포함하는 반사영역(R)의 전 표면에 전기전도성 및 광 반사 특성이 좋은 알루미늄 또는 알루미늄합금이 1500 ~ 4000Å 정도의 두께로 이루어진 화소전극(59)이 박막트랜지스터의 드레인전극(52)과 1 ~ 3㎛ 정도 접촉되어 전기적으로 연결되게 현성된다. 화소전극(59)은 산란돌출부(57)에 의해 상부 기판(도시되지 않음)의 칼라 필터를 통해 입사되는 주변 광을 산란시키면서 반사시키므로 시야각(view angle)을 좋게 한다.A plurality of scattering protrusions 57 having a conical shape are formed in the reflective region R on the gate insulating layer 45. The scattering protrusions 57 are formed of the same material as the material forming the passivation layer 53 and the light shielding layer 55 of the thin film transistor, and have a height of about 2 to 5 μm and an inclination angle of about 30 to 60 ° and are adjacent to each other. It has a spacing of about 3 to 5㎛ the scattering projections 57. In addition, the thin film transistor includes a pixel electrode 59 having a thickness of about 1500 to 4000 microns of aluminum or an aluminum alloy having good electrical conductivity and light reflecting properties on the entire surface of the reflective region R including the surface of the scattering protrusion 57. In contact with the drain electrode 52 of about 1 to 3㎛ is exhibited to be electrically connected. The pixel electrode 59 reflects, while scattering, ambient light incident through the color filter of the upper substrate (not shown) by the scattering protrusion 57, thereby improving a view angle.

그리고, 스위치영역(S) 및 반사영역(R)에 각각 형성된 차광층(59)과 보호막층(55)과 화소전극(59) 상에 폴리이미드 등으로 이루어진 배향층(61)이 형성된다. 상기 배향층(61)은 도포 후에 러빙(rubbing)하여 상부에 놓이는 액정이 원하는 방향으로 배향되도록 한다.An alignment layer 61 made of polyimide or the like is formed on the light shielding layer 59, the passivation layer 55, and the pixel electrode 59 formed in the switch region S and the reflective region R, respectively. The alignment layer 61 is rubbed after application so that the liquid crystal placed on top is aligned in a desired direction.

상술한 구조의 액정표시장치는 박막트랜지스터의 보호막층(53) 상에 차광층(55)을 형성하여 광이 스위칭영역(S)으로 입사되는 것을 차단하여 반사영역(R)으로만 입사되게 한다.In the liquid crystal display having the above-described structure, the light shielding layer 55 is formed on the passivation layer 53 of the thin film transistor to prevent light from being incident into the switching region S so that only the reflective region R is incident.

제 4 도(a) 내지 (e)는 본 발명에 따른 액정표시장치의 제조공정도이다.4 (a) to (e) are manufacturing process diagrams of the liquid crystal display device according to the present invention.

제 4 도(a)를 참조하면, 투명한 절연기판(41)상의 스위칭영역(S)에 알루미늄, 알루미늄합금, 몰리브덴, 몰리브덴합금, 티타늄, 티타늄합금, 탄탈륨, 탄탈륨합금, 코발트 또는 코발트합금 등의 양극산화되는 금속을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법 또는 스퍼터링(sputtering) 방법으로 2000 ~ 3000Å 정도의 두께로 증착하고 통상의 포토리쏘그래피 방법으로 패터닝하여 스위칭영역(S)에 게이트전극(43)을 형성한다.Referring to FIG. 4A, anodes such as aluminum, aluminum alloys, molybdenum, molybdenum alloys, titanium, titanium alloys, tantalum, tantalum alloys, cobalt or cobalt alloys may be used in the switching region S on the transparent insulating substrate 41. The metal to be oxidized is deposited to a thickness of about 2000 to 3000 mm by chemical vapor deposition (CVD) or sputtering, and patterned by a conventional photolithography method to the switching region S. The gate electrode 43 is formed.

제 4 도(b)를 참조하면, 기판(41) 상의 스위칭영역(S) 및 반사영역(R)에 실리콘산화막 또는 실리콘질화막을 CVD 방법으로 3000 ~ 4000Å 정도의 두께로 증착하여 게이트전극(43)을 덮는 게이트절연층(45)을 형성한다. 그리고, 게이트절연층(45) 상에 불순물이 도핑되지 않은 비정질실리콘과 인(P) 등의 N형 불순물이나 보론(B) 등의 P형 불순물이 고농도로 도핑된 비정질실리콘을 CVD 방법에 의해 증착하여 활성층(47)과 오믹접촉층(49)을 순차적으로 형성한다. 상기에서 활성층(47)은 채널로 이용되는 것으로 1500 ~ 2000Å 정도의 두께로 형성되며, 오믹접촉층(49)은 500 ~ 1000Å 정도의 두께로 형성된다. 그리고, 활성층(47)과 오믹접촉층(49)을 스위칭영역(S)에만 남겨 게이트전극(43)과 중첩되도록 반사영역(R)에 형성된 것을 포토리쏘그래피 방법으로 제거하여 게이트절연층(45)을 노출시킨다.Referring to FIG. 4B, a silicon oxide film or a silicon nitride film is deposited in the switching region S and the reflecting region R on the substrate 41 to a thickness of about 3000 to 4000 microseconds by a CVD method. A gate insulating layer 45 covering the gap is formed. In addition, N-type impurities such as amorphous silicon and phosphorus (P), which are not doped with impurities, and amorphous silicon doped with high concentration of P-type impurities such as boron (B) are deposited on the gate insulating layer 45 by the CVD method. The active layer 47 and the ohmic contact layer 49 are sequentially formed. In this case, the active layer 47 is used as a channel, and is formed to a thickness of about 1500 to 2000 micrometers, and the ohmic contact layer 49 is formed to a thickness of about 500 to 1000 micrometers. Then, the active layer 47 and the ohmic contact layer 49 are left in the switching region S, and the gate insulating layer 45 is removed by the photolithography method so as to overlap the gate electrode 43. Expose

제 4 도(c)를 참조하면, 오믹접촉층(49) 및 절연막(45) 상에 알루미늄 또는 크롬(Cr) 등의 도전성금속을 2000 ~ 3000Å 정도의 두께로 증착한 후, 이 도전성금속을 오믹접촉층(49)의 소정부분과 반사영역(R)의 게이트절연층(45)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인 전극(51)(52)을 형성한다. 그리고, 소오스 및 드레인 전극(51)(52)을 마스크로 이용하여 오믹접촉층(49)의 노출된 부분을 제거하여 활성층(47)을 노출시킨다. 이 때, 활성층(47) 상에 오믹접촉층(49)의 잔유물이 남는 것을 방지하기 위해 활성층(47)도 200 ~ 300Å 정도의 두께가 제거되도록 과도 식각(over etching)한다.Referring to FIG. 4 (c), a conductive metal such as aluminum or chromium (Cr) is deposited on the ohmic contact layer 49 and the insulating film 45 to a thickness of about 2000 to 3000 microns, and then the conductive metal is ohmic. The source and drain electrodes 51 and 52 are formed by patterning the photolithography method so that a predetermined portion of the contact layer 49 and the gate insulating layer 45 of the reflective region R are exposed. The exposed portion of the ohmic contact layer 49 is removed using the source and drain electrodes 51 and 52 as a mask to expose the active layer 47. At this time, in order to prevent the residue of the ohmic contact layer 49 from remaining on the active layer 47, the active layer 47 is also over-etched so that a thickness of about 200 to 300 kPa is removed.

제 4 도(d)를 참조하면, 상술한 구조의 전 표면, 즉, 스위칭영역(S) 및 반사영역(R) 상에 형성된 활성층(47)의 노출된 부분과 소오스 및 드레인전극(51)(52)을 포함하는 게이트절연층(45) 상에 CVD 방법으로 실리콘산화막 또는 실리콘질화막을 3000 ~ 4000Å 정도의 두께로 증착하여 보호막층(53)을 형성한다. 그리고, 보호막층(53) 상에 불투명 절연성 수지를 1.5 ~ 4.5㎛ 정도의 두께로 도포하여 차광층(55)을 형성한다. 그 다음, 차광층(55)을 노광 및 현상하여 스위칭영역(S)에서 박막트랜지스터를 덮으며 반사영역(R)에서 다수 개의 원뿔대 형상을 이루도록 한다. 이 때, 차광층(55)은 노광량을 조절하여 30 ~ 60°정도의 경사각을 이루도록 한다. 그리고, 잔류하는 원뿔대 형상의 차광층(55)을 마스크로 사용하고 SF6+ He 등을 식각 가스로 사용하여 게이트절연층(45)이 노출되도록 보호막층(53)을 플라즈마 식각한다. 이 때, 반사영역(R)의 잔류하는 보호막층(53) 및 차광층(55)은 산란돌출부(57)들이 되는 데, 이 산란돌출부(57)들은 2 ~ 5㎛ 정도의 높이과 30 ~ 60°정도의 경사각을 가지며 인접하는 산란돌출부(57)와 3 ~ 5㎛ 정도의 이격 거리를 갖도록 형성된다.Referring to FIG. 4 (d), the exposed portion of the active layer 47 formed on the entire surface of the above-described structure, that is, the switching region S and the reflective region R, and the source and drain electrodes 51 ( A protective film layer 53 is formed by depositing a silicon oxide film or a silicon nitride film to a thickness of about 3000 to 4000 microns on the gate insulating layer 45 including the 52. The light-shielding layer 55 is formed on the protective film layer 53 by coating an opaque insulating resin with a thickness of about 1.5 to 4.5 μm. Next, the light shielding layer 55 is exposed and developed to cover the thin film transistor in the switching region S and form a plurality of truncated cones in the reflective region R. FIG. At this time, the light shielding layer 55 adjusts the exposure amount to achieve an inclination angle of about 30 to 60 degrees. The protective film layer 53 is plasma-etched using the remaining truncated truncated light shield layer 55 as a mask and SF 6 + He as an etching gas to expose the gate insulating layer 45. At this time, the protective film layer 53 and the light shielding layer 55 remaining in the reflective region R become scattering protrusions 57. The scattering protrusions 57 have a height of 2 to 5 µm and a height of 30 to 60 °. It is formed to have an inclination angle of about a distance between the adjacent scattering projections 57 and about 3 ~ 5㎛.

제 4 도(e)를 참조하면, 상술한 구조의 전 표면에 전기전도성 및 광 반사 특성이 좋은 알루미늄 또는 알루미늄 합금을 스퍼터링 등의 방법으로 1500 ~ 4000Å 정도의 두께로 증착한다. 그리고, 스위칭영역(S)의 차광층(55)이 노출되도록 패터닝하여 산란돌출부(57)의 표면을 포함하는 반사영역(R)에 박막트랜지스터의 드레인전극(52)과 1 ~ 3㎛ 정도 접촉되어 전기적으로 연결되는 화소전극(59)을 형성한다. 그 다음, 차광층(55) 및 화소전극(59) 상에 폴리이미드 등을 도포하고 러빙하여 배향층(61)을 형성한다.Referring to FIG. 4 (e), aluminum or an aluminum alloy having good electrical conductivity and light reflecting properties is deposited on the entire surface of the structure described above with a thickness of about 1500 to 4000 mm by sputtering or the like. Then, the light blocking layer 55 of the switching region S is patterned to be in contact with the drain electrode 52 of the thin film transistor in the reflective region R including the surface of the scattering protrusion 57 by about 1 to 3 μm. The pixel electrode 59 is electrically connected. Next, the alignment layer 61 is formed by coating and rubbing polyimide or the like on the light shielding layer 55 and the pixel electrode 59.

상술한 바와 같이 본 발명에 따른 반사영역에 원뿔대 형상으로 형성되는 산란돌출부에 의해 입사되는 주변 광을 산란시키면서 반사시키므로 시야각을 증가시킬 수 잇는 액정표시장치는 박막트랜지스터의 채널이 되는 활성층 상에 보호막층과 차광층을 순차적으로 적층한 후 스위칭영역의 차광층을 노광 및 현상하고 이 차광층을 마스크로 보호막층을 패터닝할 때 반사영역의 차광층을 노광 및 현상하고 보호막층을 패터닝하여 산란돌출부를 형성한다.As described above, a liquid crystal display device capable of increasing a viewing angle by scattering and reflecting ambient light incident by a scattering protrusion formed in a truncated cone in a reflective area according to the present invention can increase the viewing angle. And the light shielding layer are sequentially stacked, and then the light shielding layer of the switching region is exposed and developed, and when the protective film layer is patterned using the light shielding layer as a mask, the light shielding layer of the reflective region is exposed and developed, and the protective film layer is patterned to form scattering protrusions. do.

따라서, 본 발명에 따른 액정표시장치는 박막트랜지스터의 활성층과 차광층이 접촉되지 않으므로 박막트랜지스터의 특성 및 신뢰성이 향상되며, 또한, 차광층을 노광 및 현상한 후 이 차광층을 마스크로 사용하여 보호막층을 패터닝하므로 공정이 간단해지는 이점이 있다.Therefore, in the liquid crystal display according to the present invention, since the active layer and the light blocking layer of the thin film transistor are not in contact with each other, the characteristics and reliability of the thin film transistor are improved, and after exposing and developing the light blocking layer, the light blocking layer is used as a protective film. Patterning the layer has the advantage of simplifying the process.

Claims (13)

스위칭영역과 반사영역을 갖는 투명한 절연기판과,A transparent insulating substrate having a switching region and a reflecting region, 상기 기판 상의 스위칭영역에 형성된 게이트전극과,A gate electrode formed in the switching region on the substrate; 상기 기판 상의 스위치영역 및 반사영역에 상기 게이트전극을 덮도록 형성된 게이트절연층과,A gate insulating layer formed to cover the gate electrode in the switch region and the reflective region on the substrate; 상기 게이트절연층 상의 스위칭영역에 불순물이 도핑되지 않은 비정질실리콘으로 이루어져 상기 게이트전극과 중첩되는 도상(島狀)의 활성층과,An island-like active layer made of amorphous silicon which is not doped with impurities in the switching region on the gate insulating layer and overlaps with the gate electrode; 상기 활성층 상의 가운데 부분을 제외한 양측 부분에 불순물이 고농도로 도핑된 비정질실리콘으로 형성된 오믹접촉층과,An ohmic contact layer formed of amorphous silicon doped with a high concentration of impurities in both portions except the center portion of the active layer; 상기 오믹접촉층 상에 스위칭영역의 게이트절연층과 접촉되게 형성된 소오스 및 드레인전극과,Source and drain electrodes formed on the ohmic contact layer to be in contact with the gate insulating layer of the switching region; 상기 스위칭영역에 상기 드레인영역의 소정 부분이 노출되게 형성된 보호막층과,A passivation layer formed to expose a predetermined portion of the drain region in the switching region; 상기 보호막층 상에 형성된 차광층과,A light shielding layer formed on the protective film layer; 상기 게이트절연층 상에 상기 보호막층과 차광층을 이루는 물질이 적층되어 원뿔대 형상을 이루도록 형성된 다수 개의 산란돌출부와,A plurality of scattering protrusions formed to form a truncated cone by stacking a material forming the light shielding layer with the passivation layer on the gate insulating layer; 상기 산란돌출부를 포함하는 반사영역에 전기전도성 및 광 반사 특성이 좋은 금속으로 형성되며 상기 소오스 또는 드레인전극과 접촉되어 전기적으로 연결되는 화소전극을 포함하는 액정표시장치.And a pixel electrode formed of a metal having good electrical conductivity and light reflecting characteristics in the reflective region including the scattering protrusions and being electrically connected to the source or drain electrode. 제 1 항에 있어서,The method of claim 1, 상기 보호막층은 실리콘산화막 또는 실리콘질화막이 3000 ~ 4000Å의 두께로 형성된 액정표시장치.The protective layer is a liquid crystal display device wherein the silicon oxide film or silicon nitride film is formed to a thickness of 3000 ~ 4000Å. 제 1 항에 있어서,The method of claim 1, 상기 차광층은 불투명 절연성 수지가 1.5 ~ 4.5㎛의 두께로 형성된 액정표시장치.The light blocking layer is a liquid crystal display device wherein the opaque insulating resin is formed to a thickness of 1.5 ~ 4.5㎛. 제 1 항에 있어서,The method of claim 1, 상기 산란돌출부는 2 ~ 5㎛의 높이와 30 ~ 60°의 경사각을 가지며 형성되는 액정표시장치.The scattering protrusions are formed to have a height of 2 to 5㎛ and an inclination angle of 30 to 60 °. 제 4 항에 있어서,The method of claim 4, wherein 상기 산란돌출부는 인접하는 산란돌출부와 3 ~ 5㎛의 이격 거리를 갖는 액정표시장치.The scattering protrusions have a distance of 3 to 5 μm from adjacent scattering protrusions. 제 1 항에 있어서,The method of claim 1, 상기 화소전극이 알루미늄 또는 알루미늄 합금으로 형성되는 액정표시장치.And a pixel electrode formed of aluminum or an aluminum alloy. 제 6 항에 있어서,The method of claim 6, 상기 화소전극이 3000 ~ 4000Å의 두께로 형성되는 액정표시장치.And a pixel electrode having a thickness of 3000 to 4000 kV. 스위칭영역과 반사영역을 갖는 투명한 절연기판 상의 상기 스위칭영역에 게이트전극을 형성하는 공정과,Forming a gate electrode in said switching region on a transparent insulating substrate having a switching region and a reflective region; 상기 게이트전극을 덮도록 상기 기판 상의 스위칭영역과 반사영역에 게이트절연층을 형성하는 공정과,Forming a gate insulating layer in the switching region and the reflective region on the substrate to cover the gate electrode; 상기 게이트절연층 상의 상기 게이트전극과 대응하는 부분에 불순물이 도핑되지 않은 비정질실리콘과 불순물이 고농도로 도핑된 비정질실리콘으로 도상(島狀)의 활성층과 오믹접촉층을 형성하는 공정과,Forming an island-like active layer and an ohmic contact layer using amorphous silicon that is not doped with impurities and amorphous silicon that is heavily doped with impurities in a portion corresponding to the gate electrode on the gate insulating layer; 상기 오믹접촉층 상의 양측 소정 부분과 게이트절연층 상에 소오스 및 드레인전극을 형성하고 상기 소오스 및 드레인전극을 마스크로 사용하여 상기 오믹접촉층의 노출된 부분을 상기 활성층이 노출되도록 제거하는 공정과,Forming source and drain electrodes on both sides of the ohmic contact layer and the gate insulating layer, and removing the exposed portions of the ohmic contact layer to expose the active layer by using the source and drain electrodes as masks; 상기 스위칭영역의 표면과 상기 반사영역의 상기 게이트절연층상에 보호막층과 차광층을 형성한 후 동일한 마스크로 상기 스위칭영역 상에 상기 소오스 또는 드레인전극의 소정 부분이 노출되게 남도록 패터닝함과 동시에 반사영역에 산란돌출부를 형성하는 공정과,After forming a passivation layer and a light shielding layer on the surface of the switching region and the gate insulating layer of the reflective region, patterning so that a predetermined portion of the source or drain electrode remains exposed on the switching region with the same mask and at the same time a reflective region Forming a scattering protrusion in the 상기 산란돌출부를 포함하는 반사영역에 상기 소오스 또는 드레인전극과 접촉되어 전기적으로 연결되는 화소전극을 형성하는 공정을 구비하는 액정표시장치의 제조방법.And forming a pixel electrode in contact with the source or drain electrode and electrically connected to the reflection region including the scattering protrusion. 제 8 항에 있어서,The method of claim 8, 상기 보호막층을 실리콘질화막을 3000 ~ 4000Å의 두께로 형성하는 액정표시장치의 제조방법.A method of manufacturing a liquid crystal display device, wherein the protective film layer is formed to have a silicon nitride film having a thickness of 3000 to 4000 GPa. 제 8 항에 있어서,The method of claim 8, 상기 차광층을 불투명 절연성 수지를 1.5 ~ 4.5㎛의 두께로 도포하여 형성하는 액정표시장치의 제조방법.The light shielding layer is formed by applying an opaque insulating resin to a thickness of 1.5 ~ 4.5㎛. 제 8 항에 있어서,The method of claim 8, 상기 산란돌출부는 2 ~ 5㎛의 높이와 30 ~ 60°의 경사각을 가지며 형성되는 액정표시장치의 제조방법.The scattering protrusions have a height of 2 to 5㎛ and an inclination angle of 30 to 60 °. 제 11 항에 있어서,The method of claim 11, 상기 산란돌출부는 인접하는 산란돌출부와 3 ~ 5㎛의 이격 거리를 갖는 액정표시장치의 제조방법.And the scattering protrusions have a distance of 3 to 5 μm from the adjacent scattering protrusions. 제 8 항에 있어서,The method of claim 8, 상기 차광층과 화소전극 상에 배향층을 형성하는 공정을 더 구비하는 액정표시장치의 제조방법.And forming an alignment layer on the light blocking layer and the pixel electrode.
KR1019960045049A 1996-10-10 1996-10-10 Liquid crystal display device and its manufacturing method KR100225099B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960045049A KR100225099B1 (en) 1996-10-10 1996-10-10 Liquid crystal display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045049A KR100225099B1 (en) 1996-10-10 1996-10-10 Liquid crystal display device and its manufacturing method

Publications (2)

Publication Number Publication Date
KR19980026562A true KR19980026562A (en) 1998-07-15
KR100225099B1 KR100225099B1 (en) 1999-10-15

Family

ID=19476924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045049A KR100225099B1 (en) 1996-10-10 1996-10-10 Liquid crystal display device and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100225099B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424132B1 (en) * 1999-04-23 2004-03-22 인터내셔널 비지네스 머신즈 코포레이션 Methods of reducing unbalanced voltage between two electrodes of reflective liquid crystal display by thin film passivation
KR100525044B1 (en) * 1999-02-10 2005-10-31 엘지.필립스 엘시디 주식회사 Method for fabricating the thin film transistor type photo sensor
KR100502813B1 (en) * 1998-10-13 2005-12-01 삼성전자주식회사 Manufacturing Method of Thin Film Transistor, Thin Film Transistor Board and Manufacturing Method Thereof
KR100746140B1 (en) * 2000-12-28 2007-08-03 엘지.필립스 엘시디 주식회사 An array substrate for LCD and method of fabricating of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502813B1 (en) * 1998-10-13 2005-12-01 삼성전자주식회사 Manufacturing Method of Thin Film Transistor, Thin Film Transistor Board and Manufacturing Method Thereof
KR100525044B1 (en) * 1999-02-10 2005-10-31 엘지.필립스 엘시디 주식회사 Method for fabricating the thin film transistor type photo sensor
KR100424132B1 (en) * 1999-04-23 2004-03-22 인터내셔널 비지네스 머신즈 코포레이션 Methods of reducing unbalanced voltage between two electrodes of reflective liquid crystal display by thin film passivation
KR100746140B1 (en) * 2000-12-28 2007-08-03 엘지.필립스 엘시디 주식회사 An array substrate for LCD and method of fabricating of the same

Also Published As

Publication number Publication date
KR100225099B1 (en) 1999-10-15

Similar Documents

Publication Publication Date Title
US5835177A (en) Array substrate with bus lines takeout/terminal sections having multiple conductive layers
US7139045B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6281953B1 (en) Liquid crystal display having high aperture ratio and high transmittance and method of manufacturing the same
US8871590B2 (en) Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
KR100857133B1 (en) Array panel for LCD and fabricating method the same
US7355206B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
USRE39798E1 (en) Active matrix LCD device with image signal lines having a multilayered structure
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR100746140B1 (en) An array substrate for LCD and method of fabricating of the same
KR20010046652A (en) liquid crystal display with color filter and method for fabricating the same
US20010040663A1 (en) Thin film transistor array substrate for a liquid crystal display and method for fabricating the same
KR100611042B1 (en) Liquid crystal display and method for fabricating the same
US7023501B2 (en) Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole
KR100621534B1 (en) liquid crystal display device
US20020080293A1 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR19980026562A (en) LCD and its manufacturing method
KR100897487B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
KR100488936B1 (en) LCD
KR100695298B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method of the same
KR20030016017A (en) Method for fabricating of an array substrate for LCD
KR100679519B1 (en) Liquid crystal display
KR20080062477A (en) Liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee