KR100231728B1 - 반도체 소자의 소자분리막 형성 방법 - Google Patents

반도체 소자의 소자분리막 형성 방법 Download PDF

Info

Publication number
KR100231728B1
KR100231728B1 KR1019960064645A KR19960064645A KR100231728B1 KR 100231728 B1 KR100231728 B1 KR 100231728B1 KR 1019960064645 A KR1019960064645 A KR 1019960064645A KR 19960064645 A KR19960064645 A KR 19960064645A KR 100231728 B1 KR100231728 B1 KR 100231728B1
Authority
KR
South Korea
Prior art keywords
oxide film
reactor
temperature
forming
silicon substrate
Prior art date
Application number
KR1019960064645A
Other languages
English (en)
Other versions
KR19980046322A (ko
Inventor
전하응
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960064645A priority Critical patent/KR100231728B1/ko
Publication of KR19980046322A publication Critical patent/KR19980046322A/ko
Application granted granted Critical
Publication of KR100231728B1 publication Critical patent/KR100231728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 평탄도를 향상시키기 위하여 트렌치가 매립되도록 제1산화막을 형성한 후 상기 제1산화막상에 제2산화막을 형성하고 연마 방법을 이용하여 표면을 평탄화시키므로써 소자의 수율이 향상될수 있도록 한 반도체 소자의 소자분리막 형성 방법에 관한 것이다.

Description

반도체 소자의 소자분리막 형성 방법
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 평탄도를 향상시킬 수 있도록 한 반도체 소자의 소자분리막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 소자와 소자 또는 주변 지역과 메모리 셀 지역을 전기적으로 분리시키기 위하여 소자분리 영역에 소자분리막을 형성한다.
이러한 소자분리막은 LOCOS(Local Oxidation of Silicon) 공정 또는 트렌치(Trench)를 이용한 방법 등과 같이 여러 가지의 방법에 의해 형성될 수 있는데, 그러면 트렌치를 이용한 종래 빈도체 소자의 소자분리막 형성 방법을 설명하면 다음과 같다.
종래에는 실리콘 기판에 소정 깊이의 트렌치를 형성한 후 상기 트렌치가 매립되도록 상기 실리콘 기판상에 산화막을 증착한다.
그리고 연마(Polishing) 방법으로 상기 산화막을 연마하여 표면을 평탄화시킨다.
그런데 상기 산화막을 증착하는 과정에서 부분적인 두께의 차이 예를 들어 상기 실리콘 기판의 중앙부는 두껍게 증착되고 가장자리부는 얇게 증착되는 현상이 발생된다.
그리고 상기 연마 과정에서 연마 장비의 제거비(Removal Rate)가 부분적으로 불균일해지는 예를 들어 상기 실리콘 기판 중앙부의 제거 속도가 가장자리부의 제거 속도보다 느린 현상이 발생 된다.
그러므로 이러한 현상에 의해 전체적인 평탄도가 불균일하여 후속 공정에서 불량의 요인으로 작용하며, 이에 따라 소자의 수율이 저하된다.
따라서 본 발명은 트렌치가 매립되도록 제1산화막을 형성한 후 상기 제1산화막상에 제2산화막을 형성하고 연마 방법을 이용하여 표면을 평탄화시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판에 소정 깊이의 트렌치를 형성하는 단계와, 상기 단계로부터 상기 트렌치가 매립되도록 상기 실리콘 기판상에 제1산화막을 형성한 후 상기 제1산화막상에 제2산화막을 형성하는 단계와, 상기 단계로부터 상기 트렌치내에는 소자분리막이 형성되는 동시에 표면이 평탄화되도록 상기 제2 및 제1산화막을 연마하는 단계로 이루어지는 것을 특징으로 하며, 상기 제1산화막은 상압화학기상증착 방법으로 증착된 O3-TEOS 산화막이고, 상기 제2산화막은 저압화학기상증착 방법으로 증착된 TEOS막인 것을 특징으로 한다.
또한 상기 제2산화막을 형성하기 위한 증착 공정은 상기 제1산화막이 형성된 상기 실리콘기판을 제1설정 온도상태의 반응로 내부로 로드하는 제1단계와, 상기 제1단계로부터 상기 반응로내의 압력을 제1설정 압력이 되도록 조절한 후 상기 반응로내로 비활성 가스를 공급하여 상기 반응로내의 압력이 제2설정 압력이 되도록 하면서 상기 반응로내의 온도를 제2설정 온도가 되도록 상승시키는 제2단계와, 상기 제2단계로부터 상기 반응로내의 온도가 안정화되면 상기 비활성 가스의 공급을 중단하고 상기 반응로내로 반응 가스를 공급한 후 상기 제2설정 압력으로 유지되는 시점까지 대기하는 제3단계와, 상기 제3단계로부터 상기 반응로내로 TEOS 가스를 공급하며 상기 제1산화막상에 제2산화막을 증착하는 제4단계와, 상기 제4단계로부터 상기 반응 가스의 공급을 중단하고 상기 반응로 내부의 잔류 가스를 완전히 제거시킨 후 상기 반응로 내부의 온도를 상기 제1설정 온도로 강하시키는 제5단계와, 상기 제5단계로부터 상기 반응로 내부의 온도가 상기 설정 온도로 유지되면 상기 실리콘 기판을 상기 반응로 외부로 언로드시키는 제6단계로 이루어지는 것을 특징으로 하고, 상기 제1설정 온도는 350 내지 450℃이며 상기 제2설정 온도는 600 내지 800℃인 것을 특징으로 한다. 그리고 상기 제1설정 압력은 1 내지 10 mTorr이며 상기 제2설정 압력은 800 내지 1100 mTorr인 것을 특징으로 한다.
제1a도 및 제1b도는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도.
제2도는 제1도에 도시된 제2산화막을 증착하는 과정을 설명하기 위한 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 제1산화막
3 : 제2산화막
일반적으로 저압화학기상증착(LPCVD) 장비를 이용하는 경우 증착 온도 및 압력 그리고 상기 장비내에 장착된 실리콘 기판간의 거리에 따라 증착되는 막의 균일도가 변화된다.
즉, 상기 증착 압력이 높을수록 증착 가스의 평균자유행정이 짧아지기 때문에 실리콘 기판의 가장자리부가 중앙부에 비해 상대적으로 두껍게 증착된다.
그리고 상기 증착 온도가 높아질수록 반응 가스와 실리콘 기판의 반응성보다 실리콘 기판에 도달되는 가스의 량에 의해 증착 속도가 결정되기 때문에 실리콘 기판의 중앙부와 가장자리부의 증착 두께를 조절 할 수 있다.
또한 상기 증착 장비내에 장착된 실리콘 기판간의 거리를 감소시키므로써 상기한 효과를 증대시킬 수 있다.
그러므로 본 발명을 상기한 저압화학기상증착(LPCVD) 장비의 특성을 이용하여 소자분리막 형성 후 실리콘 기판 표면의 평탄도가 향상되도록 하기 위한 방법을 제공한다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 및 도 1b는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도로서, 도 2를 참조하여 설명하기로 한다.
도 1a는 실리콘 기판(1)에 소정 깊이의 트렌치를 형성한 후 상기 트렌치가 매립되도록 상기 실리콘 기판상에 제1산화막(2)을 증착한 상태의 단면도로서, 상기 제1산화막(2)은 상압화학기상증착(APCVD) 장비를 이용한 O3-TEOS 산화막이며 상기 트렌치의 깊이만큼 증착한다.
도 1b는 상기 제1산화막(2)상에 제2산화막(3)을 증착한 상태의 단면도로서, 상기 제2산화막(3)은 저압화학기상증착(LPCVD) 장비를 이용한 TEOS인데, 상기 증착 공정시 증착 온도와 압력을 증가시켜 가장자리부의 두께(T2)가 중앙부의 두께(T1)보다 두껍게 형성되도록 한다. 그러면 이와 같이 두께를 조절하기 위한 상기 제2산화막(3) 증착 공정을 도 2를 통해 설명하면 다음과 같다.
먼저, 제1단계 공정으로 상기 제1산화막(2)이 형성된 상기 실리콘 기판(1)을 제1설정 온도(350 내지 450℃) 상태의 저압화학기상증착(LPCVD) 장비의 반응로 내부로 로드(Load)한다(t0 구간).
이때 상기 증착 장비내에 장착된 실리콘기판(1)간의 거리 즉, 슬롯 핏치(Slot Pitch)가 5㎜ 이하가 되도록 하면 1회의 증착 공정시 150 매 이상을 동시에 처리할 수 있다.
제2단계 공정으로 상기 반응로내의 압력을 제1설정 압력(1 내지 10 mTorr)이 되도록 조절한 후 상기 반응로내에 비활성 가스를 공급하여 상기 반응로내의 압력이 제2설정 압력(800 내지 1100 mTorr)이 되도록 하면서 상기 반응로내의 온도를 제2설정 온도(600 내지 800 ℃)가 되도록 상승시킨다(t1 구간).
제3단계 공정으로 상기 반응로내의 온도가 상기 제2설정 온도에 대하여 상하 1℃ 범위내로 안정되면(t2 구간) 제4단계 공정으로 상기 비활성 가스의 공급을 중단시키고 상기 반응로 내로 반응 가스를 공급한 후 상기 제2설정 압력으로 유지되는 시점까지 대기시킨다(t3).
제5단계 공정으로 600 내지 800℃의 온도 및 800 내지 1100 mTorr의 압력 상태의 상기 반응로내로 150 내지 250sccm의 TEOS 가스를 공급하며 상기 제1산화막(2)상에 제2산화막(3)을 증착한다(t4).
이때 상기와 같은 조건에 의해 증착 가스의 평균자유행정이 짧아지기 때문에 실리콘 기판의 가장자리부가 중앙부에 비해 두껍게 증착되는데, 증착 두께는 상기 트렌치 깊이의 2/3 ± 2000Å 정도가 되도록 한다.
상기 제5단계의 증착 공정이 완료되면 제6단계 공정으로 산기 반응 가스의 공급을 중단하고 진공 펌프를 이용하여 상기 반응로 내부의 잔류 가스를 완전히 제거시킨 후 상기 반응로 내부의 온도를 상기 제1설정 온도로 강하시킨다(t5 구간).
상기 반응로 내부의 온도가 상기 설정 온도로 유지되면 제7단계 공정으로 상기 실리콘 기판(1)을 상기 반응로 외부로 언로드(Unload)시킨다. 트렌치내에는 소자분리막이 형성되는 동시에 상기 실리콘 기판(1)의 표면은 평탄화되도록 연마 방법을 이용하여 상기 제2산화막(3) 및 제1산화막(2)을 연마하는데, 이때 상기 실리콘 기판(1) 가장자리부의 상기 제2산화막(3)의 두께가 중앙부보다 두껍기 때문에 가장자리부와 중앙부의 제거비가 다르더라도 표면이 고르게 평탄화된다.
상술한 바와 같이 본 발명에 의하면 트렌치가 매립되도록 상압화학기상증착(APCVD) 방법을 이용하여 제1산화막을 형성한 후 상기 제1산화막상에 저압화학 기상증착(LPCVD) 방법을 이용하여 제2산화막을 형성하고 연마 방법을 이용하여 표면을 평탄화시키므로써 평탄화 상태가 양호해져 후속 공정이 용이하게 진행될 수 있다.
또한 고온 및 고압 상태에서 증착 공정이 실시되기 때문에 공정시간이 단축되어 소자의 수율이 향상되는 효과가 있다.

Claims (6)

  1. 반도체 소자의 소자분리막 형성 방법에 있어서, 트렌치가 형성된 실리콘 기판 상에 상기 트렌치가 매립되도록 제1산화막을 형성하는 단계; 상기 제1산화막 상에 제2산화막을 형성하되, 상기 실리콘 기판의 가장자리부에 형성되는 제2산화막의 두께가 중앙부보다 두껍게 되도록 형성하는 단계; 상기 트렌치 내에는 소자분리막이 형성되는 동시에 표면이 평탄화되도록 상기 제2 및 제1산화막을 연마하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  2. 제1항에 있어서, 상기 제1산화막을 상압화학기상증착 방법으로 증착된 O3-TEOS 산화막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  3. 제1항에 있어서, 상기 제2산화막은 저압화학기상증착 방법으로 증착된 TEOS 막인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  4. 제1항에 있어서, 상기 제2산화막을 형성하기 위한 증착 공정은 상기 제1산화막이 형성된 상기 실리콘 기판을 제1설정 온도 상태의 반응로 내부로 로드하는 제1단계와, 상기 반응로 내의 압력을 제1설정 압력이 되도록 조절한 후 상기 반응로 내로 비활성 가스를 공급하여 상기 반응로 내의 압력이 제2설정압력이 되도록 하면서 상기 반응로 내의 온도를 제2설정 온도가 되도록 상승시키는 제2단계와, 상기 반응로 내의 온도가 안정화되면 상기 비활성 가스의 공급을 중단하고 상기 반응로 내로 반응 가스를 공급한 후 상기 제2설정 압력으로 유지되는 시점까지 대기하는 제3단계와, 상기 반응로 내로 TEOS 가스를 공급하며 상기 제1산화막 상에 제2산화막을 증착하는 제4단계와, 상기 반응 가스의 공급을 중단하고 상기 반응로 내부의 잔류가스를 완전히 제거시킨 후 상기 반응로 내부의 온도를 상기 제1설정 온도로 강하시키는 제5단계와, 상기 반응로 내부의 온도가 상기 제1설정 온도로 유지되면서 상기 실리콘 기판을 상기 반응로 외부로 언로드시키는 제6단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  5. 제4항에 있어서, 상기 제1설정 온도는 350 내지 450℃이며, 상기 제2설정 온도는 600 내지 800℃인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  6. 제4항에 있어서, 상기 제1설정 압력은 1 내지 10mTorr이며, 상기 제2설정 압력은 800 내지 1100mTorr인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1019960064645A 1996-12-12 1996-12-12 반도체 소자의 소자분리막 형성 방법 KR100231728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064645A KR100231728B1 (ko) 1996-12-12 1996-12-12 반도체 소자의 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064645A KR100231728B1 (ko) 1996-12-12 1996-12-12 반도체 소자의 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR19980046322A KR19980046322A (ko) 1998-09-15
KR100231728B1 true KR100231728B1 (ko) 1999-11-15

Family

ID=19487382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064645A KR100231728B1 (ko) 1996-12-12 1996-12-12 반도체 소자의 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100231728B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026585A (ko) * 1994-12-29 1996-07-22 김주용 반도체소자의 소자분리 산화막의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026585A (ko) * 1994-12-29 1996-07-22 김주용 반도체소자의 소자분리 산화막의 제조방법

Also Published As

Publication number Publication date
KR19980046322A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US20060228866A1 (en) Methods of filling openings with oxide, and methods of forming trenched isolation regions
US7608519B2 (en) Method of fabricating trench isolation of semiconductor device
US5316980A (en) Method of making a semiconductor device by dry etching process
US5874345A (en) Method for planarizing TEOS SiO2 filled shallow isolation trenches
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
US20050136615A1 (en) Methods of forming polished material and methods of forming isolation regions
KR100231728B1 (ko) 반도체 소자의 소자분리막 형성 방법
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
US6645825B1 (en) Planarization of shallow trench isolation (STI)
KR100772678B1 (ko) 반도체 소자의 소자분리막 제조 방법
US6605517B1 (en) Method for minimizing nitride residue on a silicon wafer
US6897121B2 (en) Method of removing HDP oxide deposition
KR100363699B1 (ko) 반도체장치의 제조방법
KR100444627B1 (ko) 반도체장치의 제조방법
US20020137305A1 (en) Fabrication method of shallow trench isolation
KR100342861B1 (ko) 반도체장치의소자분리막형성방법
KR900004565B1 (ko) 트랜치 캐패시터의 평탄화방법
KR100429678B1 (ko) 반도체소자의 소자분리막 형성방법
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer
KR100327571B1 (ko) 반도체장치의 소자분리막 형성방법
KR100357304B1 (ko) 반도체소자의 소자분리막 형성방법
KR100842883B1 (ko) 반도체 소자의 소자분리영역 형성방법
KR20040050838A (ko) 집적 회로 웨이퍼 평탄화 방법
KR19990000067A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee