KR19990000067A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR19990000067A
KR19990000067A KR1019970022710A KR19970022710A KR19990000067A KR 19990000067 A KR19990000067 A KR 19990000067A KR 1019970022710 A KR1019970022710 A KR 1019970022710A KR 19970022710 A KR19970022710 A KR 19970022710A KR 19990000067 A KR19990000067 A KR 19990000067A
Authority
KR
South Korea
Prior art keywords
film
teos
usg
thickness
semiconductor substrate
Prior art date
Application number
KR1019970022710A
Other languages
English (en)
Other versions
KR100248344B1 (ko
Inventor
이승무
김시범
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970022710A priority Critical patent/KR100248344B1/ko
Publication of KR19990000067A publication Critical patent/KR19990000067A/ko
Application granted granted Critical
Publication of KR100248344B1 publication Critical patent/KR100248344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판이 노출될 때까지 식각하여 다결정 실리콘막패턴과 질화막패턴, 패드산화막패턴을 형성하고 이를 식각장벽으로 반도체기판의 하부에 트랜치를 형성한 다음, 두차례의 산화처리 공정을 실시하되 먼저 상기 질화막패턴 상부에 형성된 다결정 실리콘막막과 트랜치 측면에 열산화막을 성장시킨후 습식식각하여 제거하고, 재차 산화처리 공정을 거쳐 열산화막을 형성한 다음, 전표면에 N2/NH3플라즈마 처리하여 트랜치 측벽에 열산화막을 형성하고 O3-TEOS-USG막을 증착한 후 O3-TEOS-USG막을 어닐시키고 CMP 공정으로 평탄화시킴으로써 소자의 신뢰성 및 공정 수율을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 오존-테오스-유.에스.지막(O3-Tetra Ethyl Ortho Silicate Undoped Silicate Glass 이하, O3-TEOS-USG)이 증착될 하지재료를 한가지 재료로 만들어 주기 위하여 패드산화막과 질화막 상부에 다결정실리콘을 증착하고 식각공정을 거친후 사이드웰(side wall) 및 다결정실리콘막을 산화시키고 N2/NH3플라즈마 처리한 다음, 전표면에 O3-TEOS-USG막을 증착하고 화학적 기계적연마(Chemical Mechanical Polishing 이하, CMP)공정을 이용하여 평탄화시킴으로써 소자의 공정 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로, 집적도가 낮은 반도체소자는 단차가 작아 각 도전층들의 패터닝이나 평탄화에 별다른 문제점이 없었으나, 소자가 고집적화되어 각층들간의 단차 및 적층되는 막의 수가 증가되면 소자의 제조 공정에서 나칭이나 단선등의 불량들이 발생하게 되며, 이를 방지하기 위하여 적층막들의 상부를 평탄화하는 평탄화 공정이 공정수율 및 소자의 신뢰성에 중요한 영향을 미치게 된다.
현재 1M DRAM 이상의 소자에서는 다량의 불순물을 함유하여 유동성이 우수하고 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성되어 단차피복성이 우수한 비.피.에스.지(Boro Phosphor Silicate Glass; 이하 BPSG라 칭함)나 테오스(Tetra ethyl ortho silicate; 이하 TEOS라 칭함) 산화막 등을 평탄화막으로 널리 사용하고 있다.
그러나, 상기의 평탄화막들은 우수한 유동성에도 불구하고 평탄화의 정도에 한계가 있어 셀영역과 주변회로지역의 단차가 0.8~1.0μm로 단차가 계속 유지되어 256M DRAM이상의 고집적 소자 제조 공정에 있어서 금속 배선 공정에 문제를 일으킨다.
즉, 금속배선의 사진공정에서 배선크기가 작아짐에 따라 원자외선 노광기를 사용하게 됨에 따라 초점 심도가 작아져(약 0.4μm) 상기의 단차에서는 금속배선을 형성할 수 없을 뿐만 아니라, 식각 공정시에도 금속배선이 끊어지거나 브리지를 유발하게 된다.
또한, 불순물이 다량으로 포함되어 있어 또 다른 문제점을 갖고 있는데, 상기의 문제점을 해결하기 위하여 CMP 공정이 등장하였으며, BPSG 박막을 두껍게 증착하여 CMP 장치로 연마하면 단차를 줄여줄 수 있으나, CMP 공정은 조밀한 지역과 조밀하지 않은 지역에서 연마 속도 차이가 나는 현상에 의해 전면 평탄화에 어려움이 있다.
그리고, 이러한 문제는 한 소자 내에서 뿐만 아니라 웨이퍼 내에서도 발생하여 후속 공정인 식각 공정에서 식각 두께의 조절이 힘들어지는 문제가 있다.
한편, 샐로우 트랜치 소자분리(shallow trench isolation) 공정에서 O3-TEOS-USG막을 적용할때, O3-TEOS-USG막을 증착시 산화막이나 질화막 등의 하지재료가 서로 특성이 다른 막이기 때문에 비정상적으로 증착되는 것을 방지하기 위한 기술로써 N2/NH3플라즈마 처리기술이 널리 사용되고 있다.
즉, 상기와 같은 플라즈마 처리기술은 O3-TEOS-USG막의 하지재료가 질화막 또는 열산화막이기 때문에 플라즈마 처리의 균일성이 우수하지 못하여 공정 진행의 재현성에 문제가 발생되어 O3-TEOS-USG막이 비정상적으로 증착된다.
또한, 상기와 같은 플라즈마 처리기술은 플라즈마 처리시 피.이.씨.브이.디(plasma enhanced chemical vapor deposition) 챔버를 구성하는 물질이 웨이퍼 표면에 유입되어 금속을 오염시킴으로써 소자의 공정 수율을 떨어뜨리는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 O3-TEOS-USG막이 증착될 하지재료를 한가지 재료로 만들어 주기 위하여 반도체 기판이 노출될 때까지 식각하여 다결정 실리콘막패턴과, 질화막패턴, 패드산화막패턴을 형성하고 이를 식각장벽으로 반도체기판의 하부에 트랜치를 형성하고 산화공정을 진행한 다음, 반도체 기판에 증착되는 박막들을 N2/NH3플라즈마 처리한 후, O3-TEOS-USG막을 증착하고 CMP공정을 이용하여 평탄화시킴으로써 디자인룰이 감소함에 따라 발생되는 소자의 불안정한 요인을 근본적으로 해경할 수 있으며, 금속오염의 가능성을 최소화하고 공정 균일도를 향상시켜 소자의 공정 수율 및 신뢰성을 향상시키는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 반도체 소자의 제조공정도.,
도 2a 내지 도 2f는 본 발명의 다른 실시예에 따른 반도체 소자의 제조공정도.
*도면의 주요 부분에 대한 부호의 설명*
11,31:반도체 기판 13,33:패드산화막
15,35:질화막 17:다결정 실리콘막
19,37:열산화막 21,39:O3-TEOS-USG
상기 목적을 달성하기 위해 본 발명의 일실시예에 따른 반도체 소자의 제조방법은
반도체 기판 상부에 패드산화막과 질화막, 다결정 실리콘막을 순차적으로 형성하는 공정과;
식각마스크를 이용하여 반도체 기판이 노출될 때까지 식각하여 다결정 실리콘막패턴과 질화막패턴, 패드산화막패턴을 형성하는 공정과;
상기 패턴들을 식각장벽으로 이용하여 반도체 기판의 하부에 트랜치를 형성하는 공정과;
1차 산화처리를 통하여 상기 질화막패턴 상부에 형성된 다결정 실리콘막과 트랜치 측면에 열산화막을 성장시킨 후 습식공정으로 제거하는 공정과;
2차 산화처리를 통하여 상기 질화막패턴 상부에 형성된 다결정 실리콘막과 트랜치 측면과 재차 산화시켜 열산화막을 형성하는 공정과;
상기 구조의 전표면을 N2/NH3플라즈마 처리하는 공정과;
상기 구조의 전표면에 O3-TEOS-USG막을 형성하는 공정과;
상기 O3-TEOS-USG막을 열처리한 후 CMP 공정으로 평탄화시키는 공정을 특징으로한다.
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법은
반도체 기판 상부에 패드산화막과 질화막을 형성하는 공정과;
식각마스크를 이용하여 반도체 기판이 노출될 때까지 식각하여 질화막패턴과 패드산화막패턴을 형성하는 공정과;
상기 패턴들을 식각장벽으로 이용하여 반도체 기판의 하부에 트랜치를 형성하는 공정과;
1차 산화처리를 통하여 트랜치 측면에 열산화막을 성장시킨 후 습식공정으로 제거하는 공정과;
2차 산화처리를 통하여 트랜치 측면을 재차 산화시켜 열산화막을 형성하는 공정과;
상기 구조의 전표면에 PECVD 장비에서 챔버를 pre-coating한 다음 N2/NH3플라즈마 처리하는 공정과;
상기 구조의 전표면에 O3-TEOS-USG막을 형성하는 공정과;
상기 O3-TEOS-USG막을 열처리한 후 CMP 공정으로 평탄화시키는 공정을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 반도체 소자의 제조공정도이다.
먼저, 반도체 기판(11) 상부에 열산화막인 패드산화막(13)과 질화막(15), 다결정 실리콘막(17)을 순차적으로 형성한다.
이때, 상기 패드산화막(13)은 50~200Å 두께로 형성하고, 질화막(15)의 두께는 1500~2500Å, 다결정 실리콘막(17)는 300~500Å 두께로 형성한다(도 1a 참조).
다음, 식각마스크를 이용하여 반도체 기판(11)이 노출될 때까지 식각하여 다결정 실리콘막(17)패턴과 질화막(15) 패턴, 패드산화막(13)패턴을 순차적으로 형성한다.
그 다음, 상기 패턴(17,15,13)들을 식각장벽으로 이용하여 반도체 기판(11)의 하부에 트랜치를 형성한다((도 1b참조).
그 다음, 상기 트랜치를 형성한 다음, 스트레스(stress)와 결함(defect)을 제거하기 위해 1차 산화처리를 실시하게 된다.
여기서, 상기 1차 산화처리를 통하여 150~250Å 두께 정도로 산화시키되 상기 질화막(15) 패턴 상부에 형성된 다결정 실리콘막(17)과 트랜치 측면에 열산화막(19)을 성장시킨 후 습각공정으로 트랜치 형성시 발생된 스트레스와 결함을 제거한다(도 1c. 참조).
다음, 2차 산화처리를 통하여 상기 질화막(15) 패턴 상부에 형서된 다결정 실리콘막(17)과 트래치 측면을 재차 산화시켜 열산화막(19)을 형성한 다음, 전표면을 N2/NH3플라즈마 처리를 실시한다.
이때, 상기 1차 산화처리 후 2차 산화처리를 함으로서 트랜치 측면의 열산화막(19)의 소자 특성을 향상시키고, 1차 산화처리 후 질화막(15) 패턴 상부에 남아있는 다결정 실리콘막(17)을 산화시킨다.
그리고, 상기 플라즈마 처리 범위로는 N2/NH3=1~3/3~10SLM, 파워는 HF/LF=0.1~1.0/0.1~1.0KW, 온도는 300~400℃, 압력은 1.0~3.0Torr, 시간은 10~100초 범위에서 실시하게 된다.
여기서, 후속 공정의 O3-TEOS-USG막에 증착될 하지재료로 1차 산화처리후 다결정 실리콘막 또는 MTO막을 50~150Å 두께로 형성하여 열산화막이 되게 한다.
또한, 상기와 같은 방법으로 PECVD 장비에서 증착율을 낮게하기 위해 플라즈마 처리하지 않고 Si-rich-USG막을 50~100Å 두께 형성하여 열산화막이 되게 한다.
여기서, 상기 Si-rich-USG막의 증착조건은 N2=4~10SLM, N2O=3~6SLM, SiH4=0.1~0.2SLM, 파워는 HF/LF=0.1~1.0/0.1~1.0KW, 온도는 300~400℃, 압력은 1.0~3.0Torr에서 실시한다(도 1d 참조).
그 다음, 상기 구조의 전표면에 정착증착 특성을 갖는 O3-TEOS-USG막(21)을 형성한다.
여기서, 상기 O3-TEOS-USG막(21)의 증착조건은 N2=80~120SLM, 두께는 5000~7000Å, 온도는 300~400℃, 농도는 100~140g/m3범위에서 실시한다.
이때, 상기 반도체 기판(11)의 하부에 형성되어 있는 트랜치 측면에는 열산화막(19)이 형성된다(도 1e 참조).
다음 , 상기 O3-TEOS-USG막(21)을 열처리한 후 CMP 공정으로 평탄화하여 본 발명의 제조공정을 완료한다(도 1f 참조).
도 2a 내지 도 2f는 본 발명의 다른 실시예에 따른 반도체 소자의 제조공정도이다.
먼저, 반도체 기판(31) 상부에 열산화막인 패드산화막(33)과 질화막(35)을 순차적으로 형성한다.
이때, 상기 패드산화막(33)은 50~200Å 두께로 형성하고, 질화막(35)은 두께는 1500~2500Å로 형성한다(도 2a 참조).
다음, 식각마스크를 이용하여 반도체 기판(31)이 노출될때 까지 식각하여 질화막(35)패턴과 패턴산화막(33)패턴을 순차적으로 형성한다.
그 다음, 상기 패턴(35,33)들을 식각장벽으로 이용하여 반도체 기판(31)의 하부에 트랜치를 형성한다(도 2b 참조).
그 다음, 상기 패턴(35,33)들을 형성한 다음, 스트레스(stress)와 결함(defect)을 제거하기 위해 1차 산화처리를 실시하게 된다.
여기서, 상기 1차 산화처리를 통하여 150~250Å 두께 정도로 산화시키되 트랜치 측벽에 열산화막(37)을 성장시킨 후 습식공정으로 트랜치 형성시 발생된 스트레스와 결함을 제거한다(도 2c 참조).
다음, 2차 산화처리를 통하여 상기 트랜치 측면을 재차 산화시켜 열산화막(37)을 형성한 다음, 전표면에 PEVCD 장비에서 챔버를 pre-coating한 다음, N2/NH3플라즈마 처리를 실시한다.
이때, 상기 프리-코팅시의 증착되는 막은 산화막과, 질화막 또는 산화질화막을 5~10μm 두께로 형성한다.
여기서, 상기 PEVCD 챔버 내부에 프리-코팅 증착 후 인-시튜(insitu) 세정공정없이 플라즈마 처리를 실시하게 된다.
한편, 상기 플라즈마 처리범위로는 N2/NH3=1~2/2~10SLM, 파워는 HF/LF=0.1~1.0/0.1~0.3KW, 온도는 300~400℃, 압력은 1.0~2.0Torr, 시간은 10~50초 범위에서 실시하게 된다(도 2d 참조).
그 다음, 상기 구조의 전표면에 정착증착 특성을 갖는 O3-TEOS-USG막(39)을 형성한다.
이때, 상기 O3-TEOS-USG막(39)의 증착조건은 N2=80~120SLM, 두께는 5000~7000Å, 온도는 300~400℃, 농도는 100~140g/m3범위에서 실시하는(도 2e 참조).
다음, 상기 O3-TEOS-USG막(39)을 열처리한 후 CMP 공정으로 평탄화하여 본 발명의 제조공정을 완료한다(도 2f 참조).
상기한 바와 같이 본 발명에 따르면, 정상증착 성질을 갖는 O3-TEOS-USG막이 증착될 하지재료를 한가지 재료로 만들어주기 위하여 반도체 기판에 증착되는 박막들을 N2/NH3플라즈마 처리한 다음, O3-TEOS-USG막을 증착하고 CMP 공정을 이용하여 평탄화시킴으로써 디자인룰이 감소함에 따라 발생되는 소자의 불안정한 요인을 근본적으로 해결할 수 있으며, 금속오염의 가능성을 최소화하고 자체 평탄화 증착을 통해 CMP 공정의 공정시간을 감소시킴으로써 공정 균일도를 향상시켜 소자의 공정 수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (19)

  1. 반도체 기판 상부에 패드산화막과 질화막, 다결정 실리콘막을 순차적으로 형성하는 공정과;
    식각마스크를 이용하여 반도체 기판이 노출될 때까지 식각하여 다결정 실리콘막패턴과 질화막패턴, 패드산화막패턴을 형성하는 공정과;
    상기 패턴들을 식각장벽으로 이용하여 반도체 기판의하부에 트랜치를 형성하는 공정과;
    1차 산화처리를 통하여 상기 질화막패턴 상부에 형성된 다결정 실리콘막과 트랜치 측면에 열산화막을 성장시킨 후 습식공정으로 제거하는 공정과;
    2차 산화처리를 통하여 상기 질화막패턴 상부에 형성된 다결정 실리콘막과 트랜치 측면을 재차 산화시켜 열산화막을 형성하는 공정과;
    상기 구조의 전표면을 N2/NH3플라즈마 처리하는 공정과;
    상기 구조의 전표면에 O3-TEOS-USG막을 형성하는 공정과;
    상기 O3-TEOS-USG막을 열처리한 후 CMP 공정을 평탄화시키는 공정을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 패드산화막은 50~200Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 다결정 실리콘막은 300~500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 1차 산화처리시 150~250Å 두께로 산화되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 플라즈마 처리범위는 N2/NH3=1~3/3~10SLM, 파워는 HF/LF=0.1~1.0/0.1~1.0KW, 온도는 300~400℃, 압력은 1.0~3.0Torr, 시간은 10~100초 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 O3-TEOS-USG막으로 1차 산화처리 후 다결정 실리콘막을 50~150Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 O3-TEOS-USG막으로 1차 산화처리후 MTO 산화막을 50~150Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항에 있어서, 상기 O3-TEOS-USG막으로 1차 산화처리 후 플라즈마 처리하지 않고 Si-rich-USG막을 50~100Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제8항에 있어서, 상기 Si-rich-USG막의 증착조건은 N2=4~10SLM, N2O=3~6SLM, SiH4=0.1~0.2SLM,파워는 HF/LF=0.1~1.0/0.1~1.0KW, 온도는 300~400℃,압력은 1.0~3.0Torr에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제1항에 있어서, 상기 O3-TEOS-USG막의 증착조건은 N2=80~120SLM, 두게는 5000~7000Å, 온도는 300~400℃, 농도는 100~140g/m3범위에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 반도체 기판 상부에 패드산화막과 질화막을 형성하는 공정과;
    식각마스크를 이용하여 반도체 기판이 노출될 때 까지 식각하여 질화막패턴과 패드산화막패턴을 형성하는 공정과;
    상기 패턴들을 식각장벽으로 이용하여 반도체 기판의 하부에 트랜치를 형성하는 공정과;
    1차 산화처리를 통하여 트랜치 측면에 열산화막을 성장시킨 후 습식공정으로 제거하는 공정과;
    2차 산화처리를 통하여 트랜치 측면을 재차 산화시켜 열산화막을 형성하는 공정과;
    상기 구존의 전표면에 PECVD 장비에서 챔버를 pre-coating한 다음 N2/NH3플라즈마 처리하는 공정과;
    상기 구조의 전표면에 O3-TEOS-USG막을 형성하는 공정과;
    상기 O3-TEOS-USG막을 열처리한 후 CMP 공정으로 평탄화시키는 공정을 특징으로 하는 반도체 소자의 제조방법.
  12. 제11항에 있어서, 상기 패드산화막은 50~200Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제11항에 있어서, 상기 질화막은 300~500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제11항에 있어서, 상기 1차 산화처리시 열산화막은 100~200Å 두께로 산화되는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제11항에 있어서, 상기 PECVD 챔버 내부의 프리-코팅시 증착되는막은 산화막과, 질화막, 산화막으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제15항에 있어서, 사이 프리-코팅시의 증착되는 막은 5~10μm 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제15항에 있어서, 상기 PECVD 챔버 내부의 프리-코팅 증착 후에 인-시튜 세정공정없이 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제11항에 있어서, 상기 플라즈마 처리범위로는 N2/NH3=1~2/2~10SLM, 파워는 HF/LF=0.1~1.0/0.1~0.3KW, 온도는 300~400℃, 압력은 1.0~1.0Torr, 시간은 10~50초 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제11항에 있어서, 상기 O3-TEOS-USG막의 증착조건은 N2=80~120SLM, 두께는 5000~7000Å, 온도는 300~400℃, 농도는 100~140g/m3범위에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019970022710A 1997-06-02 1997-06-02 반도체 소자의 제조방법 KR100248344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022710A KR100248344B1 (ko) 1997-06-02 1997-06-02 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022710A KR100248344B1 (ko) 1997-06-02 1997-06-02 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990000067A true KR19990000067A (ko) 1999-01-15
KR100248344B1 KR100248344B1 (ko) 2000-03-15

Family

ID=19508352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022710A KR100248344B1 (ko) 1997-06-02 1997-06-02 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100248344B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315447B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20150031227A (ko) * 2012-06-15 2015-03-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 처리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315447B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20150031227A (ko) * 2012-06-15 2015-03-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
KR100248344B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US6521508B1 (en) Method of manufacturing a contact plug in a semiconductor device using selective epitaxial growth of silicon process
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US6872633B2 (en) Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
KR100399986B1 (ko) 셸로우트렌치 소자분리방법
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
KR100365890B1 (ko) 샐로우트렌치분리구조를 형성하는 방법
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
KR19990000067A (ko) 반도체 소자의 제조방법
KR20000004099A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100674903B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100256818B1 (ko) 반도체소자의 소자분리막 형성방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100318461B1 (ko) 반도체소자의분리방법
KR100713896B1 (ko) 절연막 형성방법
KR20020060815A (ko) 반도체 소자의 얕은 트렌치 분리 형성 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR19990018371A (ko) 트렌치 소자분리 방법
US6605517B1 (en) Method for minimizing nitride residue on a silicon wafer
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR20020088595A (ko) 반도체 장치의 소자분리 방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee