KR900004565B1 - 트랜치 캐패시터의 평탄화방법 - Google Patents
트랜치 캐패시터의 평탄화방법 Download PDFInfo
- Publication number
- KR900004565B1 KR900004565B1 KR1019880004646A KR880004646A KR900004565B1 KR 900004565 B1 KR900004565 B1 KR 900004565B1 KR 1019880004646 A KR1019880004646 A KR 1019880004646A KR 880004646 A KR880004646 A KR 880004646A KR 900004565 B1 KR900004565 B1 KR 900004565B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- trench
- etching
- trench capacitor
- wet
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 트랜치 캐패시터의 제작시 다결정실리콘의 습식 또는 건식식각공정도.
제2도는 종래의 트랜치 캐패시터의 제작시 다결정실리콘의 전면연마 공정도.
제3도는 본 발명에 의한 트랜치 캐패시터의 제작공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연막 2 : 다결정실리콘
3 : 산화막 10 : 트랜치
4 : 마스크막
본 발명은 트랜치 캐패시터의 평탄화방법에 관한 것이다. 트랜치 캐패시터의 제작시 트랜치 내부에는 다결정실리콘을 채우며 이때 다결정실리콘이 웨이퍼표면과 거의 일치시키기 위하여 평탄화작업을 하여야 한다.
그러나 종래에 다결정실리콘을 습식 또는 건식식각에 의하여 트랜치 캐패시터를 제작하는 경우에는 제1도와 같이 기판에 트랜치를 만들고 절연막(1)을 형성시킨 후 (c)도와 같이 다결정실리콘(2)를 채운다
그후 트랜치 윗부분에 도포된 다결정실리콘(2)을 제거하기 위하여 습식 또는 건식식각을 하게되는데 이때, 절연막(1)위에 도포된 다결정실리콘(2)을 완전히 제거시킬때 (d)도와 같은 과도식각이 발생되는 원인이 되므로 평탄화된 트랜치 캐패시터를 제작할 수가 없는 것이었다.
따라서 제2도와 같이 전면연마를 통하여 평탄화된 트랜치 캐패시터를 얻을 수 있으나 다음과 같은 제조공정의 어려움이 따르는 것이었다.
즉, 제2a도와 같이 기판에 트랜치를 형성한 후, 마스크막(4)을 도포하고 (b)도와 같이 캐패시터 절연막(1)을 형성시킨다. 그후 다결정실리콘(2)을 트랜치속을 채운다음 (c)도 전면연마공정을 수행하게 되는 것으로 전면연마시 웨이퍼표면의 단결정실리콘은 마스크막(4)을 보호하게 된다.
전면연마시 발생한 입자오염 및 사용된 화학약품은 특별한 세정공정으로 제거되며, 그후 마스크막(4)을 제거시킨다. 이러한 전면연마공정으로 매우 평탄화된 트랜치 캐패시터를 얻을 수 있지만 입자오염이 심한 연마장비들에 의하여 연마공정 후 세정공정과 같은 별도의 장비 및 공정들이 필요하게 되는 것이었다.
본 발명의 목적은 전면연마방법을 사용하지 않고 캐패시터의 제작과 동시에 평탄화된 수직구조를 갖는 트랜치 캐패시터의 평탄화방법을 제공하는데 있어서, 또다른 목적은 평탄화된 트랜치 캐패시터의 제작시 공정을 단축시킬 수 있는 방법을 제공하는데 있다.
이와같은 목적은 트랜치 형성하고 다결정실리콘을 데포시킨 후 이 다결정실리콘을 습식 또는 건식식각방법으로 식각시켜 웨이퍼표면에 200-2000Å정도 남긴다음 이 웨이퍼표면에 다결정실리콘을 산화시켜서 이 산화막을 습식 또는 건식식각으로 식각함으로써 달성될 수 있다. 이하 구체적인 실시예를 첨부도면에 의하여 상세히 설명하면 다음과 같다. 먼저 제3a도처럼 기판상에 트랜치(10)를 형성시킨 후 절연막(1)을 형성시킨다.
이 절연막은 산화와 지압기상도포법(LPCVD)으로 형성시키며 산화시 산소의 확산을 방지할 수 있는 물질로 구성한다.
그후 제3c도처럼 다결정실리콘(2)을 데포한 후, 이 다결정실리콘을 일반적으로 사용되는 습식 또는 건식식각공정으로 제3도의 (d)도와 같이 식각시킨다.
이와같이 식각된 다결정실리콘의 상부에 재차 다결정실리콘(2)을 그 위에 (e)도와 같이 데포시킨다.
그후 이 다결정실리콘(2)을 재차 습식 또는 건식식각으로 식각하여 (f)도와 같이 트랜치의 주위(A)는 200-2000Å이 되게하며 트랜치의 상부(B)는 다결정실리콘의 함몰이 거의 없게한다. 그리고 (g)도와 같이 다결정실리콘(2)을 산화시켜 산화막(3)이 웨이퍼표면에 형성되나 이때 트랜치의 상부 (B)부위에 형성되는 산화막(3)은 트랜치의 주위(A)보다 더크게 산화시켜서 트랜치의 주위(A)에 다결정실리콘이 전부 산화되도록 한다. 여기서 절연막(1)은 산소의 확산을 방지하여 트랜치 주위(A)의 단결정실리콘이 산화되는 것을 방지한다.
이때 절연막(1)과 다결정실리콘(2)과의 선택비가 높은 습식 또는 건식식각공정으로 산화막(3)을 식각해내면 제3도의 (h)도와 같은 다결정실리콘이 평탄화된 트랜치 캐패시터를 얻을 수 있다.
이상에서와 같이 본 발명은 트랜치 및 절연막을 형성시키고 다결정실리콘으로 데포한 후 식각시키며 식각시 웨이퍼표면에 남아있는 다결정실리콘을 산화시키어 재차 식각시킴으로써 평탄화된 다결정실리콘를 얻을수가 있는 것으로, 단순한 습식 및 건식식각법이나 전면연마를 통하여 평탄화시키는 방법에 비하여 별도의 장비없이 간단한 공정으로 트랜치 캐패시터를 평탄화시킬 수 있는 효과가 있는 것이다.
Claims (6)
- 트랜치(10) 및 절연막(1) 형성 후 다결정실리콘(2)을 데포시키고서 습식 또는 건식식각공정으로 식각시켜 캐패시터를 평탄화시키는 방법에 있어서, 식각시 일정두께로 다결정실리콘을 남기고 재차 다결정실리콘을 도포시킨 후 이 다결정실리콘을 일정 두께로 식각시키는 것을 특징으로 하는 트랜치 캐패시터의 평탄화방법.
- 제1항에 있어서, 재차 식각후 다결정실리콘을 산화시켜 습식 또는 건식식각으로 산화막(3)을 제거시키는 것을 특징으로 하는 트랜치캐피시터의 평탄화방법.
- 제1항에 있어서, 다결정실리콘(2)을 저합기상 도포법으로 데포 및 불순물을 도핑하여 배선으로 사용하는 것을 특징으로 하는 트랜치 캐패시터의 평탄화방법.
- 제1항에 있어서, 다결정실리콘(2)의 산화시 단결정실리콘으로 산소가 확산되는 것을 방지하는 절연막(1)이 형성하게 한 트랜치 캐패시터의 평탄화방법.
- 제2항에 있어서, 산화막(3)의 습식 또는 건식식각시 다결정실리콘(2)의 선택비가 10 : 1 이상으로 식각되는 것을 특징으로 하는 트랜치 캐패시터의 평탄화방법.
- 제3항에 있어서, 질화막이나 산화질화막을 산소확산방지 및 캐패시터의 절연막으로 동시에 사용할 수 있게한 트랜치 캐패시터의 평탄화방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880004646A KR900004565B1 (ko) | 1988-04-23 | 1988-04-23 | 트랜치 캐패시터의 평탄화방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880004646A KR900004565B1 (ko) | 1988-04-23 | 1988-04-23 | 트랜치 캐패시터의 평탄화방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890016596A KR890016596A (ko) | 1989-11-29 |
| KR900004565B1 true KR900004565B1 (ko) | 1990-06-29 |
Family
ID=19273810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880004646A KR900004565B1 (ko) | 1988-04-23 | 1988-04-23 | 트랜치 캐패시터의 평탄화방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900004565B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689325A (zh) * | 2016-08-05 | 2018-02-13 | 北大方正集团有限公司 | 多晶硅回刻处理方法 |
| CN110459466A (zh) * | 2018-05-07 | 2019-11-15 | 株洲中车时代电气股份有限公司 | 一种沟槽栅功率器件栅极制作方法 |
-
1988
- 1988-04-23 KR KR1019880004646A patent/KR900004565B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689325A (zh) * | 2016-08-05 | 2018-02-13 | 北大方正集团有限公司 | 多晶硅回刻处理方法 |
| CN110459466A (zh) * | 2018-05-07 | 2019-11-15 | 株洲中车时代电气股份有限公司 | 一种沟槽栅功率器件栅极制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890016596A (ko) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1159966A (en) | Process of forming recessed dielectric regions in a monocrystalline silicon substrate | |
| KR970011134B1 (ko) | 반도체 소자 제조 공정 | |
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| US5914280A (en) | Deep trench etch on bonded silicon wafer | |
| EP0340524A1 (en) | Planarization process for wide trench isolation | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| US5686345A (en) | Trench mask for forming deep trenches in a semiconductor substrate, and method of using same | |
| US5578531A (en) | Method for manufacturing semiconductor device | |
| US5989975A (en) | Method for manufacturing shallow trench isolation | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US6809395B1 (en) | Isolation structure having trench structures formed on both side of a locos | |
| US6083808A (en) | Method for forming a trench isolation in a semiconductor device | |
| US4783238A (en) | Planarized insulation isolation | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| KR900004565B1 (ko) | 트랜치 캐패시터의 평탄화방법 | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| KR0172792B1 (ko) | 반도체소자의 소자분리 영역의 제조방법 | |
| US6187649B1 (en) | Shallow trench isolation process | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| US6190995B1 (en) | Method of fabricating shallow trench isolation structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010508 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |