KR100230966B1 - 화성표시 시스템의 제어장치 및 그 방법 - Google Patents

Abstract

본 발명은 화상표시 시스템의 제어장치에 관한 것으로서, 화상데이터를 입력받아 저장하고, 저장된 화상데이터를 인출하여 제어구간별로 하위비트에서부터 차례로 1비트씩 증가시키면서 상위비트를 선택하고, 그 선택된 비트의 데이터를 래치 시켜 래치된 데이터에 의거하여 화소를 온/오프 제어하도록 하는 R, G, B 제어 회로와, 한 프레임을 서로 다른 주기를 갖는 소정의 구간으로 나누어서 처리하기 위해 일정한 주파수의 클럭을 발생시켜 구간별로 2분주씩 낮추어 읽기를 클럭을 발생시키는 분주수단과, 쓰기클럭에 의거하여 화상 데이터를 입력 받아 저장하기 위한 어드레스를 발생시키고, 상기 분주 수단의 읽기 클럭에 동기시켜 상기 저장된 화상 데이터를 읽고 래치시키기 위한 어드레스를 발생시키며, 상기 제어 회로의 상기 구간별 비트 선택 및 상기 분주수단의 구간별 선택을 위하여 화소의 끝번지를 넘는 상위 3비트의 어드레스를 발생시키고, 한 프레임에 대한 제어 종료 신호를 발생하는 어드레스 발생 수단으로 구성되어, 간단한 회로 구성에 의해 화소의 밝기를 제어한다는 장점이 있다.

Description

화상표시 시스템의 제어장치 및 그 방법(Control device and method for display system)

본 발명은 LED로 구성되는 전광판에서 LED의 밝기를 제어하는 화상표시 시스템에 관한 것으로, 특히, 화상 데이터의 값에 비례하는 시간 만큼 LED를 구동시킴으로써 화소의 밝기를 제어하며, 간단한 회로로 구성된 화상표시 시스템의 제어장치 및 그 방법을 제공하는 것을 목적으로 한다.

본 발명은 LED로 구성되는 전광판에서 LED의 밝기를 제어하는 화상표시 시스템의 제어장치 및 그 방법에 관한 것으로서, 상기 LED 전광판은 각 화소가 적색, 녹색, 청색의 3가지 LED로 구성되어 있어 각 LED의 밝기에 따라 그 화소의 색깔이 달라지며, 화상을 표시할 때는 각 화소마다 명암을 달리해야 하므로, 각 LED에 전류를 흘려주는 시간을 가변하여 각 화소의 밝기를 제어해야 한다.

이하, 도면을 참조하여 상기 LED 전광판의 구성을 설명한다.

제1도는 LED 전광판에 대한 일반적인 구성도이다.

제1도를 참조하면, LED 전광판은 화상 데이터를 발생시키는 컴퓨터(10)와, 상기 화상 데이터를 분배시키는 데이터 분배기(20)와, 상기 화상 데이터를 표시하는 LED 패널(30)로 구성된다.

상기 LED 패널(30)은 많은 수의 LED로 구성되며, 편의상 여러 개의 모듈로 나뉘어 구성되는데, 제1도에서는 하나의 LED 패널이 307,200(=640×480)개의 화소로 구성되고, 상기 화소들이 편의상 600(=20×30)개의 모듈로 나뉘어지며, 한 모듈은 512(=32×16)개의 화소로 구성되는 경우를 나타낸다.

한편, 상기와 같은 화상 표시 시스템이 컬러를 표시하는 경우에는 하나의 화소가 적색(R:Red), 녹색(G:Green), 청색(B:Blue) 3개의 LED로 구성되므로 한 모듈당 1,536(=512×3)개의 LED가 필요하다.

이와 같이 매우 많은 화소수로 이루어진 화상 표시 시스템에서 화소의 밝기를 제어하기 위해서는, 각 LED마다 PWM 제어회로가 필요하게 되므로 PWM 제어회로가 매우 많아져 그에 따른 하드웨어가 복잡해지는 단점이 있다.

또한, 펄스폭 변조 방식으로 LED의 밝기를 제어하는 종래의 방법으로는, 화상 데이터를 메모리에 저장한 후 상기 저장된 메모리의 데이터를 차례로 인출하여 '1' 씩 감산하여 저장하는 과정을 여러번 반복하여 처리하는 방법이 있다. 그러나 이러한 방법은 연산 및 재저장에 따른 하드웨어가 복잡하다는 단점이 있었다.

따라서, 본 발명에서는 상기와 같은 단점을 보완하기 위해 화상 데이터 한 프레임의 주기를 적절하게 나누고, 상기 주기를 이용하여 화상 데이터의 값에 비례하는 시간 만큼 LED를 구동시킴으로써, 화소의 밝기를 제어하는 화상표시 시스템의 제어장치 및 그 방법을 제공하고자 한다.

제1도는 LED 전광판에 대한 일반적인 구성도.

제2도는 본 발명의 실시예에 따른 화상표시 시스템의 제어장치에 대한 블록 구성도.

제3도는 본 발명의 실시예에 따른 어드레스 발생기에 대한 블록 구성도.

제4도는 본 발명의 실시예에 따른 분주기에 대한 블록 구성도.

제5도는 본 발명의 실시예에 따른 구간별 선택 비트 표시도.

제6도는 본 발명의 실시예에 따른 분주기에 대한 상세 블록 구성도.

제7도는 본 발명의 실시예에 따른 화상표시 시스템의 제어장치에 대한 각 구간을 도시한 구성도.

제8도는 본 발명의 실시예에 따른 화상표시 시스템의 제어장치로부터 얻어지는 PWM 상태에 대한 파형도.

제9도는 본 발명의 실시예에 따른 데이터 처리방법을 나타낸 타이밍도.

제10도는 본 발명의 실시예에 따른 제8구간에서의 동작 및 리셋 신호에 대한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 컴퓨터 20 : 데이터 분배기

30 : 30×20모듈 LED 패널 100R, 100G, 100B : R, G, B 제어회로

101 : 버퍼 102 : 메모리

103 : 선택기 104 : 제1래치

105 : 제2래치 200 : 어드레스 발생기

201 : 스위치부 202 : 제1카운터

203 : 제2카운터 204 : 제1단안정펄스 발생기

205 : 플립플롭 206 : 제2단안정펄스 발생기

207 : 인버터 300 : 분주기

본 발명에서 제공하는 화상표시 시스템의 제어장치는 화상데이터를 입력받아 저장하고, 그 저장된 화상데이터를 인출하여 제어구간별로 하위비트에서부터 차례로 1비트씩 증가시키면서 상위비트를 선택하고, 그 선택된 비트의 데이터를 래치시켜 래치된 데이터에 의거하여 화소를 온/오프 제어하도록 하는 R, G, B 제어 회로와, 한 프레임을 서로 다른 주기를 갖는 소정의 구간으로 나누어서 처리하기 위해 일정한 주파수의 클럭을 발생시켜 구간별로 2분주씩 낮추어 읽기 클럭을 발생시키는 분주수단과, 쓰기클럭에 의거하여 화상 데이터를 입력 받아 저장하기 위한 어드레스를 발생시키고, 상기 분주 수단의 읽기 클럭에 동기시켜 상기 저장된 화상 데이터를 읽고 래치키시기 위한 어드레스를 발생시키며, 상기 제어 회로의 상기 구간별 비트 선택 및 상기 분주수단의 구간별 분주시 선택을 위하여 화소의 끝번지를 넘는 상위 3비트의 어드레스를 발생시키고, 한 프레임에 대한 제어 종료 신호를 발생하는 어드레스 발생 수단으로 구성되고, 본 발명의 방법은 한 프레임의 주기를 각기 다른 주기를 갖는 8구간으로 나누고 구간별로 다른 비트값을 읽어 상기 비트값이 1이면 화소를 온시키고, 0이면 오프시켜 화상 데이터에 비례하는 온시간 조절에 의해 밝기를 제어하는 것으로서, 화상 데이터의 한 프레임 주기에 대한 1/255 주기를 구간 시간으로 설정하고 제8구간에서 래치된 제0비트의 데이터에 의거하여 화소의 구동을 제어한 후 상기 구간 시간 동안 512개의 읽기 클럭을 발생시키고 상기 읽기 클럭에 동기시켜 메모리에 저장되어 있는 512개의 화상 데이터를 차례로 인출하며 인출된 데이터에서 제1비트의 데이터를 선택해서 래치하는 제1구간과, 화상 데이터의 한 프레임 주기에 대한 2/255, 4/255, 8/255, 16/255, 32/255, 64/255 주기를 각 구간 시간으로 설정하고 이전 구간에서 래치된 비트의 데이터에 의거하여 화소의 구동을 제어한 후 상기 구간 시간 동안 512개의 읽기 클럭을 발생시키고 상기 읽기 클럭에 동기시켜 메모리에 저장되어 있는 512개의 화상 데이터를 차례로 인출하며 인출된 데이터에서 해당 비트의 데이터를 선택해서 래치하는 제2 내지 제7구간과, 128/255의 주기동안 상기 제7구간에서 래치된 제7비트의 데이터에 의거하여 화소의 구동을 제어하고, 입력되는 쓰기 클럭에 동기하여 새로운 프레임의 화상데이터를 입력받아 저장하고, 512개의 화소데이터를 차례로 인출한 후, 인출된 데이터에서 제0비트의 데이터를 선택해서 래치하는 제8구간을 수행하여 화상 데이터에 비례하는 시간 만큼 LED가 켜지도록 하여 LED의 밝기를 제어하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제2도는 본 발명의 실시예에 따른 화상표시 시스템의 제어장치에 대한 블록구성도이고, 제3도는 본 발명의 실시예에 따른 어드레스 발생기에 대한 블록 구성도이고, 제4도는 본 발명의 실시예에 따른 분주기에 대한 블록 구성도이고, 제5도는 본 발명의 실시예에 따른 구간별 선택 비트 표시도이고, 제6도은 본 발명의 실시예에 따른 분주기에 대한 상세 블록 구성도이고, 제7도은 본 발명의 실시예에 따른 화상표시 시스템의 제어장치에 대한 각 구간을 도시한 구성도이고, 제8도은 본 발명의 실시예에 따른 화상표시 시스템의 제어장치로 부터 얻어지는 PWM 상태에 대한 파형도이고, 제9도는 본 발명의 실시예에 따른 제8구간에서의 동작 및 리셋 신호에 대한 타이밍도이다.

제2도를 참조하면, 본 발명의 장치는 화상데이터(RED 또는 GREEN 또는 BLUE)를 입력받아 저장하고, 그 저장된 화상데이터를 인출하여 제어구간별로 하위비트에서부터 차례로 1비트씩 증가시키면서 상위비트를 선택하고, 그 선택된 비트의 데이터를 래치시켜 래치된 데이터에 의거하여 화소를 온/오프 제어하도록 하는 R, G, B 제어 회로(100R, 1000G, 100B)와, 한 프레임을 서로 다른 주기를 갖는 소정의 제어구간으로 나누어서 처리하기 위해 일정한 주파수의 클럭을 발생시켜 구간별로 2분주씩 낮추어 분주시킨 읽기 클럭(RDCK)을 발생시키는 분주기(30))와, 쓰기클럭 (WRCK)에 의거하여 화상 데이터를 입력 받아 저장하기 위한 어드레스 및 상기 분주기(300)의 읽기 클럭(RDCK)에 동기시켜 상기 저장된 화상 데이터를 읽고 래치시키기 위한 어드레스(A₀∼A₈)를 발생시키며, 상기 제어 회로(100R, 100G, 100B)의 상기 구간별 비트 선택 및 상기 분주기(300)의 구간별 분주비 선택을 위하여 화소의 끝번지를 넘는 상위 3비트의 어드레스(A₉∼A₁₁)를 발생시키고, 한 프레임에 대한 제어종료 신호(RS)를 발생하는 어드레스 발생기(200)로 구성된다.

이 때, 상기 제어 회로(100R, 100G, 100B)는 입력되는 색상별(R, G, B : Red, Green, Blue) 제어 회로로서 구성 및 동작이 동일하므로, 명세서상에서는 도면 부호에서 색상을 나타내는 철자를 제외하고 하나로 (즉, 100으로) 통일하여 설명한다.

상기 제어 회로(100)는 8비트의 화상 데이터를 입력받는 버퍼(101)와, 상기 버퍼(101)를 통해 입력된 화상 데이터를 저장하기 위한 메모리(RAM)(102)와, 상기 메모리(102)로부터 인출된 화상 데이터 중에서 제어구간별로 필요한 비트를 선택하는 선택기(103)와, 상기 선택기(103)에서 선택된 비트의 값을 래치시키는 제1래치(104)와, 이전 구간에서 래치된 데이터에 의거하여 화소의 구동을 제어하는 제2래치(105)로 구성된다.

한편 제3도 및 제4도를 참조하면, 상기 어드레스 발생기(200)는 쓰기 인에이블신호(WR_EN)에 의거하여 쓰기 클럭(WRCK) 또는 분주기(300)의 읽기 클럭(RDCK)을 선택하는 스위치(201)와, 상기 스위치(201)에서 선택된 쓰기 클럭에 동기하여 입력되는 화상데이터를 저장하거나, 읽기 클럭에 따라 저장된 데이터를 인출하기 위한 0번지부터 511번지까지의 어드레스(A₀∼A₈)를 발생하는 제1카운터(202)와, 상기 제1카운터(202)에서 발생된 자리 올림펄스를 누적 카운트하여 3비트 제어 데이터 (A₉∼A₁₁)로 상기 제어회로(100)의 비트 선택신호와, 상기 분주기(300)의 분주비 선택신호로 출력하는 제2카운터(203)와, 상기 제2카운터(203)에서 발생된 자리 올림펄스가 발생할 경우, 상기 제1, 제2카운터(202, 203)를 리셋시키기 위한 리셋신호 (RS)를 발생하고 상기 쓰기 인에이블 신호(WR_EN)에 의거하여 리셋을 해제시키는 플립플롭(205)과, 상기 제1카운터(202)의 자리 올림 펄스에 의거하여 상기 제어회로(100)의 래치된 데이터를 화소 구동데이터로 로드시키는 제어신호를 발생하는 제1단안정 멀티바이브레이터(204)와, 상기 쓰기 인에이블 신호(WR_EN)의 네가티브 에지에 읽기 동작을 시작하기 위해 상기 제1, 제2카운터(202, 203)를 리셋시키기 위한 리셋 신호(RS)를 발생하는 제2단안정 멀티바이브레이터(206)와, 상기 쓰기 인에이블 신호를 반전시키는 인버터(I1)(207)와, 상기 제1단안정 멀티 바이브에이터 (204)의 출력신호를 논리곱하는 앤드(AND)(208)로 구성되고, 상기 분주기(300)는 일정한 주파수의 클럭을 발생시키는 클럭 발생기(301)와, 상기 클럭 발생기(301)와, 상기 클럭 발생기(301) 클럭 신호를 받아 카운팅 하는 카운터(302)와, 상기 분주비 선택신호(A₉∼A₁₁)에 의해 상기 카운터(302)의 출력신호를 다중화 하는 다중화기(MUX)(303)로 구성된다.

제5도를 참조하면, 본 발명의 실시예에 따른 구간별 선택 비트의 구성은 제8구간인 경우, '000(A₁₁A₁₀A₉)'로서 0비트와 0포트를 선택하고, 제1구간은 '001'로서 1비트와 1포트를 선택하며, 구간이 증가할 때마다 그 값도 1씩 증가하여, 제7구간의 경우 '111'로서 7비트와 7포트를 선택한다.

제6도를 참조하면, 상기 분주기(300)의 상세 도면은 상기 카운터(302)는 경우 6개의 카운터로 구성된 6진 카운터이며, 상기 다중화기(MUX)(303)는 상기 클럭 발생기(301) 및 6개의 카운터 각각의 출력을 입력으로 받되, 제0 포트와 제1 포트의 경우 상기 클럭 발생기(301)의 출력을 동시에 받는다.

한편, 제7도을 참조하면, 본 발명에 따른 화상 표시 시스템의 제어장치에 대한 각 구간의 시간은 제1구간(601)의 경우 1프레임 주기에 대해 1/255로 나눈 시간으로써 상기 시간동안, 입력된 화상 데이터의 제0비트의 값에 따라 그 값이 '1'이면 해당 LED를 '온'시키고, 그 값이 '1'이면 해당 LED를 '오프'시키고, 제2구간(602)의 시간은 제1구간(601)의 2배인 2/255로써 상기 시간동안, 입력된 화상 데이터의 제1비트의 값에 따라 해당 LED를 온 또는 오프시키며, 상기와 같은 방식으로, 제3구간 내지 제8구간은 각각 4/255, 8/255, 16/255, 32/255, 64/255, 128/255의 시간을 가지고, 화상 데이터의 제2비트 내지, 제7비트의 값에 따라 해당 LED를 온 또는 오프시킨다. 상기와 같이 시간적인 측면에서 보면, 각 구간은 구간이 증가할수록 시간이 증가하지만, 클럭의 측에서 보면, 상기 각 구간은 512개의 클럭 구간으로 이루어지므로, 각 구간의 시간이 제1구간에서 제8구간으로 갈수록 두 배로 길어지므로 결국 각 구간을 구성하는 클럭 주파수가 제1구간에서 제8구간으로 갈수록 1/2씩 낮아진다.

제8도를 참조하면, 화상데이터에 값에 따른 PWM 상태를 알 수 있는데, 상기 화상 데이터 값이 0이면, 제1구간부터 제8구간까지가 모두 '오프'이고, 이때, 상기 화상데이터에 대응되는 LED는 한 프레임 주기 동안 계속 '오프'상태이다.

만약, 화상 데이터 값이 9라면, 제1구간과, 제4구간이 '온'이고, 다른 구간은 모두 '오프'이다. 이 때는 화상 데이터의 한 프레임 주기 중 제1구간과, 제4구간만 LED가 '온'되고, 나머지 구간에서는 '오프'된다. 따라서, 본 발명은 이와 같은 방식으로 화상 데이터 값에 의해 LED의 온 시간을 제어함으로써, 화소의 밝기를 조절한다.

상기와 같은 구성 및 특성을 갖는 본 발명의 화상 시스템에 제어 장치를 가지고 화소의 밝기를 조절하는 방식을, 제2도 내지 제4도를 참조하고, 512(=32×16)개의 화소와 1536(=512×3)개의 LED를 가지며, 각 화소의 밝기 등급인 그레이 레빌(Grey level)이 R, G, B 각각 8비트로 표현되는 256레벨인 경우를 예를 들어 설명한다.

이 때, 색상별로 제어하는 방식은 동일하므로, 붉은색(Red) 화소인 경우만을 예로 들어 설명한다.

먼저, 새로운 화상 데이터가 버퍼(101)를 통하여 0번지 화소부터 511번지 화소까지 8비트의 데이터로 입력되면, 상기 어드레스 발생기(200)는 새로운 화상 데이터와 동기를 이루는 쓰기 클럭 신호(WRCK)를 수신하여, 상기 쓰기 클럭(WRCK)에 따라 0번지부터 511번지까지 어드레스를 발생시키고, 상기 새로운 화상 데이터는 발생된 어드레스에 따라 메모리(102)에 차례로 저장된다.

상기와 같이 새로운 화상 데이터의 저장이 끝나면 어드레스 발생기(200)는 메모리(102)에 저장된 화상 데이터를 읽기 위해, 읽기 클럭(RDCK)에 따라 읽기용 어드레스를 발생시키는데, 상기 읽기 클럭(RDCK)은 분주기(300)에서 발생되는 것으로서, 처음에는 클럭을 분주하지 않고 가장 높은 주파수로 내보낸다.

그러면, 상기 메모리(102)는 0번지 화소 데이터부터 511번지 화소 데이터까지 차례로 인출시키고, 상기 메모리(102)에서 출력된 총 8 비트의 데이터는 선택기 (103)에서 제0비트만 선택되어, 상기 제1래치(104)에 차례로 저장된다.

이와 같은 동작으로 512개의 데이터 저장이 모두 끝나면 제1래치(104)에 저장된 데이터가 제2래치(105)에 전달되어 저장되며, 제2래치(105)에 저장된 데이터 값에 따라 LED를 구동시킨다.

따라서, 제어회로(100)는, 버퍼(101)를 통해 각 프레임마다 화상데이터를 입력받아 메모리(102)에 저장하고, 분주기(300)의 분주제어에 의해 제1구간에 - 제8구간으로 구간이 나뉘고, 제1구간에서 주파수가 가장 높은 512개의 읽기클럭, 제2구간은 제1구간 주파수의 2분주신호, 제3구간은 제2구간의 2분주신호, ... 등으로 구간마다 차례로 앞구간의 주파수를 2분주시킨 읽기클럭을 메모리(102)가 인가받아 각 화상데이터를 출력하며, 선택기(103)는 어드레스 발생기(200)의 제어에 의해 상기 읽기신호를 카운트한 3비트신호(A₉- A₁₁)에 의해 현재 구간에 해당되는 비트 즉, 제1구간에서는 첫 번째 비트, 제2구간에서는 두 번째 비트, ... 제8구간에서는 8번째 비트의 데이터를 선택하여 제1래치(104)에 래치시키고, 한 구간마다 제1래치 (104)에 첫 번째 화소부터 마지막 화소(512번째)까지 데이터가 모두 래치되면 제2래치(105)에 그 제1래치(104)의 데이터를 한 번에 래치시켜 그 제2래치(105)에 래치된 데이터값에 의해 해당 LED를 온/오프 시킨다.

즉, 제2래치(105)에 저장된 데이터 값이 '1'이면 LED를 켜고, '0'이면 LED를 끈다. 이 때, LED가 켜지는 시간은 제1구간 동안으로서 1/255주기이며, 상기 제2래치(105)에 인가되는 래치 신호는 상기 어드레스 발생기(200)내의 제1단압정 펄스 발생기(204)의 출력신호이며, 쓰기 인에이블신호(WR_EN)구간에는 발생되지 않도록 되어 있고, 상기 제1카운터(202)의 출력 신호를 제2카운터(203)에서 누적카운팅 (A₉∼A₁₁)하여 상기 제어 회로(100)의 구간별 비트 선택신호 및 상기 분주기(300)의 구간별 분주비 선택신호로서 공급한다.

이 때, 상기 제1단안정 펄스 발생기(204)의 출력 신호를 쓰기 인에이블 신호(WR_EN)의 반전 값과 논리곱하여 상기 제2래치(105)로 전달하는 이유는 제8구간의 동작 특성 때문에, 이를 설명하면 다음과 같다.

상기 제1단안정 펄스 발생기(204)의 출력 신호는 상기 제1카운터(202)에서 발생되는 자리 올림 펄스에 의해 출력되는 값으로서, 제1구간부터 제7구간까지는 512개의 데이터를 모두 읽은 경우 각 구간이 끝날 때 마다 한 번씩 출력된다. 그러나, 제8구간의 경우 새로운 화상 데이터의 값을 저장하는 동작과, 그 데이터의 제0비트 데이터값을 인출하는 동작이 이루어지므로, 상기 저장하는 경우와, 인출하는 경우 모두 각각 제1단안정 펄스 발생기(204)에서 출력 신호가 발생한다. 그러므로, 만약 상기(WR_EN) 신호의 반전값과 논리곱을 수행하지 않는다면, 제8구간에서 새로운 화상 데이터의 값을 저장 완료한 경우에도, 제2래치(105)를 구동시켜, LED의 화소를 온 또는 오프 시키는 오류가 발생한다.

따라서, 제8구간의 경우 새로운 화상 데이터의 값을 저장 완료한 경우에는 제2래치(105)를 구동시키지 않고, 제0비트의 데이터값을 인출 완료한 경우에만 제2래치(105)를 구동시키도록 하기 위해 상기 제1단안정 펄스 발생기(204)의 출력값과 WR_EN 신호의 반전값의 논리곱을 수행하는 것이다.

즉, 상기 WR_EN 신호가 'H'이면 쓰기가 완료된 경우이므로, 이를 반전시켜 논리곱을 수행하면, 그 결과값(RCK)은 'L'가 되어 제2래치(105)로 래치 신호를 전달하지 않는다.

상기 제2래치(105)에서, 제0비트의 데이터 값에 따라 LED 화소들을 1/255 주기 동안 구동시키는 제1구간 동안, 상기 분주기(300)에서는 제2구간을 수행하기 위해 상기 다중화기(303)가 상기 제2카운터(203)에서 발생된 구간별 분주비 제어 신호(A₉∼A₁₁)에 따라 상기 클럭 발생기(301)의 주파수를 분주하지 않은채 그대로 선택하며, 이 신호가 읽기 클럭 주파수로 되어 어드레스 발생기(200)로 전송되면, 상기 제어 회로(100)는 어드레스 발생기(200)에서 발생된 주소에 따라 메모리(102)의 데이터를 0번지부터 511번지 까지 차례로 다시 인출한 후, 상기 선택기(103)에서 제1비트를 선택하여 제1래치(104)에 차례로 저장하고, 저장이 완료되면 저장 완료 신호(RCK)를 출력한다.

이와 같이 화소 데이터 중 이전에 입력된 제0비트의 값에 따라 화소를 구동시키고, 제1비트의 값을 제1래치(104)에 저장시키는 동작이 제1구간에서 행해지는 모든 동작이다.

제2구간의 경우는 2/255 주기 동안 상기 제1구간에서 저장된 제1비트의 값에 따라 화소를 구동시키고, 상기 분주기(300)에서는 제3구간을 수행하기 위해 상기 다중화기(303)가 상기 클럭발생기(301)의 주파수를 1/2로 분주된 값으로 선택하며, 이 신호가 읽기 클럭 주파수로 되어 1/2의 낮은 값으로 어드레스가 발생되며 메모리(102)의 데이터도 1/2의 낮은 주파수로 0번지부터 511번지까지 차례로 다시 인출된 후, 제2비트의 값을 제1래치(104)에 저장시키며, 저장이 완료되면 저장 완료 신호를 제2래치(105)로 전송하는 동작을 수행한다.

또한, 제3구간 및 제7구간의 경우도 읽기 클럭 주파수의 주기를 2배씩 증가시키면서, 상기와 동일한 방식으로 동작된다.

그러나, 제8구간의 경우는 상기에서 언급한 바와 같이 제7비트의 값에 따라 화소를 구동시킴과 동시에, 새로운 화상 데이터를 저장하고, 상기 저장된 화상 데이터를 읽어서, 제0비트의 값을 제1래치(104)에 저장시키는 동작을 수행한다.

이러한 각 구간의 경우에 대한 설명은 첨부된 도면을 참조하여 다시한번 설명한다.

제9도를 참조하면, 제8구간(901)의 경우 제7비트의 값에 따라 LED에 대한 온 또는 오프를 수행하며, 쓰기 클럭에 의해 새로운 화상 데이터를 저장하고, 읽기 클럭에 의해 새로 저장된 화상 데이터를 읽어, 이중 제0비트의 값을 래치에 저장하는 동작을 수행하고, 제1구간(902)의 경우 상기 제8구간에서 저장된 제0비트의 값에 따라 LED에 대한 온 또는 오프를 수행하며, 읽기 클럭에 의해 저장된 화상 데이터를 읽어, 이중 제1비트의 값을 래치에 저장한다.

제2구간(903)의 경우도 상기 제1구간(902)의 경우와 같이 제1구간에서 저장된 제1비트의 값에 따라 LED에 대한 온 또는 오프를 수행하며, 읽기 클럭에 의해 저장된 화상 데이터를 읽어, 이중 제2비트의 값을 래치에 저장한다.

제3 내지 제7구간의 경우도 상기와 같이 각각 해당되는 LED의 화소에 대한 제어를 하며, 해당 비트의 값을 읽어서 래치에 저장한다.

제10도를 참조하여 본 발명의 실시예에 따른 제8구간에서의 동작을 설명한다.

먼저, 제8구간이 시작되면 상기 어드레스 발생기(200)에서는 상기 제2카운터 (203)의 자리 올림펄스에 의해 상기 플립플롭(205)을 셋팅시켜 리셋 신호(112)를 발생시키고, 상기 플립플롭(205)에 의해 일정기간(116) 상기 리셋을 유지시키다가, 쓰기 인에이블 신호가 입력되면 상기 플립플롭(205)은 리셋되어 리셋 신호(112)가 해제되고, 상기 쓰기 인에이블 동안(114) 쓰기 동작을 수행한다. 그리고, 쓰기 인에이블 신호가 끝나면 상기 쓰기 인에이블 신호의 네가티브 에지에서 제2단안정 펄스 발생기(206)를 통하여 다시 한번 리셋 신호(111)가 출력되며 그 후부터 읽기 동작이 시작될 때 일정 기간(113)동안 저장된 화상 데이터의 제0비트에 대한 래치를 수행한다.

한편 제8구간에서 리셋을 유지하는 구간(116)과, 쓰기 동작을 수행하는 구간 (114), 저장된 화상 데이터의 제0비트에 대한 래치를 수행하는 구간(113)을 모두 합하면 128/255 주기가 되는데, 그 이유는 제1구간에서 제7구간의 시간이 127/255 주기가 되도록 주파수 발생기(301)의 주파수가 계산되어 설정되어 있기 때문이다. 이 때, 상기 저장된 화상 데이터의 제0비트에 대한 래치를 수행하는 구간(113)과, 상기 제0비트를 출력하고, 제1비트에 대한 래치를 수행하는 구간(115)은 동일하도록 설정되어 있는데, 이는 상기 분주기(300) 내부의 다중화기(MUX)(303)의 입력 포트 0과, 입력 포트 1에 동일 주파수를 인가했기 때문이다.

또한, 상기와 같이 화상 데이터의 한 프레임 중 제8구간을 제1구간에서 제7구간까지의 시간을 제외한 나머지 시간으로 처리할 수 있는 것은 화상 데이터의 한 프레임이 일정 주기(16.66ms)를 유지하며, 이에 따라 쓰기 인에이블 신호도 일정 구간 동안 규칙적으로 들어오기 때문이다.

상기의 예에서, 제1구간의 시간은 65.3us이고, 이 때의 클럭 주파수는 가장 빠른 127ns로서, 이 정도의 시간은 일반 논리회로용 IC로 쉽게 처리할 수 있는 충분한 시간이므로, 화상 데이터의 실시간 처리가 가능하다.

한편, 본 발명의 각 구간과 비트를 대응시키는데 있어서, 상기 예에서는 제1구간은 제0비트와, 제8구간은 제7비트를 대응시켰는데, 이와 반대로 제7비트부터 제0비트의 순으로 대응시키는 것도 가능하다. 그러나, 실제로는 새로운 화상 데이터를 입력받는 시간이 필요하므로, 상기 예에서와 같이 제1구간과 제0비트를, 제8구간과 제7비트를 대응하는 것이 바람직하다.

그리고, 상기의 본 발명은 프레임의 한 주기를 255 등분하고 255분의 1에 해당하는 시간을 기준으로 화상 데이터 값에 비례하는 시간 만큼 LED가 켜지게 되므로, PWM 방식으로 LED의 밝기를 조절할 수 있게 되는데, 이 때, 프레임의 한 주기를 256등분으로 하지않고 255등분으로 하는 것은 화상 데이터 값이 0에서 255까지이므로 0에서는 전혀 켜지지 않고 255에서는 완전히 켜지도록 하기위한 것이다.

또한, 본 발명에서는 그레이 레벨이 256레벨인 경우를 예로 하였으나, 이는 256레벨로 한정하는 것은 아니다. 그보다 크거나 작은 값으로도 구현할 수 있으며, LED 갯수도 한 모듈당 512개를 예로 설명하였으나, 꼭 이에 한정되는 것은 아니며, 그보다 많거나 적은 갯수로도 적용 가능하다.

상기와 같이 본 발명의 화상표시 시스템의 제어 장치 및 그 방법을 사용하면, 많은 화소로 구성된 화상 표시 시스템에 있어서, 화상 데이터의 값에 비례하는 시간 만큼 LED를 켬으로써 화소의 밝기를 제어할 수 있으며, 많은 화소에 대한 PWM을 한꺼번에 수행하는데 필요한 회로를 간단히 구현할 수 있다는 장점이 있다.

Claims (3)

1. 화상소자를 여러 개의 동일한 모듈로 나누어 제어하는 화상표시 시스템의 제어 장치에 있어서, 화상데이터를 입력받아 저장하고, 그 저장된 화상데이터를 인출하여 제어구간별로 하위비트에서부터 차례로 1비트씩 증가시키면서 상위비트를 선택하고, 그 선택된 비트의 데이터를 래치시켜 래치된 데이터에 의거하여 화소를 온/오프 제어 하도록 하는 R, G, B 제어 회로와, 한 프레임을 서로 다른 시간 간격을 갖는 8구간으로 나누어서 처리하기 위해 미리 설정한 일정한 주파수의 클럭을 발생시켜 제1구간에서는 그 미리 설정한 기본 주파수로, 제2구간부터 제8구간까지는 각 구간마다 앞 구간의 주파수를 2분주시킨 주파수로 해당 모듈의 화소 수 만큼의 읽기클럭신호를 발생시키는 분주수단과, 쓰기클럭에 의거하여 화상 데이터를 입력 받아 저장하기 위한 어드레스를 발생시키고, 상기 분주 수단의 읽기 클럭에 동기시켜 상기 저장된 화상 데이터를 읽고 래치시키기 위한 어드레스를 발생시키며, 상기 제어 회로의 상기 구간별 비트 선택 및 상기 분주수단의 구간별 분주비 선택을 위하여 화소의 끝번지를 넘는 상위 3비트의 어드레스를 발생시키고, 한 프레임에 대한 제어 종료 신호를 발생하는 어드레스 발생 수단으로 구성하되;상기 제어회로는, 각 프레임마다 해당 모듈의 첫 번째 화소부터 마지막 화소까지 각 화소별로 8비트의 화상 데이터를 입력받는 버퍼(101)와, 상기 버퍼(101)를 통해 입력된 화상 데이터를 저장하고, 상기 분주수단으로부터 구간별로 주파수가 다르게 출력되는 읽기 클럭신호에 동기되어 저장된 화소별 데이터를 출력하기 위한 메모리(102)와, 상기 메모리(102)로부터 인출된 각 화상 데이터 중에서 상기 어드레스 발생수단의 제어신호에 의거하여 제어 구간별로 해당되는 비트를 각각 선택하는 선택기(103)와, 상기 선택기(103)에서 선택된 비트의 데이터를 각 화소별로 래치시키는 제1래치(104)와, 그 제1래치(104)에 래치된 첫 번째 화소부터 마지막 화소까지의 데이터를 한 번에 읽어와서 래치시킨 후, 그 래치된 데이터값에 의거하여 해당 화소의 구동을 제어하는 제2래치(105)로 구성된 것을 특징으로 하는 화상 표시 시스템의 제어장치.
2. 제1항에 있어서, 상기 어드레스 발생수단은 쓰기 인에이블신호에 의거하여 쓰기 클럭 또는 분주기의 읽기 클럭을 선택하는 스위치부와, 상기 스위치부에서 선택된 쓰기 또는 읽기 클럭에 동기하여 입력되는 화상데이터를 저장하거나, 저장된 데이터를 인출하기 위한 0번지부터 511번지까지의 어드레스를 발생하는 제1카운터와, 상기 제1카운터에서 발생된 자리 올림펄스를 누적 카운트하여 3비트 제어데이터로 상기 제어회로의 비트 선택신호와, 상기 분주기의 분주비 선택신호로 출력하는 제2카운터와, 상기 제2카운터에서 발생된 자리 올림펄스가 발생할 경우, 상기 제1, 제2카운터를 리셋시키기 위한 리셋신호를 발생하고 상기 쓰기 인에이블 신호에 의거하여 리셋을 해제시키는 플립플롭 및 상기 쓰기 인에이블 신호의 네가티브 에지에서 상기 제1, 제2카운터를 리셋시키기 위한 리셋 신호를 발생하는 제2단안정 멀티바이브레이터와, 상기 제1카운터의 자리 올림 펄스에 의거하여 제어펄스를 발생하는 제1단안정 멀티바이브레이터 및 그 제1단안정 멀티바이브레이터의 제어펄스와 상기 쓰기 인에이블 신호를 인버터를 통해 반전시킨 신호와 앤드 조합하여 상기 제어 회로의 래치된 데이터를 화소 구동데이터로 로드시키기 위한 제어신호를 발생하는 앤드게이트로 구성된 것을 특징으로 하는 화상 표시 시스템의 제어장치.
3. 화상소자를 여러 개의 동일한 모듈로 나누어 제어하는 화상표시 시스템의 제어 방법에 있어서, 한 프레임의 주기를 각기 다른 주기를 갖는 8구간으로 나누고 구간별로 다른 비트값을 읽어 상기 비트값이 1이면 화소를 온시키고, 0이면 오프시켜 화상 데이터에 비례하는 온시간 조절에 의해 밝기를 제어하되, 화상 데이터의 한 프레임 주기에 대한 1/255 주기를 구간 시간으로 설정하고 제8구간에서 래치된 제0비트의 데이터에 의거하여 화소의 구동을 제어한 후 상기 구간 시간 동안 512개의 읽기 클럭을 발생시키고 상기 읽기 클럭에 동기시켜 메모리에 저장되어 있는 512개의 화상 데이터를 차례로 인출하며 인출된 데이터에서 제1비트의 데이터를 선택해서 래치하는 제1구간과, 화상 데이터의 한 프레임 주기에 대한 2/255, 4/255, 8/255, 16/255, 32/255, 64/255 주기를 각 구간 시간으로 설정하고 이전 구간에서 래치된 비트의 데이터에 의거하여 화소의 구동을 제어한 후 상기 구간 시간 동안 512개의 읽기 클럭을 발생시키고 상기 읽기 클럭에 동기시켜 메모리에 저장되어 있는 512개의 화상 데이터를 차례로 인출하며 인출된 데이터에서 해당 비트의 데이터를 선택해서 래치하는 제2 내지 제7구간과, 128/255의 주기동안 상기 제7구간에서 래치된 제7비트의 데이터에 의거하여 화소의 구동을 제어하고, 입력되는 쓰기 클럭에 동기하여 새로운 프레임의 화상데이터를 입력받아 저장하고, 512개의 화소데이터를 차례로 인출한 후, 인출된 데이터에서 제0비트의 데이터를 선택해서 래치하는 제8구간을 수행하여 화상 데이터에 비례하는 시간 만큼 LED가 켜지도록 하여 LED의 밝기를 제어하는 것을 특징으로 하는 화상 표시 시스템의 제어방법.