KR100227351B1 - 디지탈 통신용 에러 제어 방법 및 에러 제어 장치 - Google Patents

디지탈 통신용 에러 제어 방법 및 에러 제어 장치 Download PDF

Info

Publication number
KR100227351B1
KR100227351B1 KR1019960047699A KR19960047699A KR100227351B1 KR 100227351 B1 KR100227351 B1 KR 100227351B1 KR 1019960047699 A KR1019960047699 A KR 1019960047699A KR 19960047699 A KR19960047699 A KR 19960047699A KR 100227351 B1 KR100227351 B1 KR 100227351B1
Authority
KR
South Korea
Prior art keywords
decoding
error
reliability
signal
bit
Prior art date
Application number
KR1019960047699A
Other languages
English (en)
Other versions
KR970063971A (ko
Inventor
신지 우에바야시
후이 자오
Original Assignee
다치카와 게이지
엔.티.티 이토츠신모 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다치카와 게이지, 엔.티.티 이토츠신모 가부시키가이샤 filed Critical 다치카와 게이지
Publication of KR970063971A publication Critical patent/KR970063971A/ko
Application granted granted Critical
Publication of KR100227351B1 publication Critical patent/KR100227351B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H03M13/453—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Radio Transmission System (AREA)

Abstract

에러제어장치에 있어서, 에러 수정 디코딩부(33)는 수신 신호 중에서 신뢰도가 낮은 소정 개수의 비트의 비트 위치를 선택하고, 상기 비트 위치에서 에러가 존재한다고 가정하여 에러 패턴을 발생하며, 체이스 디코딩부(332)에서 각각의 에러 패턴에 기초하여 상기 수신신호에 대해 체이스 디코딩을 행한다. 체이스 디코딩부(332)는 수신신호에서 각 비트의 신뢰도를 이용함으로써 각각의 에러 패턴의 신뢰도를 계산한다.

Description

디지털 통신용 에러 제어 방법 및 에러 제어 장치
본 발명은 ARQ(Automatic Repeat Request)등의 재전송 제어를 채택한 디지털 통신용 에러 제어 방법 및 에러 제어 장치에 관한 것이며, 특히 코드 조합을 행하는 하이브리드 ARQ를 이용하는 디지털 통신용 에러 제어 방법 및 에러 제어 장치에 관한 것이다.
코드 조합 기술을 이용한 종래의 재전송 제어에서는, 모든 수신신호가 디코딩에 이용된다. 예를 들면 IEEE Trans. Commun. 제33권 385-393쪽(1985년 5월)에 재전송 제어기술이 개시되어 있다. 코드 조합 기술을 이용한 재전송 제어방법은 에러 수정을 위해 여유도를 제공하지 않고 제1전송신호에 에러 검출 코드만을 더하는 방법과, 상기 전송된 제1신호에 에러 수정을 위한 여유도를 제공하는 방법으로 분류된다.
코드 조합 기술을 이용한 재전송제어에서, 상기 수신된 신호에 많은 에러를 가진 신호들이 포함되어 있는 때에는 복잡한 재전송이 필요하다. 상기 기술에서는 수신된 신호들이 모두 이용되기 때문이다. 또한, 에러수정을 위해 여유도를 제공하지 않고 제1전송신호에 에러 검출 코드만을 더하는 방법에서는 수신된 제1신호가 에러가 없는 상태로 수신될 때에만 디코딩될 수 있으며, 한 비트라도 에러가 있으면, 그 신호는 검출될 수가 없다. 반면, 상기 전송된 제1신호에 에러 수정을 위한 여유도를 제공하는 방법에서는 전송채널이 좋지 못한 경우에 처리능력이 개선되다. 그런데, 전송채널이 충분히 양호한 경우에는 처리능력이 안정 수준에 달한다.
코드 조합 기술을 이용한 재전송 제어에 체이스(chase) 디코딩이 이용되면, 에러 검출 코드만을 이용하여 에러를 수정하는 것이 가능하다. 그런데 체이스 디코딩을 실행하기 위해서는 많은 조합이 계산되어야 하기 때문에, 계산량이 너무 많게 된다.
따라서, 본 발명의 제1목적은 전송 채널이 양호하지 못한 경우에도 최대의 처리능력을 얻을 수 있고 높은 효율로 디코딩할 수 있는 디지털 통신용 에러제어 방법 및 에러제어장치를 제공하는 데에 있다.
본 발명의 한 형태에 따르면, 에러 정정을 위한 검출 비트를 포함하는 전송 신호를 수신하는 단계; 상기 전송 신호를 구성하는 각 비트의 신뢰도를 연산하는 단계; 가장 낮은 신뢰도를 갖는 소정 개수의 비트를 선택 함으로써 에러 비트 패턴을 획득하는 단계; 각 패턴이 에러 비트의 신뢰도의 합을 연산하는 단계; 상기 신뢰도의 합이 작은 순서대로 상기 비트 패턴에 CRC 디코딩을 수행하는 단계; 만약 상기 CRC 디코딩이 성공하였다면, 수신 확인 신호를 생성하는 단계; 만약 상기 CRC 디코딩이 실패하였다면, 모든 패턴에 대한 CRC 디코딩이 완료되었는지를 판단하는 단계; 만약 상기 CRC 디코딩이 실패하였고 모든 패턴에 대한 CRC 디코딩이 완료되었다면, 재전송 요구 신호를 생성하는 단계; 및 만약 모든 패턴에 대한 CRC 디코딩이 완료되지 않았다면, 상기 에러 비트 패턴의 적절한 비트를 반전시키고 상기 CRC 디코딩을 수행하는 단계를 재수행하는 단계를 포함하는 에러 제어 방법이 제공되어 있다.
또한, 본 발명의 한 형태에 따르면, 전송 장치 및 수신 장치를 포함하되, ⒜ 상기 전송 장치는 전송 정보 신호에 에러 교정 인코딩을 수행함으로써 검출 비트를 생성하기 위한 에러 정정 인코더; 상기 검출 비트가 더해진 상기 전송 정보 신호에 콘벌루션 인코딩을 수행함으로써 다수의 전송 신호 시퀀스를 생성하기 위한 콘벌루션 인코더; 및 재전송 요구를 수신하였을 때, 상기 다수의 전송 신호 시퀀스를 교번적으로 전송하기 위한 송신기를 포함하며; ⒝ 상기 수신 장치는 상기 전송 신호 시퀀스를 수신하며, 상기 검출 비트에 의하여 에러 검출 디코딩을 수행하기 위한 CRC 디코더; 상기 전송 신호 시퀀스를 수신하며, CRC 디코딩 이외의 제2차 디코딩을 수행하기 위한 제2차 디코더도; 및 상기 제2차 디코딩이 실패하였을 때 재전송 요구 신호를 생성하기 위한 재전송 요구 생성기를 포함하며, ⒞ 상기 제2차 디코더는, 상기 전송 신호 시퀀스를 구성하는 각 비트의 신뢰도를 연산하기 위한 신뢰도 연산 수단; 가장 낮은 신뢰도를 갖는 소정 개수의 비트를 선택하기 위하여 상기 신뢰도 연산 수단과 결합된 제1선택 수단; 상기 선택된 비트로 각각 구성된 에러 비트 패턴을 생성하기 위하여 상기 제1선택 수단과 결합된 패턴 생성 수단; 각 에러 비트 패턴의 에러 비트들의 신뢰도의 합을 연산하기 위하여 상기 패턴 생성 수단과 결합된 가산 수단; 상기 신뢰도의 합이 작은 순서대로 상기 비트 패턴에 CRC 디코딩을 수행하기 위하여 상기 가산 수단과 결합된 디코딩 수단; 및 상기 CRC 디코딩 및 제2차 디코딩이 실패하였을 때, 상기 에러 비트 패턴 중 적절한 비트를 반전시키고, 상기 가산 수단으로 상기 반전된 비트를 포함하는 신호를 생성하기 위하여 상기 디코딩 수단과 결합된 출력 수단을 포함하는 에러 제어 장치가 제공되어 있다.
또한, 본 발명의 한 형태에 따르면, 상기 다수의 전송 신호 시퀀스가 수신되었을 때, 최후에 수신된 전송 신호 시퀀스를 포함하는 전송 신호 시퀀스에 바이터비 디코딩을 수행하기 위한 바이터비 디코더를 더 포함하며, 상기 바이터비 디코딩이 실패했을 때, 상기 재전송 요구 생성기가 재전송 요구 신호를 생성하는 에러제어장치가 제공되어 있다.
또한, 본 발명의 한 형태에 의하면, 상기 송신기가 동일한 전송 신호 시퀀스를 반복적으로 전송하며; 상기 수신 장치는 반복적으로 전송된 상기 전송 신호 시퀀스 사이에서 다이버시티 디코딩을 수행하기 위한 다이버시티 디코더를 더 포함하며; 상기 다이버시티 디코딩이 실패했을 때, 상기 재전송 요구 생성기가 재전송 요구 신호를 생성하는 에러 제어 장치 제공되어 있다.
또한, 본 발명의 한 형태에 의하면, 상기 바이터비 디코더는, 상기 전송 신호 시퀀스가 수신되었을 때, 상기 각 시퀀스의 신뢰도를 연산하며; 가장 높은 신뢰도를 갖는 소정 개수의 시퀀스에 대하여 바이터비 디코딩을 수행하는 에러제어 장치가 제공되어 있다.
또한, 본 발명의 한 형태에 의하면, 상기 다이버시티 디코더는, 상기 반복적으로 전송된 시퀀스에 대한 개별적인 신뢰도를 연산하며; 가장 높은 신뢰도를 갖는 소정 개수의 시퀀스에 대하여 다이버시티 디코딩을 수행하는 에러제어장치가 제공되어 있다.
또한, 본 발명의 한 형태에 의하면, 상기 콘벌루션 인코더는, 1/2 속도 인코딩(1/2 rate encoding)을 수행하며; 두 개의 다항식에 의하여 인코딩되는 신호들을 교번적으로 생성하는 에러제어장치가 제공되어 있다.
제1도는 본 발명의 일실시예에 따른 수신 장치의 구성예를 도시한 블록도.
제2도는 전송장치 및 수신장치의 작동을 설명한 챠트 도면.
제3도는 본 발명의 체이스 디코딩 방법을 도시한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 전송터미널 20 : 전송장치
31 : 수신부 32 : 수신신호 버퍼
33 : 에러수정 디코딩부 34 : 신호선택부
35 : 제어부 36 : 인터페이스부
37 : 전송부 38 : 수신터미널
이하, 도면을 참고하여 본 발명의 바람직한 실시예들에 대해 설명한다.
제1도는 본 발명의 일실시예에 따른 수신 장치의 구성예를 도시한 블록도 이다. 제2도는 전송장치 및 수신장치의 작동을 설명한 차트 도면이다. 전송장치(20)는 전송터미널(10)로부터 전송정보를 수신한 후, 상기 전송정보에 에러검출코드(CRC 코드)를 부가한다. CRC 코드가 부여된 일련의 신호를 I로 표시한다. 다음에, 전송장치(20)는 1/2의 속도로 CRC 비트를 포함하는 상기 신호열에 콘벌루션 인코딩을 행한다. 이때 발생된 다항식을 G1, G2로 표시한다. 또한, G1으로 인코딩된 신호는 P1으로 표시하고, G2로 인코딩된 신호는 P2로 표시한다. 전송장치(20)는 먼저 전송신호 P1을 전송한다.
수신장치(30)는 에러가 존재하는 신호 P1을 전송 채널상에서 수신한다. 중복된 에러 패턴은 E1으로 표시되고, 수신 신호는 R1으로 표시된다. 그러므로, 수신 신호 R1은 전송신호 P1과 에러패턴의 모듈-2(E1)의 합인 R1(R1P1+E1)값으로 된다. 수신장치(30)의 수신부(31)는 수신신호(R1)를 수신한 후, 이를 베이스 대역 신호로 변환하고, 상기 베이스 대역 신호를 수신신호버터(32)에 출력한다. 제어부(35)는 수신신호(R1)를 검출한 후, 에러수정 디코딩부(33)에 CRC 디코딩 과정의 실행을 명령한다. 에러수정 디코딩부(33)는 수신버퍼(32)로부터 베이스대역신호를 수신하고, CRC 디코딩부(331)에서 CRC 디코딩을 행한다(제2도(S1)). CRC 디코딩부(331)가 베이스 대역 신호를 디코딩할 수 있으면, 수신장치(30)는 인터페이스부(36)를 통해 수신터미널(40) 디코딩된 신호를 출력하고, 수신완료시 전송부(37)를 통해 전송장치(20)에 수신확인신호(ACK)를 전송한다. 한편, CRC 디코딩부(331)가 베이스 대역 신호를 디코딩할 수 없으면, 제2차 디코딩으로서, 수신장치(30)는 체이스 디코딩부(332)에 의해서 체이스 디코딩을 행한다.
제3도는 본 발명의 체이스 디코딩 방법을 도시한 흐름도이다. 체이스 디코딩부(332)는 수신신호에 에러가 존재하는지의 여부를 체크한다(S20). 수신신호에 에러가 존재하면, 체이스 디코딩부(332)는 수신신호의 각 비트의 신뢰도를 검색하고 낮은 등급의 신뢰도를 가진 t개의 비트들을 선택한다. 이들 t비트들의 전부 또는 일부에서 에러가 발생했으며, 나머지 비트들에서는 에러가 발생하지 않았다고 가정한다. 상기 t비트에는 2^t-1개의 에러패턴이 있다(여기에서, ^는 숫자의 제곱을 표시함). 다음에, 체이스 디코딩부(332)는 에러패턴들에서 에러발생비트들의 신뢰도의 합을 계산하고, 신뢰도의 합이 작은 값인 패턴순서대로 CRC 디코딩을 행한다(S22).
CRC 디코딩이 성공한 때에 (S24), 에러 수정 디코딩부(33)는 체이스 디코딩 과정을 완료한다. 다음에, 체이스 디코딩이 완료된 때에, 상기 에러 수정 디코딩부(33)는 접수확인신호(ACK)를 전송장치(20)에 전송하고, 수신 과정(S26)을 완료한다. 한편, CRC 디코딩이 실패한 때에, 에러 수정 디코딩부(33)는 테스트되지 않은 조합이 있는 지의 여부를 판단한다(S28). 또한, 모든 조합에 대한 CRC 디코딩이 실패하고 모든 시도가 완료되었으면(S28), 에러 수정 디코딩부(33)는 재전송 요청 신호(NAK)를 전송장치(20) 전송한다(S30). 한편, 모든 시도가 완료되지 않은 때에는, 상기 에러 수정 디코딩부(33)는 적절한 비트를 반전시킴으로써 새로운 시도의 패턴을 발생하고(S32), S24로 복귀한다.
전송장치(20)는 재전송 요청 신호(NAK)를 수신한 때에 전송신호(P2)를 전송한다. 이후, 전송장치(20)는 재전송 요청신호(NAK)를 수신할 때마다 전송신호(P1, P2)들을 교번적으로 전송한다. 수신장치(30)가 전송신호(P2)와 에러패턴(E2)을 더하여 얻은 수신신호(R2)를 수신한 때에(R2P2+E2), CRC 디코딩부(331)는 CRC 디코딩을 실행함으로써 시작된다(S3). 이 때, CRC 디코딩부(331)가 디코딩을 실행할 수 없으면, 수신장치(30)는 체이스 디코딩부(332)를 이용하여 체이스 디코딩을 행한다(S4). 또한, 체이스 디코딩부(332)에 의한 체이스 디코딩도 실패하면, 수신장치(30)는 바이터비 디코딩부(333)에서 R1 및 R2를 이용하여 바이터비 디코딩을 행한다(S5). 바이터비 디코딩부(333)에 의한 바이터비 디코딩이 실패하면, 수신장치(30)는 재전송 요청 신호(NAK)를 전송한다.
다음에, 수신장치(30)는 전송 신호(P1)와 에러패턴(E3)를 더하여 얻은 수신 신호(R3)를 수신하고(R3P1+E3), CRC 디코딩을 행한다(S6). CRC 디코딩이 실패하면, 수신장치(30)는 체이스 디코딩을 행한다(S7). 체이스 디코딩도 실패하면, 수신장치(30)는 R1, R2, R3를 이용하여 바이터비 디코딩을 행한다(S8). 이러한 바이터비 디코딩이 실패하면, 수신장치(30)는 R2 및 R3를 이용하여 바이터비 디코딩을 행한다(S9). 이러한 디코딩도 실패하면, 수신장치(30)는 R1 및 R3를 이용하여 다이버서티 디코딩부(334)에서 다이버서티 디코딩을 행한다(S10).
다이버서티 디코딩동안에 체이스 디코딩도 이용된다. 예를 들면, R1 및 R3가 수신되는 때에, 다이버서티 디코딩부(334)는 각각의 비트 R1 및 R3에 대해서 선택 다이버서티 또는 최대 비율 다이버서티를 기초로 한 다이버서티 디코딩에 의해 디코딩된 신호(RD)를 얻는다. 다음에, 다이버서티 디코딩부(334)는 상기 신호(RD)에 체이스 디코딩을 행한다.
모든 디코딩이 실패하면, 수신장치(30)는 재전송 요청 신호(NAK)를 전송한다. 다음에, 수신장치(30)는 신호를 수신할 때마다 CRC 디코딩 및 체이스 디코딩을 행하고, 다음에 CRC 및 체이스 디코딩이 실패하는 때에는, 또 다른 제2차 디코딩으로서, 소정 순서대로 상기 수신신호들을 조합함으로써 바이터비 디코딩 및 다이버서티 디코딩을 행한다. 신호선택부(34)는 디코딩 되는 수신 신호의 조합을 결정한다.
다음에, 바이터비 디코딩 및 다이버서티 디코딩을 행할 때의 수신 신호의 조합순서에 대해 설명한다. 이번 보기에서는 N개의 수신신호열(R1,R2,…Rn (n2k))이 있다고 가정한다; P1이 전송되는 때에는 수신신호열 R1,R3,…R2k-1이 수신신호이고, P2가 전송되는 때에는 수신신호열 R2,R4,…R2k가 수신신호이다. 이번 보기에서는 또한 수신신호 Rn의 신뢰도가 rn이라고 가정한다. 예를 들면, 신뢰도 rn은 수신 신호 Rn에서 각각의 비트의 수신레벨의 합으로 표현될 수 있다.
먼저, 모든 수신 신호들을 이용하여 바이터비 디코딩을 행한다. 다음에, N개의 수신신호들로부터 하나의 수신신호를 제외함으로써 N-1개의 수신신호들을 이용하여 바이터비 디코딩을 행한다. N-1개의 신호들에 대해서는 N개의 조합이 있다. 따라서, 신호선택부(34)는 신뢰도 rn을 이용하여 선택순서를 결정한다. 신호 선택부(34)는 가장 작은 신뢰도(rn)를 가지는 신호로 시작하여 수신신호(Rn)를 순차적으로 제외함으로써 N-1개의 신호들을 선택한다. 그런데, 신호선택부(34)가 가장 오래된 수신신호들로 시작하는 신호들을 순차적으로 제외함으로써 N-1개의 신호들을 선택하는 것도 가능하다.
N-1개의 신호들의 모든 조합을 이용한 바이터비 디코딩이 실패하는 때에, 바이터비 디코딩은 N-2개의 신호들을 이용하여 실행된다. 먼저, 가장 작은 신뢰도(rn)를 가지는 2개의 신호를 제외함으로써 N-2개의 신호들이 선택된다. 다음에, rn+rn'(1≤n, n'≤N, n<n')가 계산되고, 가장 작은 rn+rn'의 신호 Rn 및 Rn'를 제외함으로써 N-2개의 신호들이 선택되고, 바이터비 디코딩은 상기 선택된 신호들을 이용하여 실행된다.
부가적으로, 여기에서 신뢰도는 모든 신호 조합에 대해 계산될 수도 있음에 주목한다. 예를 들면, RaRbRc…Rx 수신 신호의 신뢰도는 ra+rb+rc+…+rx이다. 이 경우, 모든 신호조합에 대한 신뢰도가 계산된 후, 높은 신뢰도를 가지는 조합 순서대로 순차적으로 선택함으로써 바이터비 디코딩이 행해진다.
이후, 선택된 조합에서 P1에 해당하는 수신신호에 다이버서티 디코딩이 행해진다. 다음에는 P2에 해당하는 수신신호에 다이버서티 디코딩이 행해진다. 마지막으로, 각각의 다이버서티 디코딩에 의해 얻은 2개의 신호들을 이용하여 바이터비 디코딩이 행해진다.
이후, 또다른 실시 예를 설명한다.
이번 보기에서, P1에 해당하는 수신신호들이 개수는 n1이고, P2에 해당하는 수신 신호들이 개수는 n2이다. 만약 n1이 n2보다 크면(n1>n2), 다이버서티 디코딩은 P1에 해당하는 수신 신호들 중에서 낮은 신뢰도의 n1-n2+1개의 신호들에 대해 행해진다. 이 신호와 남아있는 P1에 해당하는 수신신호들이 조합되는 때에는 P1의 n2개에 해당하는 신호들이 얻어진다. 결과적으로, 바이터비 인코딩은 총 2n2개의 신호들을 이용하여 행해질 수가 있다.
본 발명은 개념 및 요지를 벗어나지 않는 한 여러 방식으로 실시될 수 있다. 그러므로, 여기에 설명된 바람직한 실시 예들은 예시적인 것이며, 본 발명을 제한하기 위한 것은 아니다. 본 발명의 범위는 다음의 청구범위에 기재되어 있으며, 다음 청구항들의 개념과 합치되는 모든 변경이 포함되도록 한 것이다.
그러므로, 본 발명에 따른 디지털 통신용 에러제어방법 및 에러제어장치에 있어서, 수신신호의 일부만을 이용하여 디코딩 과정이 행해지지 때문에 수신신호가 극히 많은 에러를 가지는 신호를 포함하고 있어도 높은 효율로 디코딩할 수가 있다. 또한 전송될 신호가 에러검출코드만의 여유도를 가지고 있기 때문에, 전송채널이 양호한 때에 최대의 처리능력을 얻을 수가 있다. 또한, 체이스 디코딩으로 인해서, 전송채널의 질이 저하되어도 에러를 수정할 수 있으며, 높은 전송효과를 유지할 수가 있다. 또한, 체이스 디코딩에서 디코딩 순서를 제어함으로써 수신측에서는 신호 조작량을 줄일 수가 있다.

Claims (7)

  1. 에러 제어 방법에 있어서, 에러 정정을 위한 검출 비트를 포함하는 전송 신호를 수신하는 단계; 상기 전송 신호를 구성하는 각 비트의 신뢰도를 연산하는 단계; 가장 낮은 신뢰도를 갖는 소정 개수의 비트를 선택함으로써 에러 비트 패턴을 획득하는 단계; 각 패턴의 에러 비트의 신뢰도의 합을 연산하는 단계; 상기 신뢰도의 합이 작은 순서대로 상기 비트 패턴에 CRC 디코딩을 수행하는 단계; 만약 상기 CRC디코딩이 성공하였다면, 수신 확인 신호를 생성하는 단계; 만약 상기 CRC 디코딩이 실패하였다면 모든 패턴에 대한 CRC 디코딩이 완료되었는지를 판단하는 단계; 만약 상기 CRC디코딩이 실패하였고 모든 패턴에 대한 CRC 디코딩이 완료되었다면, 재전송 요구 신호를 생성하는 단계; 및 만약 모든 패턴에 대한 CRC 디코딩이 완료되지 않았다면, 상기 에러 비트 패턴이 적절한 비트를 반전시키고 상기 CRC 디코딩을 수행하는 단계를 재수행하는 단계를 포함하는 에러 제어 방법.
  2. 에러 제어 장치에 있어서, 전송 장치 및 수신 장치를 포함하되, (a) 상기 전송 장치는 전송 정보 신호에 에러 교정 인코딩을 수행함으로써 검출 비트를 생성하기 위한 에러 정정 인코더; 상기 검출 비트가 더해진 상기 전송 정보 신호에 콘벌루션 인코딩을 수행함으로써 다수의 전송 신호 시퀀스를 생성하기 위한 콘벌루션 인코더; 및 재전송 요구를 수신하였을 때, 상기 다수의 전송 신호 시퀀스를 교번적으로 전송하기 위한 송신기를 포함하며; (b)상기 수신 장치는 상기 전송 신호 시퀀스를 수신하며, 상기 검출 비트에 의하여 에러 검출 디코딩을 수행하기 위한 CRC 디코더; 상기 전송 신호 시퀀스를 수신하며, CRC 디코딩 이외의 제2차 디코딩을 수행하기 위한 제2차 디코더; 및 상기 제2차 디코딩이 실패하였을 때 재전송 요구 신호를 생성하기 위한 재전송 요구 생성기를 포함하며, (c)상기 제2차 디코더는, 상기 전송 신호 시퀀스를 구성하는 각 비트의 신뢰도를 연산하기 위한 신뢰도 연산 수단; 가장 낮은 신뢰도를 갖는 소정 개수의 비트를 선택하기 위하여 상기 신뢰도 연산 수단과 결합된 제1선택 수단; 상기 선택된 비트로 각각 구성된 에러 비트 패턴을 생성하기 위하여 상기 제1선택 수단과 결합된 패턴 생성 수단; 각 에러 비트 패턴의 에러 비트들의 신뢰도의 합을 연산하기 위하여 상기 패턴 생성 수단과 결합된 가산 수단; 상기 신뢰도의 합이 작은 순서대로 상기 비트 패턴에 CRC 디코딩을 수행하기 위하여 상기 가산 수단과 결합된 디코딩 수단; 및 상기 CRC 디코딩 및 제2차 디코딩이 실패하였을 때, 상기 에러 비트 패턴 중 적절한 비트를 반전시키고, 상기 가산 수단으로 상기 반전된 비트를 포함하는 신호를 생성하기 위하여 상기 디코딩 수단과 결합된 출력 수단을 포함하는 에러 제어 장치.
  3. 제2항에 있어서, 상기 다수의 전송 신호 시퀀스가 수신되었을 때, 최후에 수신된 전송 신호시퀀스를 포함하는 전송 신호 시퀀스에 바이터비 디코딩을 수행하기 위한 바이터비 디코더를 더 포함하며, 상기 바이터비 디코딩이 실패했을 때, 상기 재전송 요구 생성기가 재전송 요구 신호를 생성하는 에러 제어 장치.
  4. 제3항에 있어서, 상기 송신기가 동일한 전송 신호 시퀀스를 반복적으로 전송하며; 상기 수신 장치는 반복적으로 전송된 상기 전송 신호 시퀀스 사이에서 다이버서티 디코딩을 수행하기 위한 다이버서티 디코터를 더 포함하며; 상기 다이버서티 디코딩이 실패했을 때, 상기 재전송 요구 생성기가 재전송 요구 신호를 생성하는 에러 제어 장치.
  5. 제3항에 있어서, 상기 바이터비 디코더는, 상기 전송 신호 시퀀스가 수신되었을 때, 상기 각 시퀀스의 신뢰도를 연산하며; 가장 높은 신뢰도를 갖는 소정 개수의 시퀀스에 대하여, 바이터비 디코딩을 수행하는 에러 제어 장치.
  6. 제4항에 있어서, 상기 다이버서티 디코더는, 상기 반복적으로 전송된 시퀀스에 대한 개별적인 신뢰도를 연산하며; 가장 높은 신뢰도를 갖는 소정 개수의 시퀀스에 대하여, 다이버서티 디코딩을 수행하는 에러 제어 장치.
  7. 제2항 내지 제6항의 어느 한 항에 있어서, 상기 콘벌루션 인코더는, 1/2 속도 인코딩(1/2 rate encoding)을 수행하며; 두 개의 다항식에 의하여 인코딩되는 신호들을 교번적으로 생성하는 에러 제어 장치.
KR1019960047699A 1996-02-29 1996-10-23 디지탈 통신용 에러 제어 방법 및 에러 제어 장치 KR100227351B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-043117 1996-02-29
JP8043117A JPH09238125A (ja) 1996-02-29 1996-02-29 誤り制御方法および装置

Publications (2)

Publication Number Publication Date
KR970063971A KR970063971A (ko) 1997-09-12
KR100227351B1 true KR100227351B1 (ko) 1999-11-01

Family

ID=12654905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047699A KR100227351B1 (ko) 1996-02-29 1996-10-23 디지탈 통신용 에러 제어 방법 및 에러 제어 장치

Country Status (7)

Country Link
US (1) US6134694A (ko)
EP (1) EP0798889B1 (ko)
JP (1) JPH09238125A (ko)
KR (1) KR100227351B1 (ko)
CN (1) CN1083184C (ko)
CA (1) CA2187564C (ko)
DE (1) DE69634770T2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142820B2 (ja) 1998-08-27 2001-03-07 株式会社エヌ・ティ・ティ・ドコモ プッシュ型情報配信方法およびその中継装置
JP3239870B2 (ja) * 1998-12-28 2001-12-17 日本電気株式会社 データ誤り訂正システム
JP2000349742A (ja) * 1999-03-31 2000-12-15 Matsushita Electric Ind Co Ltd 通信端末装置、基地局装置及び無線通信方法
US6460160B1 (en) * 2000-02-14 2002-10-01 Motorola, Inc. Chase iteration processing for decoding input data
US7224702B2 (en) * 2000-08-30 2007-05-29 The Chinese University Of Hong Kong System and method for error-control for multicast video distribution
FI115178B (fi) * 2000-10-31 2005-03-15 Nokia Corp Menetelmä ja järjestely bittien suojaamiseksi parhaalla mahdollisella tavalla tiedonsiirtovirheitä vastaan
KR100525384B1 (ko) * 2000-10-31 2005-11-02 엘지전자 주식회사 무선 통신 시스템에서의 패킷 재전송 제어 방법
JP3506330B2 (ja) * 2000-12-27 2004-03-15 松下電器産業株式会社 データ送信装置
BR0110161A (pt) * 2001-02-21 2002-12-31 Matsushita Electric Ind Co Ltd Método arq hìbrido com redisposição de constelação de sinais
US7693179B2 (en) * 2002-11-29 2010-04-06 Panasonic Corporation Data transmission apparatus using a constellation rearrangement
US20030039226A1 (en) * 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
US20030066004A1 (en) * 2001-09-28 2003-04-03 Rudrapatna Ashok N. Harq techniques for multiple antenna systems
DE60113128T2 (de) 2001-11-16 2006-03-02 Matsushita Electric Industrial Co., Ltd., Kadoma Hybrides ARQ Verfahren zur Datenpaketübertragung
ATE309652T1 (de) 2001-11-16 2005-11-15 Matsushita Electric Ind Co Ltd Arq wiederübertragungsverfahren mit inkrementaler redundanz unter verwendung von bit umordnungsarten
US6693910B2 (en) * 2002-06-28 2004-02-17 Interdigital Technology Corporation System and method for avoiding stall of an H-ARQ reordering buffer in a receiver
KR100584170B1 (ko) * 2002-07-11 2006-06-02 재단법인서울대학교산학협력재단 터보 부호화된 복합 재전송 방식 시스템 및 오류 검출 방법
KR100989314B1 (ko) * 2004-04-09 2010-10-25 삼성전자주식회사 디스플레이장치
EP1617432A1 (en) * 2004-07-12 2006-01-18 Teac Corporation Optical disk device
CN101288232B (zh) * 2005-11-07 2011-11-16 新加坡科技研究局 对数据进行编码和解码的方法以及设备
CN100486120C (zh) * 2005-12-15 2009-05-06 大唐移动通信设备有限公司 一种Turbo译码装置及方法
US7577899B2 (en) 2006-02-13 2009-08-18 Harris Corporation Cyclic redundancy check (CRC) based error correction method and device
US7793195B1 (en) * 2006-05-11 2010-09-07 Link—A—Media Devices Corporation Incremental generation of polynomials for decoding reed-solomon codes
JP2008042338A (ja) * 2006-08-02 2008-02-21 Oki Electric Ind Co Ltd 車々間通信における誤り訂正方法、及び、車々間通信システム
US8171368B1 (en) 2007-02-16 2012-05-01 Link—A—Media Devices Corporation Probabilistic transition rule for two-level decoding of reed-solomon codes
CN101409599B (zh) * 2007-10-11 2011-07-13 电信科学技术研究院 一种Turbo码译码装置及方法
US8423854B2 (en) * 2009-03-02 2013-04-16 Clearwire Ip Holdings Llc Communication retransmission based on transmission performance relative to expected quality of service
CN102035557B (zh) * 2009-09-27 2013-02-27 中兴通讯股份有限公司 turbo码并行交织方法和装置
CN102098061B (zh) * 2009-12-15 2014-09-17 上海贝尔股份有限公司 并行Turbo编码器
CN102130695B (zh) * 2010-01-15 2013-06-12 中兴通讯股份有限公司 一种级联码的译码方法及装置
JPWO2011145513A1 (ja) 2010-05-21 2013-07-22 日本電気株式会社 復号装置および復号順序制御方法
CN101969309B (zh) * 2010-09-28 2014-07-16 电子科技大学 一种Turbo编码和BFSK调制的FFH通信系统的MAP解调译码方法
CN102281075B (zh) * 2011-03-21 2013-03-06 中国人民解放军信息工程大学 孔径为4的六边形格网层次编码、运算与索引方法
CN102281076B (zh) * 2011-03-25 2014-01-15 武汉中元通信股份有限公司 基于提高跳频电台抗干扰能力的rs级联码设计方法
CN102270994B (zh) * 2011-03-30 2013-03-06 清华大学 一种Turbo码译码器中状态度量溢出控制方法
CN102751996B (zh) * 2011-04-19 2015-03-25 深圳清华大学研究院 高性能低复杂性分组乘积码tpc的译码方法
CN102571108B (zh) * 2012-02-24 2014-02-26 清华大学深圳研究生院 一种应用于Turbo乘积码的自适应迭代译码方法
US8996962B2 (en) * 2012-08-23 2015-03-31 Broadcom Corporation Chase coding for error correction of encrypted packets with parity
US9231623B1 (en) * 2013-09-11 2016-01-05 SK Hynix Inc. Chase decoding for turbo-product codes (TPC) using error intersections
KR101496052B1 (ko) * 2013-11-28 2015-02-25 한국과학기술원 블록 단위 연접 bch 부호 성능 개선 및 오류마루 경감을 위해 순환 자리 이동을 활용하는 복호 기법 및 회로
CN105515591B (zh) * 2014-09-23 2019-10-25 中国科学院计算技术研究所 一种Turbo码译码系统及方法
US9935659B2 (en) * 2015-05-18 2018-04-03 SK Hynix Inc. Performance optimization in soft decoding for turbo product codes
CN110495120B (zh) 2017-04-03 2022-04-29 瑞典爱立信有限公司 用于具有可变处理时间的节点的harq处理

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147909A (en) * 1976-06-03 1977-12-08 Toshiba Corp Error control switching system
JPS6096938A (ja) * 1983-11-01 1985-05-30 Nec Corp 符号誤り訂正方法
CA1296065C (en) * 1985-12-11 1992-02-18 Tadashi Matsumoto Method for decoding error correcting block codes
JPH06101722B2 (ja) * 1985-12-11 1994-12-12 日本電信電話株式会社 符号受信方式
JPH07112161B2 (ja) * 1986-05-26 1995-11-29 日本電信電話株式会社 ブロック符号復号方法
JPH077942B2 (ja) * 1985-12-20 1995-01-30 日本電信電話株式会社 符号受信方式
JPH0685513B2 (ja) * 1986-07-21 1994-10-26 日本電信電話株式会社 データ再送伝送方法
JPH0685693A (ja) * 1992-08-31 1994-03-25 Toshiba Corp 誤り制御方法
JP2759043B2 (ja) * 1992-09-14 1998-05-28 エヌ・ティ・ティ移動通信網株式会社 情報ビット系列伝送システム

Also Published As

Publication number Publication date
JPH09238125A (ja) 1997-09-09
EP0798889B1 (en) 2005-05-25
CA2187564A1 (en) 1997-08-30
EP0798889A3 (en) 1999-04-14
DE69634770T2 (de) 2006-02-02
CA2187564C (en) 2002-08-06
US6134694A (en) 2000-10-17
KR970063971A (ko) 1997-09-12
CN1083184C (zh) 2002-04-17
CN1159109A (zh) 1997-09-10
DE69634770D1 (de) 2005-06-30
EP0798889A2 (en) 1997-10-01

Similar Documents

Publication Publication Date Title
KR100227351B1 (ko) 디지탈 통신용 에러 제어 방법 및 에러 제어 장치
EP1487118B1 (en) Error detection methods in wireless communication systems
EP1662742B1 (en) Data reception method, data transmission system and receiver
US6085349A (en) Method for selecting cyclic redundancy check polynomials for linear coded systems
US6567938B2 (en) Convolution decoding terminated by an error detection block code with distributed parity bits
AU2004306054B2 (en) Apparatus and method for receiving a forward packet data control channel in a mobile communication system supporting packet data service
JPH0555932A (ja) 誤り訂正符復号化装置
JP2006303906A (ja) 符号化装置、復号化装置及び通信システム
US7508805B2 (en) Apparatus and method for detecting transmitting rate of turbo decoder
CN117478152A (zh) 双重耦合极化码
JP3388035B2 (ja) ハイブリッド自動再送要求方式によるデータ通信システム、送信装置及び送信方法
US6883130B2 (en) Enhanced and adaptive error detection in digital communications
US6192500B1 (en) Method and apparatus for enhanced performance in a system employing convolutional decoding
JP3252477B2 (ja) 誤り訂正符復号化方法、誤り訂正符復号化装置、誤り訂正復号化装置
EP2109271A1 (en) MIMO decoding method and apparatus thereof
JPH10135934A (ja) 誤り訂正符号の復号方式
JP3281202B2 (ja) 誤り制御システム
JP2001339466A (ja) 可変レート符号受信装置
US6700938B1 (en) Method for determining quality of trellis decoded block data
JP2008227811A (ja) 無線通信のハイブリッド自動再送におけるｉｒ法による再送制御方式
JP4188769B2 (ja) 送信方法および装置ならびに受信方法および装置およびこれらを利用した通信システム
JP2001144742A (ja) データ通信装置
KR19990052479A (ko) 매크로 다이버시티시의 코드 합성을 이용한 에러 복구 방법
JP2010010952A (ja) 無線通信装置および無線通信方法
JPH08251036A (ja) 誤り訂正復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070723

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee