KR100225586B1

KR100225586B1 - Thin film type actuated mirror array module and the method for manufacturing the same

Info

Publication number: KR100225586B1
Application number: KR1019970006130A
Authority: KR
Inventors: 최윤준
Original assignee: 전주범; 대우전자주식회사
Priority date: 1997-02-27
Filing date: 1997-02-27
Publication date: 1999-10-15
Also published as: KR19980069198A

Abstract

박막형 광로 조절 장치 모듈 및 그 제조 방법이 개시되어 있다. 상기 장치는, M×N(M, N은 정수)개의 트랜지스터가 내장되고 가장 자리에 복수 개의 패널 패드 및 상부에 드레인 패드가 형성된 액티브 매트릭스, ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 제1 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 형성된 멤브레인, ⅱ) 상기 멤브레인의 상부에 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층 및 ⅳ) 상기 변형층의 상부에 형성된 상부 전극을 포함하는 액츄에이터, 상기 액티브 매트릭스 상부의 복수 개의 패널 패드에 대응하는 복수 개의 TCP, 그리고 상기 복수 개의 패널 패드와 상기 복수 개의 TCP를 연결하는 유리 기판을 포함한다. 상기 장치에 따르면, 하부에 금속 전극이 형성된 유리 기판을 사용하여 AMA의 패드와 TCP의 패드를 안정성 있고 용이하게 연결하며, 상기 유리 기판과 액티브 매트릭스 사이의 공간을 질소 가스를 채우거나 진공 상태를 유지함으로써 액티브 매트릭스 상에 형성된 소자를 안전하게 보호할 수 있다.A thin film optical path control device module and a method of manufacturing the same are disclosed. The device includes an active matrix having M × N (M, N is an integer) transistors formed therein, and a plurality of panel pads and drain pads formed at an edge thereof, and (i) one side contacting an upper side of the active matrix and the other side thereof. A membrane formed in parallel with the active matrix via a first air gap, ii) a lower electrode formed on top of the membrane, iii) a strained layer formed on top of the lower electrode, and iii) an upper electrode formed on top of the strained layer And an actuator including a plurality of TCPs corresponding to the plurality of panel pads on the active matrix, and a glass substrate connecting the plurality of panel pads and the plurality of TCPs. According to the apparatus, a glass substrate having a metal electrode formed on the bottom thereof is used to stably and easily connect the pad of the AMA and the pad of the TCP, and to fill the space between the glass substrate and the active matrix with nitrogen gas or maintain a vacuum state. By doing so, it is possible to safely protect the device formed on the active matrix.

Description

Thin-film optical path control module and its manufacturing method

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays) 모듈(module) 및 그 제조 방법에 관한 것으로, 보다 상세하게는 AMA의 패드(pad)와 TCP(Tape Carrier Package)의 패드를 안정성 있고 용이하게 연결하며, 액티브 매트릭스 상에 형성된 AMA 소자를 안전하게 보호할 수 있는 박막형 광로 조절 장치 모듈 및 그 제조 방법에 관한 것이다.The present invention relates to an Actuated Mirror Arrays (AMA) module, which is a thin film type optical path control device, and a manufacturing method thereof. More specifically, the pad of AMA and the pad of a Tape Carrier Package (TCP) can be stably and easily. And a thin film type optical path control device module capable of safely protecting an AMA element formed on an active matrix and a method of manufacturing the same.

일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로 조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display：LCD), 또는 DMD(Deformable Mirror Device), AMA 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나 상기 액정 표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.In general, an optical path adjusting device capable of forming an image by adjusting a light beam is classified into two types. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a Liquid Crystal Display (LCD), or a DMD (Deformable Mirror Device), AMA, etc. This corresponds to this. Although the CRT device has excellent image quality, the weight and volume of the device increases as the screen is enlarged, and the manufacturing cost thereof increases. In contrast, a liquid crystal display (LCD) has an advantage in that its optical structure is simple and can be formed thin, thereby reducing its weight and volume. However, the liquid crystal display (LCD) has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the incident light beam, and the response speed of the liquid crystal material is slow and the inside is easily overheated.

따라서 상기 문제점들을 해결하기 위하여 DMD(Deformable Mirrors Device), 또는 AMA 등의 화상 표시 장치가 개발되었다. 현재, DMD 장치가 5％ 정도의 광효율을 가지는 것에 비하여 AMA 장치는 10％ 이상의 광효율을 얻을 수 있다. 또한 AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.Accordingly, an image display device such as a deformable mirror device (DMD) or an AMA has been developed to solve the above problems. Currently, AMA devices can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, the AMA device improves contrast, resulting in brighter and clearer images, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the luminous flux. A schematic diagram of the engine system of AMA disclosed in this US Patent No. 5,126,836 (issued to Gregory Um) is shown in FIG.

도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광속은 제1 슬릿(3) 및 제1 렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다. 상기 R·G·B 별로 분광된 광속은 각기 제1 거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 R·G·B 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광속을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형부의 변형에 따라 기울게 된다. 상기 AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.As shown in FIG. 1, the light beams incident from the light source 1 are spectroscopically observed through the R, G, B (Red, Green, Blue) colorimeter while passing through the first slit 3 and the first lens 5. . The luminous flux spectra for R, G, and B are respectively reflected by the first mirror 7, the second mirror 9, and the third mirror 11, and are arranged in correspondence with the respective mirrors. 15) (17). The AMA elements 13, 15, and 17 formed for each of R, G, and B reflect the incident light beams by inclining the mirrors provided therein at a predetermined angle. At this time, the mirror is inclined according to the deformation of the deformation portion formed in the lower portion of the mirror. The light reflected from the AMA elements 13, 15, 17 passes through the second lens 19 and the second slit 21, and then is projected to the screen (not shown) by the projection lens 23. Projected to form an image.

이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix) 상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나 벌크형 광로 조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형부의 응답 속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 (issued to Gregory Um et al.). The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein on an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror. However, the bulk optical path control device has a problem in that high precision is required in design and manufacturing and the response speed of the deformation part is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.

상기 박막형 광로 조절 장치는 본 출원인이 1996년 12월 11일에 특허출원한 특허출원 제96-64447호(발명의 명칭：박막형 광로 조절 장치 모듈의 제조 방법)에 개시되어 있다.The thin film type optical path control device is disclosed in Patent Application No. 96-64447 (name of the invention: a method of manufacturing a thin film type optical path control device module) filed by the applicant on December 11, 1996.

도 2는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 3은 도 2에 도시한 장치를 AA′선으로 자른 단면도를 도시한 것이며, 도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이며, 도 5는 도 2에 도시한 장치를 M×N으로 배열한 평면도를 도시한 것이며, 도 6a 내지 도 6c는 도 5에 도시한 장치에 TCP를 연결하는 제조 공정도이며, 도 7a 내지 도 7c는 도 6c에 도시한 장치에 PCB를 연결하는 제조 공정도이다.FIG. 2 is a plan view of the thin film type optical path adjusting device described in the preceding application, FIG. 3 is a sectional view taken along line AA ′ of the device shown in FIG. 2, and FIGS. 4A to 4C are shown in FIG. 3. 5 is a manufacturing process diagram of one apparatus, and FIG. 5 is a plan view showing the apparatus shown in FIG. 2 arranged in M × N, and FIGS. 6A to 6C are manufacturing process diagrams for connecting TCP to the apparatus shown in FIG. 7A to 7C are manufacturing process diagrams for connecting the PCB to the device shown in FIG. 6C.

도 2 및 도 3을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(30)와 액티브 매트릭스(30)의 상부에 형성된 액츄에이터(95)를 포함한다.2 and 3, the thin film type optical path control apparatus includes an active matrix 30 and an actuator 95 formed on the active matrix 30.

M×N(M, N은 정수) 개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장된 상기 액티브 매트릭스(30)는 액티브 매트릭스(30)의 일측 표면에 형성된 드레인(drain)(35), 액티브 매트릭스(30) 및 드레인(35)의 상부에 적층된 보호층(passivation layer)(40), 그리고 보호층(40)의 상부에 적층된 식각 방지층(etch stop layer)(45)을 포함한다.The active matrix 30 in which M × N (M and N are integers) metal oxide semiconductor (MOS) transistors (not shown) is formed in the drain 35 formed on one surface of the active matrix 30. And a passivation layer 40 stacked on the active matrix 30 and the drain 35, and an etch stop layer 45 stacked on the passivation layer 40. .

상기 액츄에이터는(95) 상기 식각 방지층(45) 중 하부에 드레인(35)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(air gap)(50)을 개재하여 상기 식각 방지층(45)과 평행하도록 적층된 멤브레인(membrane)(60), 멤브레인(60)의 상부에 적층된 하부 전극(bottom electrode)(65), 하부 전극(65)의 상부에 적층된 변형층(active layer)(70), 변형층(70)의 일측 상부에 적층된 상부 전극(top electrode)(75), 변형층(70)의 타측으로부터 변형층(70), 하부 전극(65), 멤브레인(60), 식각 방지층(45) 및 보호층(40)을 통하여 상기 드레인(35)까지 수직하게 형성된 비어 홀(via hole)(80), 그리고 비어 홀(80) 내부에 상기 하부 전극(65)과 드레인(35)이 연결되도록 형성된 비어 컨택(via contact)(85)을 포함한다. 상기 상부 전극(75)의 일측에는 스트라이프(stripe)(90)가 형성된다.The actuator 95 is in contact with a portion of the etch stop layer 45 in which the drain 35 is formed at the bottom thereof, and the other side thereof is parallel to the etch stop layer 45 via an air gap 50. Membrane 60 stacked on top of each other, bottom electrode 65 stacked on top of membrane 60, active layer 70 stacked on top of bottom electrode 65, The top electrode 75 stacked on one side of the strained layer 70, the strained layer 70, the lower electrode 65, the membrane 60, and the etch stop layer 45 from the other side of the strained layer 70. And a via hole 80 vertically formed through the protective layer 40 to the drain 35, and the lower electrode 65 and the drain 35 connected to the inside of the via hole 80. Formed via contact 85. A stripe 90 is formed at one side of the upper electrode 75.

또한, 도 2를 참조하면, 상기 멤브레인(60)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 멤브레인(60)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 멤브레인(60)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(60)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다.In addition, referring to FIG. 2, one side of the membrane 60 has a rectangular concave portion at a central portion thereof, and the rectangular concave portion has a shape widening stepwise toward both edges. The other side of the membrane 60 has a projection that narrows stepwise to correspond to the stepped concave portion of the membrane of the adjacent actuator. Thus, the protrusion of the membrane 60 is formed by fitting into the concave portion of the adjacent membrane, and the protrusion of the membrane adjacent to the concave portion of the membrane 60 is formed.

이하 상기 박막형 광로 조절 장치 모듈의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing the thin film optical path control device module will be described in detail with reference to the accompanying drawings.

도 4a를 참조하면, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 M×N(M, N은 정수)개의 MOS 트랜지스터가 내장되어 있고, 일측 표면에 드레인(35)이 형성된 액티브 매트릭스(30)를 제공한다. 바람직하게는, 상기 액티브 매트릭스(30)는 실리콘(Si)과 같은 반도체로 이루어진다. 다음에는, 상기 액티브 매트릭스(30)의 상부에 보호층(40)을 화학 기상 증착(Chemical Vapor Deposition：CVD) 방법을 이용하여 약 0．1∼1．0㎛ 정도의 두께를 갖도록 적층한다. 바람직하게는, 상기 보호층(40)은 인 실리케이트 유리(Phospho-Silicate Glass：PSG)로 이루어지며, 후속하는 공정 동안 상기 액티브 매트릭스(30)가 손상되는 것을 방지한다.Referring to FIG. 4A, M x N (M, N is an integer) MOS transistors are built in a semiconductor memory device and are widely used in large-scale integrated circuits, and a drain 35 is formed on one surface thereof. The formed active matrix 30 is provided. Preferably, the active matrix 30 is made of a semiconductor such as silicon (Si). Next, the protective layer 40 is deposited on the active matrix 30 to have a thickness of about 0.01 to 1.0 탆 using a chemical vapor deposition (CVD) method. Preferably, the protective layer 40 is made of Phospho-Silicate Glass (PSG) and prevents the active matrix 30 from being damaged during subsequent processing.

다음에는, 상기 보호층(40)의 상부에 질화규소(Si₃N₄)로 이루어진 식각 방지층(45)을 1000∼2000Å 정도의 두께로 증착시킨다. 상기 식각 방지층(45)은 박막을 증착시키는 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 공정을 이용하여 증착시킨다. 즉, 저압의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 보호층(40) 위에 질화물을 증착시킴으로써 식각 방지층(45)을 형성한다. 상기 식각 방지층(45)은 후속하는 식각 공정 동안 상기 액티브 매트릭스(30) 및 보호층(40)이 식각되어 손상되는 것을 방지하는 역할을 한다.Next, an etch stop layer 45 made of silicon nitride (Si ₃ N ₄ ) on the protective layer 40 is deposited to a thickness of about 1000 ~ 2000Å. The etch stop layer 45 is deposited using a low pressure chemical vapor deposition (LPCVD) process in which a thin film is deposited. That is, the etch stop layer 45 is formed by depositing nitride on the protective layer 40 using a chemical reaction by thermal energy in a low pressure reaction vessel. The etch stop layer 45 serves to prevent the active matrix 30 and the protective layer 40 from being etched and damaged during a subsequent etching process.

이어서, 상기 식각 방지층(45)의 상부에 희생층(sacrificial layer)(55)을 증착시킨다. 상기 희생층(55)은 AMA 모듈을 형성하기 위한 적층을 용이하게 하는 기능을 수행하며, 상기 AMA 모듈의 적층이 완료된 후에는 플루오르화 수소(HF) 증기에 의해서 제거된다. 상기 희생층(55)은 고 인(P) 농도의 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD：APCVD) 공정을 이용하여 0．5∼2．0㎛ 정도의 두께로 형성된다. 즉, 대기압 하의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 희생층(55)을 증착시킨다.Subsequently, a sacrificial layer 55 is deposited on the etch stop layer 45. The sacrificial layer 55 functions to facilitate lamination to form the AMA module, and is removed by hydrogen fluoride (HF) vapor after the lamination of the AMA module is completed. The sacrificial layer 55 is formed of a phosphorous silicate glass (PSG) having a high phosphorus (P) concentration to a thickness of about 0.5 to 2.0 μm using an Atmospheric Pressure CVD (APCVD) process. . That is, the sacrificial layer 55 is deposited using a chemical reaction by thermal energy in a reaction vessel under atmospheric pressure.

한편, 상기 희생층(55)은 트랜지스터들이 내장된 액티브 매트릭스(30)의 표면을 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 알코올-기지 솔벤트에 혼합된 실록산, 또는 실리케이트로 이루어진 스핀 온 글래스(Spin On Glass：SOG)를 이용하거나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 희생층(55)의 표면을 평탄화시킨다.On the other hand, since the sacrificial layer 55 covers the surface of the active matrix 30 in which the transistors are embedded, the flatness of the surface is very poor. Accordingly, the surface of the sacrificial layer 55 is planarized by using spin on glass (SOG) made of siloxane or silicate mixed with an alcohol-based solvent, or by using a chemical mechanical polishing (CMP) process.

다음으로는, 건식 공정 또는 습식 공정을 이용하여 상기 희생층(55)을 패터닝함으로서 액츄에이터(95)의 지지부가 형성될 위치를 만든다. 즉, 예를 들어 플루오르화 수소(HF)와 같은 식각 용액을 이용하여 희생층(55)을 식각하거나, 또는 플라즈마(plasma)나 이온 빔(ion beam)을 이용하여 희생층(55)을 식각하여 액츄에이터(95)의 지지부 형성 위치를 만든다.Next, by patterning the sacrificial layer 55 using a dry process or a wet process, a position where the support of the actuator 95 is to be formed is made. That is, for example, the sacrificial layer 55 is etched using an etching solution such as hydrogen fluoride (HF), or the sacrificial layer 55 is etched using plasma or an ion beam. The support forming position of the actuator 95 is made.

도 4b를 참조하면, 액츄에이터(95)의 지지부 형성 위치를 만든 후, 질화물로 이루어진 멤브레인(60)을 0．1∼1．0㎛ 정도의 두께로 형성한다. 상기 멤브레인(60)은 질화물로 이루어진 식각 방지층(45)의 형성 방법과 유사하게 저압 화학 기상 증착(LPCVD) 공정을 이용하여 증착시킨다. 이때, 저압의 반응 용기 내에서 반응성 가스의 비(ratio)를 시간별로 변화시키면서 멤브레인(60)을 형성함으로써 멤브레인(60) 내부의 스트레스(stress)를 조절한다.Referring to Fig. 4B, after the support portion formation position of the actuator 95 is made, a membrane 60 made of nitride is formed to a thickness of about 0.01 to 1.0 mu m. The membrane 60 is deposited using a low pressure chemical vapor deposition (LPCVD) process similar to the method of forming an etch stop layer 45 made of nitride. At this time, the stress inside the membrane 60 is controlled by forming the membrane 60 while changing the ratio of the reactive gas with time in a low pressure reaction vessel.

다음에는, 스퍼터링(sputtering) 공정을 이용하여 백금(Pt), 또는 백금(Pt)-탄탈륨(Ta)을 상기 멤브레인(60) 상부에 0．1∼1．0㎛ 정도의 두께로 증착시켜서, 신호 전극인 하부 전극(65)을 형성한다.Next, using a sputtering process, platinum (Pt) or platinum (Pt) -tantalum (Ta) is deposited on the membrane 60 to a thickness of about 0.01 to 1.0 μm, so that the signal The lower electrode 65 which is an electrode is formed.

상기 하부 전극(65)을 형성한 후에는, 하부 전극(65)을 각각의 화소(pixel) 별로 분리하기 위하여 Iso-Cutting을 한다. 이어서, 졸-겔(Sol-Gel)법을 이용하여 압전 세라믹, 또는 전왜 세라믹을 적층하여 압전층인 변형층(70)을 형성한다. 예를들면, 압전 세라믹인 BaTiO₃, PZT(Pb(Zr,Ti)O₃), 또는 PLZT((Pb,La)(Zr,Ti)O₃)를 증착시키거나, 전왜 세라믹인 PMN(Pb(Mg,Nb)O₃)을 증착시킨다. 바람직하게는, PZT를 0．1∼1．0㎛ 정도의 두께로 적층하여 변형층(70)을 형성한다. 다음에는, 상기 변형층(70)을 급속 열처리(Rapid Thermal Annealing：RTA) 공정을 이용하여 열처리하여 상변이 시킨다. 이어서, 변형층(70)의 일측 상부에 전기 전도성 및 반사성이 좋은 알루미늄(Al)이나 백금(Pt)을 스퍼터링한다. 그 결과, 0．1∼1．0㎛ 정도의 두께를 갖는 공통 전극인 상부 전극(75)이 형성된다.After the lower electrode 65 is formed, iso-cutting is performed to separate the lower electrode 65 for each pixel. Subsequently, a piezoelectric ceramic or a total distortion ceramic is laminated using a sol-gel method to form a strained layer 70 which is a piezoelectric layer. For example, BaTiO ₃ , PZT (Pb (Zr, Ti) O ₃ ), which is a piezoelectric ceramic, or PLZT ((Pb, La) (Zr, Ti) O ₃ ) is deposited, or PMN (Pb ( Mg, Nb) O ₃ ) is deposited. Preferably, the strained layer 70 is formed by laminating PZT to a thickness of about 0.01 to 1.0 mu m. Next, the strained layer 70 is subjected to heat treatment using a rapid thermal annealing (RTA) process to cause phase change. Subsequently, aluminum (Al) or platinum (Pt) having good electrical conductivity and reflectivity is sputtered on one side of the strained layer 70. As a result, an upper electrode 75 which is a common electrode having a thickness of about 0.01 to 1.0 mu m is formed.

도 4c를 참조하면, 상부 전극(75), 변형층(70), 하부 전극(65)을 소정의 화소 형상으로 순차적으로 패터닝한다. 즉, 상부 전극(75) 위에 식각될 재료에 대해서 내성을 갖는 포토 레지스트(photo resist) 보호층(도시되지 않음)을 형성한 후, 상기 상부 전극(75)을 패터닝한다. 이 때, 상부 전극(75)의 일측 상부에는 상부 전극(75)을 균일하게 동작시켜 광원으로부터 입사되는 광속의 난반사를 방지하는 스트라이프(90)가 형성되도록 상부 전극(75)을 패터닝한다. 이어서, 상기 상부 전극(75)과 변형층(70)의 상부에 재차 포토 레지스트 보호층(도시되지 않음)을 형성한 후, 상기 변형층(70)을 식각한다. 이와 같은 방식으로 하부 전극(65) 역시 소정의 화소 형상으로 순차적으로 패터닝한다.Referring to FIG. 4C, the upper electrode 75, the strain layer 70, and the lower electrode 65 are sequentially patterned into a predetermined pixel shape. That is, after forming a photo resist protective layer (not shown) resistant to the material to be etched on the upper electrode 75, the upper electrode 75 is patterned. At this time, the upper electrode 75 is patterned such that a stripe 90 is formed on the upper side of the upper electrode 75 to uniformly operate the upper electrode 75 to prevent diffuse reflection of the light beam incident from the light source. Subsequently, after forming a photoresist protective layer (not shown) on the upper electrode 75 and the strained layer 70, the strained layer 70 is etched. In this manner, the lower electrode 65 is also sequentially patterned into a predetermined pixel shape.

전술한 바와 같이 패터닝이 완료된 후에는, 포토리쏘그래피(photolithography) 공정을 이용하여 상기 변형층(70)의 일측으로부터 상기 변형층(70), 하부 전극(65), 멤브레인(60), 식각 방지층(45) 및 보호층(40)을 순차적으로 식각함으로서 비어 홀(80)을 형성한다. 식각이 종료되어 비어 홀(80)이 형성되면, 스퍼터링 공정을 이용하여 상기 비어 홀(80) 내부에 도전성 재료를 충전시킨다. 즉, 도전성이 좋은 텅스텐(W)이나 티타늄(Ti)을 금속 스퍼터링하여 비어 홀(80) 내부에 충전시킨다. 이와 같이, 도전성 재료를 비어 홀(80) 내에 충전시킴으로서 상기 드레인(35)과 하부 전극(65)을 전기적으로 연결하는 비어 컨택(85)이 형성된다.As described above, after the patterning is completed, the strained layer 70, the lower electrode 65, the membrane 60, and the etch stop layer (from one side of the strained layer 70 using a photolithography process) 45) and via layers 80 are sequentially etched to form via holes 80. When the etching is completed and the via hole 80 is formed, a conductive material is filled in the via hole 80 using a sputtering process. That is, the conductive tungsten (W) or titanium (Ti) is metal sputtered to fill the inside of the via hole 80. As such, the via contact 85 is formed to electrically connect the drain 35 and the lower electrode 65 by filling the conductive material in the via hole 80.

상기와 같이 비어 컨택(85)을 형성한 후에는, 장치를 보호하기 위해 포토레지스트 보호층(도시되지 않음)을 도포한 후, 멤브레인(60)을 소정의 화소 형상으로 패터닝하고, 이어서 상기 희생층(55)을 플루오르화 수소(HF) 증기를 이용하여 제거한다. 상기 포토 레지스트 보호층을 제거한 후, 남아 있는 식각 용액을 제거하기 위하여 헹굼(rinsing) 및 건조(drying) 처리를 수행한다. 이와 같이 희생층(55)이 제거되면 에어 갭(50)이 형성된다.After forming the via contact 85 as above, after applying a photoresist protective layer (not shown) to protect the device, the membrane 60 is patterned into a predetermined pixel shape, and then the sacrificial layer (55) is removed using hydrogen fluoride (HF) vapor. After removing the photoresist protective layer, rinsing and drying are performed to remove the remaining etching solution. As such, when the sacrificial layer 55 is removed, the air gap 50 is formed.

도 5를 참조하면, 상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 구리(Cu), 또는 금(Au) 등의 금속을 증착(evaporation), 또는 스퍼터링 방법을 이용하여 액티브 매트릭스(30)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부 전극(75)에 바이어스 전압을 인가하고 신호 전극인 하부 전극(65)에 화상 신호를 인가하기 위한 TCP(100a)(100b)(100c)(100d)(100e)(100f) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(30)를 자른다. 이 경우, 후속되는 공정을 대비하여 소정의 두께까지만 상기 액티브 매트릭스(30)를 잘라낸다.Referring to FIG. 5, after completing the M × N thin film type AMA devices as described above, a metal such as chromium (Cr), copper (Cu), or gold (Au) is evaporated or sputtered. Thereby depositing at the bottom of the active matrix 30 to form an ohmic contact (not shown). In addition, TCP (100a) (100b) (100c) (100d) (100e) for applying a bias voltage to a subsequent upper electrode (75) as a common electrode and applying an image signal to the lower electrode (65) as a signal electrode ( 100f) In preparation for bonding, the active matrix 30 is cut using a conventional photolithography method. In this case, the active matrix 30 is cut out only to a predetermined thickness in preparation for the subsequent process.

이어서, TCP(100a)(100b)(100c)(100d)(100e)(100f) 본딩에 대비하여 충분한 높이를 가지도록 AMA 패널(105)의 패드(110) 상부에 포토 레지스트층(도시되지 않음)을 형성한 후, 상기 포토 레지스트층 중 아래에 패드(110)가 형성되어 있는 부분을 패터닝하여 AMA 패널(105)의 패드(110)를 노출시킨다. 이 후에, 상기 포토 레지스트층을 제거한다.Subsequently, a photoresist layer (not shown) on top of the pad 110 of the AMA panel 105 to have a sufficient height in preparation for bonding to the TCP 100a, 100b, 100c, 100d, 100e, 100f. After forming the pattern, a portion of the photoresist layer in which the pad 110 is formed is patterned to expose the pad 110 of the AMA panel 105. After that, the photoresist layer is removed.

도 6a 및 도 6c를 참조하면, 6개의 부분으로 구성된 AMA 패널(105)의 패드(110)와 역시 6개로 구성된 TCP(100a)(100b)(100c)(100d)(100e)(100f)의 패드들을 각기 ACF(Anisotropic Conductive Film)(도시하지 않음)을 사용하여 연결한다.6A and 6C, the pad 110 of the six-part AMA panel 105 and the six pads of the TCP 100a, 100b, 100c, 100d, 100e and 100e are also six. They are each connected using an anisotropic conductive film (ACF) (not shown).

상기 6개의 TCP(100a)(100b)(100c)(100d)(100e)(100f)는 AMA 패널(105) 상부에 형성된 소자에 대하여 열(column) 방향으로 한 쪽에 제1 TCP(100a), 제2 TCP(100b)가 다른 쪽에 제3 TCP(100c) 및 제4 TCP(100d)가 연결된다. 또한, AMA 패널(105) 상부에 형성된 소자에 대하여 행(row) 방향으로 한 쪽에 제5 TCP(100e)가 다른 쪽에 제6 TCP(100f)가 연결된다. 이 경우, AMA 패널(105) 상에 형성된 소자에 대하여 한 쪽 열(column) 방향의 제1 TCP(100a) 및 제2 TCP(100b)를 먼저 본딩한 후, 액티브 매트릭스(30)를 180°회전시켜 다른 쪽 열 방향의 제3 TCP(100c) 및 제4 TCP(100d)를 연결한다. 다음에, AMA 패널(105) 상에 형성된 소자에 대하여 한 쪽 행(row) 방향의 제5 TCP(100e)를 연결한 후, 다른 쪽 행 방향의 제6 TCP(100f)를 마저 연결한다.The six TCPs (100a) (100b) (100c) (100d) (100e) (100f) are formed on the first TCP (100a), one side in a column direction with respect to the element formed on the AMA panel 105. 2 TCP 100b is connected to the 3rd TCP 100c and the 4th TCP 100d to the other side. In addition, the fifth TCP 100e is connected to one side and the sixth TCP 100f to the other side in a row direction with respect to the element formed on the AMA panel 105. In this case, the first TCP 100a and the second TCP 100b in one column direction are first bonded to the element formed on the AMA panel 105, and then the active matrix 30 is rotated 180 °. To connect the third TCP 100c and the fourth TCP 100d in the other column direction. Next, the fifth TCP 100e in one row direction is connected to the element formed on the AMA panel 105, and then the sixth TCP 100f in the other row direction is even connected.

도 7a 내지 도 7c를 참조하면, 상기와 같이 액티브 매트릭스(30)에 부착된 6개의 TCP(100a)(100b)(100c)(100d)(100e)(100f) 중 행 방향의 제5 TCP(100e)의 입력단(input) 및 제6 TCP(100f)의 입력단을 각각 백 바이어스(back bias) 부재(도시하지 않음)가 부착되어 있고 구동 회로(도시하지 않음)가 구비된 PCB(120)에 납땜(soldering), 또는 ACF(도시하지 않음)를 사용하여 연결한다. 이 때, PCB(120)는 액티브 매트릭스(30)의 뒷면에 상기 백 바이어스 부재를 통하여 연결된다. 다음에, 액티브 매트릭스(30)에 부착된 6개의 TCP(100a)(100b)(100c)(100d)(100e)(100f) 중 열 방향의 제1 TCP(100a), 제2 TCP(100b), 제3 TCP(100c), 그리고 제4 TCP(100d)의 일부를 각기 접어서 PCB(120)의 뒷면에 형성된 패드에 연결하여 박막형 광로 조절 장치 모듈의 제조를 완료한다. 따라서, 제1 TCP(100a)의 입력단, 제2 TCP(100b)의 입력단, 제3 TCP(100c)의 입력단, 그리고 제4 TCP(100d)의 입력단은 각각 PCB(120)의 패드와 연결된다.7A to 7C, the fifth TCP 100e in the row direction among the six TCPs 100a, 100b, 100c, 100d, 100e, and 100f attached to the active matrix 30 as described above. The input terminal of the sixth TCP 100f and the input terminal of the sixth TCP 100f are respectively soldered to a PCB 120 having a back bias member (not shown) and a driving circuit (not shown). soldering) or ACF (not shown) to connect. At this time, the PCB 120 is connected to the rear surface of the active matrix 30 through the back bias member. Next, among the six TCPs 100a, 100b, 100c, 100d, 100e, and 100f attached to the active matrix 30, the first TCP 100a, the second TCP 100b, A part of the third TCP 100c and the fourth TCP 100d is folded and connected to a pad formed on the rear surface of the PCB 120 to complete the manufacture of the thin film type optical path control device module. Accordingly, an input terminal of the first TCP 100a, an input terminal of the second TCP 100b, an input terminal of the third TCP 100c, and an input terminal of the fourth TCP 100d are respectively connected to the pad of the PCB 120.

상술한 박막형 광로 조절 장치 모듈에 있어서, 상부 전극(75)에는 PCB(120)로부터 PCB(120)의 백 바이어스 부재, TCP(100a)(100b)(100c)(100d)(100e) (100f)의 패드 및 AMA 패널(105)의 패드(110)를 통하여 바이어스 전압이 인가된다. 동시에 PCB(120)로부터 상기 TCP(100a)(100b)(100c)(100d)(100e)(100f)의 패드 및 AMA 패널(105)의 패드(110)를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(30)에 내장된 트랜지스터, 드레인(35) 및 비어 컨택(85)을 통하여 하부 전극(65)에 인가된다. 따라서, 상부 전극(75)과 하부 전극(65) 사이에 전계가 발생하며, 이 전계에 의하여 상부 전극(75)과 하부 전극(65) 사이의 변형층(70)이 변형을 일으킨다. 변형층(70)은 전계에 대하여 수직한 방향으로 수축하며, 따라서 액츄에이터(95)는 소정의 각도로 휘어진다.In the above-described thin film type optical path control device module, the upper electrode 75 includes the back bias members of the PCB 120, the TCP (100a) (100b) (100c) (100d) (100e) and (100f) of the PCB (120). A bias voltage is applied through the pads and the pads 110 of the AMA panel 105. At the same time, the image signals transmitted from the PCB 120 through the pads of the TCP (100a) (100b) (100c) (100d) (100e) (100f) and the pad (110) of the AMA panel (105) are the active matrix ( It is applied to the lower electrode 65 through the transistor, drain 35 and via contact 85 embedded in 30. Therefore, an electric field is generated between the upper electrode 75 and the lower electrode 65, and the deformation layer 70 between the upper electrode 75 and the lower electrode 65 causes deformation. The strained layer 70 contracts in a direction perpendicular to the electric field, so that the actuator 95 is bent at a predetermined angle.

광속을 반사하는 거울의 기능을 수행하는 상부 전극(75)은 액츄에이터(95)의 상부에 형성되어 있으므로 액츄에이터(95)와 함께 경사진다. 이에 따라서, 상부 전극(75)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The upper electrode 75 serving as a mirror reflecting the light beam is inclined together with the actuator 95 because it is formed on the actuator 95. Accordingly, the upper electrode 75 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

그러나 상기 선행 출원에 기재된 박막형 광로 조절 장치에 있어서, AMA 패널의 패드와 TCP를 연결할 때, TCP에 가해지는 응력이 TCP의 패드 및 AMA 패널의 패드에 전달되어 TCP의 패드 및 AMA 패널의 패드의 연결 부위에서 전기적 접촉 불량이 일어나거나 쇼트(short)가 발생하는 문제점이 있다. 또한, AMA 모듈이 공기 중에 노출되어 있어 소자가 먼지 또는 습기 등에 의하여 오염되어 그 수명이 단축되는 경우가 많았다.However, in the thin film type optical path adjusting device described in the above application, when connecting the pad of the AMA panel and the TCP, the stress applied to the TCP is transmitted to the pad of the TCP and the pad of the AMA panel so that the pad of the TCP and the pad of the AMA panel are connected. There is a problem that a poor electrical contact or a short (short) occurs in the site. In addition, since the AMA module is exposed to air, the device may be contaminated by dust or moisture, thereby shortening its lifespan.

따라서, 본 발명의 목적은 하부에 금속 전극(metal electrode)이 형성된 유리 기판을 사용하여 AMA의 패드와 TCP의 패드를 안정성 있고 용이하게 연결하며, AMA 소자를 안전하게 보호할 수 있는 박막형 광로 조절 장치 모듈 및 그 제조 방법을 제공함에 있다.Accordingly, an object of the present invention is to use a glass substrate having a metal electrode formed on the bottom thereof to stably and easily connect the pads of the AMA and the pads of the TCP, and to secure the AMA device. And to provide a method for producing the same.

도 1은 종래의 박막형 광로 조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional thin film type optical path adjusting device.

도 2는 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.2 is a plan view of a thin film type optical path adjusting device described in the applicant's prior application.

도 3은 도 2의 장치를 AA′선으로 자른 단면도이다.3 is a cross-sectional view taken along line A′A ′ of the apparatus of FIG. 2.

도 4a 내지 도 4c는 도 3에 도시한 장치의 제조 공정도이다.4A to 4C are manufacturing process diagrams of the apparatus shown in FIG. 3.

도 5는 도 2에 도시한 장치를 M×N(M, N은 정수)으로 배열한 평면도이다.FIG. 5 is a plan view of the apparatus shown in FIG. 2 arranged in M × N (M and N are integers).

도 6a 내지 도 6c는 도 5에 도시한 장치에 TCP를 연결하는 제조 공정도이다.6A to 6C are manufacturing process diagrams for connecting the TCP to the apparatus shown in FIG.

도 7a 내지 도7c는 도 6c에 도시한 장치에 PCB를 연결하는 제조 공정도이다.7A-7C are manufacturing process diagrams for connecting the PCB to the device shown in FIG. 6C.

도 8은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.8 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 9는 도 8에 도시한 장치를 BB′선으로 자른 단면도이다.FIG. 9 is a cross-sectional view taken along line B′B ′ of the apparatus shown in FIG. 8.

도 10a 내지 도 10c는 도 9에 도시한 장치의 제조 공정도이다.10A to 10C are manufacturing process diagrams of the apparatus shown in FIG. 9.

도 11은 도 8에 도시한 장치를 M×N으로 배열한 평면도이다.FIG. 11 is a plan view in which the apparatus shown in FIG. 8 is arranged in M × N. FIG.

도 12는 도 11에 도시한 장치에 TCP를 연결한 단면도이다.12 is a cross-sectional view of connecting the TCP to the apparatus shown in FIG.

도 13은 도 12에 도시한 장치의 평면도이다13 is a plan view of the apparatus shown in FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

200：액티브 매트릭스 205：드레인 패드200: active matrix 205: drain pad

210：보호층 215：식각 방지층210: protection layer 215: etching prevention layer

230：멤브레인 235：하부 전극230: membrane 235: lower electrode

240：변형층 245：상부 전극240: deformation layer 245: upper electrode

250：비어 홀 255：비어 컨택250: Free hall 255: Free contact

260：거울 270：액츄에이터260: Mirror 270: Actuator

280a, 280b, 280c, 280d, 280e, 280f：TCP280a, 280b, 280c, 280d, 280e, 280f: TCP

285：AMA 패널 290：AMA 패널의 패드285: AMA panel 290: Pad of AMA panel

295：유리 기판 300：금속 전극295: glass substrate 300: metal electrode

303a, 303b：일방향 전도성 수지303a, 303b: Unidirectional conductive resin

305：열경화성 수지305 ： Thermosetting resin

상기 본 발명의 목적을 달성하기 위하여 본 발명은 액티브 매트릭스, 상기 액티브 매트릭스의 상부에 형성된 액츄에이터, 액티브 매트릭스 상부의 복수 개의 패널 패드에 대응하는 복수 개의 TCP, 그리고 상기 복수 개의 패널 패드와 상기 복수 개의 TCP를 연결하는 유리 기판을 포함하는 박막형 광로 조절 장치 모듈을 제공한다.In order to achieve the object of the present invention, the present invention provides an active matrix, an actuator formed on the active matrix, a plurality of TCPs corresponding to a plurality of panel pads on the active matrix, and the plurality of panel pads and the plurality of TCPs. It provides a thin film type optical path control device module comprising a glass substrate for connecting.

상기 액티브 매트릭스는, M×N개의 트랜지스터, 가장자리에 형성된 복수 개의 패널 패드 및 상부에 형성된 드레인 패드를 포함한다. 상기 액츄에이터는, 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 제1 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 형성된 멤브레인, 상기 멤브레인의 상부에 형성된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층 및 상기 변형층의 상부에 형성된 상부 전극을 포함한다.The active matrix includes M × N transistors, a plurality of panel pads formed at edges, and a drain pad formed thereon. The actuator may include a membrane formed on one side of the active matrix, the other side of which is parallel to the active matrix via a first air gap, a lower electrode formed on the membrane, a strained layer formed on the lower electrode, and It includes an upper electrode formed on the deformation layer.

또한 상기 목적을 달성하기 위하여 본 발명은, M×N개의 트랜지스터가 내장되고 가장자리에 복수 개의 패널 패드가 형성되고, 상부에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; ⅰ) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 멤브레인을 형성하는 단계, ⅱ) 상기 멤브레인의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계 및 ⅳ) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 각기 포함하는 액츄에이터를 형성하는 단계; 상기 상부 전극 및 상기 하부 전극에 전압을 인가하기 위하여 상기 액티브 매트릭스 상부의 상기 복수 개의 패널 패드를 노출시키는 단계; 그리고 상기 액티브 매트릭스 상부의 상기 복수 개의 패널 패드에 하부에 금속 전극이 형성된 유리 기판을 사용하여 복수 개의 TCP를 연결하는 단계를 포함하는 박막형 광로 조절 장치 모듈의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method comprising: providing an active matrix having M × N transistors embedded therein, a plurality of panel pads formed at an edge thereof, and a drain pad formed thereon; Iii) forming a membrane in contact with an upper portion of the active matrix and the other side parallel to the active matrix via an air gap, ii) forming a lower electrode on the upper portion of the membrane, iii) the lower electrode Forming an actuator on top of the strained layer and iii) forming an upper electrode on top of the strained layer; Exposing the plurality of panel pads over the active matrix to apply voltage to the upper electrode and the lower electrode; And connecting a plurality of TCPs by using a glass substrate having a metal electrode formed on a lower portion of the plurality of panel pads on the active matrix.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부 전극에는 PCB로부터 TCP의 패드, 유리 기판의 금속 전극 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 PCB로부터 상기 TCP의 패드, 유리 기판의 금속 전극 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통하여 하부 전극에 인가된다. 따라서, 상부 전극과 하부 전극 사이에 전계가 발생하며, 이 전계에 의하여 상부 전극과 하부 전극 사이의 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 따라서 변형층을 포함하는 액츄에이터는 소정의 각도로 휘어진다.In the above-described thin film type optical path control device according to the present invention, a bias voltage is applied to the upper electrode through a pad of TCP, a metal electrode of a glass substrate, and a pad of an AMA panel from a PCB. At the same time, the image signal transmitted from the PCB through the pad of the TCP, the metal electrode of the glass substrate and the pad of the AMA panel is applied to the lower electrode through the transistor, drain pad and via contact embedded in the active matrix. Therefore, an electric field is generated between the upper electrode and the lower electrode, and the strained layer between the upper electrode and the lower electrode causes deformation by this electric field. The strained layer contracts in a direction perpendicular to the electric field, so the actuator including the strained layer is bent at a predetermined angle.

광원으로부터 입사되는 광속을 반사하는 거울은 지지부를 통하여 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 거울은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The mirror reflecting the light beam incident from the light source is inclined together with the actuator because it is formed on the actuator through the support. Accordingly, the mirror reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

그러므로, 상기 장치 및 그 제조 방법에 있어서, 하부에 금속 전극이 형성된 유리 기판을 사용하여 AMA의 패드와 TCP의 패드를 안정성 있고 용이하게 연결하며, 상기 유리 기판과 액티브 매트릭스 사이의 공간을 질소 가스를 채우거나 진공 상태를 유지함으로써 액티브 매트릭스 상에 형성된 소자를 안전하게 보호할 수 있다.Therefore, in the above apparatus and its manufacturing method, a glass substrate having a metal electrode formed on the bottom thereof is used to stably and easily connect the pad of the AMA and the pad of TCP, and the space between the glass substrate and the active matrix is separated from the nitrogen gas. By filling or maintaining a vacuum, the devices formed on the active matrix can be safely protected.

이하 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치 모듈 및 그 제조 방법을 상세하게 설명한다.Hereinafter, a thin film type optical path control device module and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 8은 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 9는 도 8에 도시한 장치를 BB′선으로 자른 단면도를 도시한 것이며, 도 10a 내지 도 10c는 도 9에 도시한 장치의 제조 공정도를 도시한 것이며, 도 11은 도 8에 도시한 장치를 M×N(M, N은 정수)으로 배열한 평면도를 도시한 것이며, 도 12는 도 11에 도시한 장치에 TCP를 연결한 단면도이며, 도 13은 도 12에 도시한 장치의 평면도이다. 도 10a 내지 도 13에 있어서 도 9와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.FIG. 8 is a plan view showing a thin film type optical path adjusting device according to an embodiment of the present invention. FIG. 9 is a cross-sectional view taken along line BB ′ of the device shown in FIG. 8, and FIGS. 10A to 10C are diagrams. 9 shows a manufacturing process diagram of the apparatus shown in FIG. 9, FIG. 11 shows a plan view of the apparatus shown in FIG. 8 arranged in M × N (M, N is an integer), and FIG. 12 is shown in FIG. It is sectional drawing which connected TCP to the apparatus, and FIG. 13 is a top view of the apparatus shown in FIG. In FIGS. 10A to 13, the same reference numerals are used for the same members as those of FIG. 9.

도 8 및 도 9를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(200)와 액티브 매트릭스(200)의 상부에 형성된 액츄에이터(270)를 포함한다.8 and 9, the thin film type optical path adjusting apparatus according to the present invention includes an active matrix 200 and an actuator 270 formed on the active matrix 200.

M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장된 상기 액티브 매트릭스(200)는 액티브 매트릭스(200)의 일측 상부에 형성된 드레인 패드(drain pad)(205), 액티브 매트릭스(200) 및 드레인 패드(205)의 상부에 형성된 보호층(passivation layer)(210), 그리고 보호층(210)의 상부에 형성된 식각 방지층(etch stop layer)(215)을 포함한다.The active matrix 200 including M × N (M and N are integers) MOS transistors (not shown) includes a drain pad 205 and an active matrix formed on one side of the active matrix 200. A passivation layer 210 formed on the upper portion of the 200 and the drain pad 205, and an etch stop layer 215 formed on the passivation layer 210.

상기 액츄에이터는(270) 상기 식각 방지층(215) 중 하부에 드레인 패드(205)가 형성된 부분에 일측이 접촉되며 타측이 제1 에어 갭(air gap)(220)을 개재하여 상기 식각 방지층(215)과 평행하도록 적층된 멤브레인(membrane)(230), 멤브레인(230)의 상부에 적층된 하부 전극(bottom electrode)(235), 하부 전극(235)의 상부에 적층된 변형층(active layer)(240), 변형층(240)의 상부에 적층된 상부 전극(top electrode)(245), 상기 변형층(240)의 타측으로부터 변형층(240), 하부 전극(235), 멤브레인(230), 식각 방지층(215) 및 보호층(210)을 통하여 상기 드레인 패드(205)까지 수직하게 형성된 비어 홀(via hole)(250), 그리고 비어 홀(250) 내부에 상기 하부 전극(235)과 드레인 패드(205)가 연결되도록 형성된 비어 컨택(via contact)(255)을 포함한다.The actuator 270 contacts one side to a portion of the etch stop layer 215 in which the drain pad 205 is formed, and the other side passes through the first air gap 220 to prevent the etch stop layer 215. A membrane 230 stacked in parallel with the membrane, a bottom electrode 235 stacked on the membrane 230, and an active layer 240 stacked on the bottom electrode 235. ), A top electrode 245 stacked on the strain layer 240, a strain layer 240, a lower electrode 235, a membrane 230, and an etch stop layer from the other side of the strain layer 240. Via holes 250 formed perpendicularly to the drain pad 205 through the 215 and the protective layer 210, and the lower electrode 235 and the drain pad 205 inside the via holes 250. ) Includes a via contact 255 formed to be connected.

또한, 도 8을 참조하면, 상기 멤브레인(230)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 가진다. 상기 멤브레인(230)의 타측은 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 계단형으로 좁아지는 돌출부를 갖는다. 따라서, 상기 멤브레인(230)의 돌출부는 인접한 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(230)의 오목한 부분에 인접한 멤브레인의 돌출부가 끼워져서 형성된다. 그리고, 상기 상부 전극(245)의 상부에는 상부 전극(245)의 일측 상부에 일측이 지지부를 통하여 접촉되며, 타측이 제2 에어 갭(275)을 개재하여 상부 전극(245)과 평행하게 형성된 거울(260)을 포함한다.In addition, referring to FIG. 8, one side of the membrane 230 has a rectangular concave portion at the center thereof, and the rectangular concave portion has a shape that is stepped wider toward both edges. The other side of the membrane 230 has a protrusion that narrows stepwise to correspond to the stepped concave portion of the membrane of the adjacent actuator. Thus, the protrusion of the membrane 230 is formed by fitting into the concave portion of the adjacent membrane, and the protrusion of the membrane adjacent to the concave portion of the membrane 230 is formed. In addition, one side of the upper electrode 245 is in contact with an upper portion of the upper electrode 245 through the support, and the other side of the mirror formed in parallel with the upper electrode 245 via the second air gap 275 260.

도 10a를 참조하면, 먼저, 집적도를 높일 수 있는 특징을 가지며 반도체 기억 소자로서 대규모 집적 회로에 널리 쓰이는 M×N(M, N은 정수)개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있고, 일측 상부에 드레인 패드(205)가 형성된 액티브 매트릭스(200)를 제공한다. 상기 액티브 매트릭스(200)는 실리콘(Si)과 같은 반도체, 또는 유리나 알루미나(alumina)(Al₂O₃) 등의 절연 물질로 이루어진다. 상기 액티브 매트릭스(200) 및 드레인 패드(205)의 상부에는 보호층(210)이 적층된다. 보호층(210)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 약 0．1∼ 1．0㎛ 정도의 두께를 갖도록 형성된다. 상기 보호층(210)은 후속하는 공정 동안 액티브 매트릭스(200)가 손상되는 것을 방지한다.Referring to FIG. 10A, first, an MxN (M, N is an integer) MOS transistor (not shown), which has a feature of increasing the degree of integration and is widely used as a semiconductor memory device, is widely used. An active matrix 200 having a drain pad 205 formed thereon is provided. The active matrix 200 is made of a semiconductor such as silicon (Si), or an insulating material such as glass or alumina (Al ₂ O ₃ ). A protective layer 210 is stacked on the active matrix 200 and the drain pad 205. The protective layer 210 is formed to have a thickness of about 0.1 to 1.0 μm of the silicate glass (PSG) using a chemical vapor deposition (CVD) method. The protective layer 210 prevents the active matrix 200 from being damaged during subsequent processing.

상기 보호층(210)의 상부에는 질화물로 이루어진 식각 방지층(215)이 1000∼2000Å 정도의 두께를 갖고 적층된다. 상기 식각 방지층(215)은 저압의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하는 저압 화학 기상 증착(LPCVD)을 이용하여 형성한다. 상기 식각 방지층(215)은 후속하는 식각 공정 동안 상기 액티브 매트릭스(200) 및 보호층(210)이 식각되어 손상을 입는 것을 방지한다.An etch stop layer 215 made of nitride is stacked on the passivation layer 210 with a thickness of about 1000 to 2000 microns. The etch stop layer 215 is formed using low pressure chemical vapor deposition (LPCVD) using a chemical reaction by thermal energy in a low pressure reaction vessel. The etch stop layer 215 prevents the active matrix 200 and the protective layer 210 from being etched and damaged during the subsequent etching process.

상기 식각 방지층(215)의 상부에는 제1 희생층(sacrificial layer)(225)형성된다. 제1 희생층(225)은 높은 인(P) 농도를 갖는 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 공정을 이용하여 0．5∼2．0㎛ 정도의 두께로 형성된다. 즉, 대기압 하의 반응 용기 내에서 열 에너지에 의한 화학 반응을 이용하여 제1 희생층(225)을 형성한다. 이 경우, 상기 제1 희생층(225)은 트랜지스터들이 내장된 액티브 매트릭스(200)의 표면을 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(SOG)를 사용하거나 CMP 공정을 이용하여 제1 희생층(225)의 표면을 평탄화시킨다. 이어서, 제1 희생층(225) 중 아래에 드레인 패드(205)가 형성된 부분을 패터닝함으로써, 상기 식각 방지층(215)의 일부를 노출시켜 액츄에이터(270)의 지지부가 형성될 위치를 만든다.A first sacrificial layer 225 is formed on the etch stop layer 215. The first sacrificial layer 225 is formed of phosphorus silicate glass (PSG) having a high phosphorus (P) concentration to a thickness of about 0.5 to about 2.0 μm using an atmospheric chemical vapor deposition (APCVD) process. That is, the first sacrificial layer 225 is formed using a chemical reaction by thermal energy in the reaction vessel under atmospheric pressure. In this case, since the first sacrificial layer 225 covers the surface of the active matrix 200 in which the transistors are embedded, the flatness of the surface is very poor. Accordingly, the surface of the first sacrificial layer 225 is planarized by using spin on glass (SOG) or using a CMP process. Subsequently, by patterning a portion of the first sacrificial layer 225 in which the drain pad 205 is formed, a portion of the etch stop layer 215 is exposed to form a position at which the support of the actuator 270 is to be formed.

상기 제1 희생층(225)의 상부 및 노출된 식각 방지층(215)의 상부에 멤브레인(230)을 적층한다. 멤브레인(230)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께로 형성한다. 이때, 저압의 반응 용기 내에서 반응성 가스의 비를 시간별로 변화시키면서 멤브레인(230)을 형성함으로써 멤브레인(230) 내부의 스트레스(stress)를 조절한다. 상기 멤브레인(230)의 상부에는 백금, 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법을 이용하여 0．1∼ 1．0㎛ 정도의 두께를 갖는 신호 전극인 하부 전극(235)을 형성한다. 상기와 같이 하부 전극(235)을 형성한 후, 하부 전극(235)을 각각의 화소(pixel) 별로 분리하기 위하여 Iso-Cutting을 한다. 하부 전극(235)에는 화상 신호가 액티브 매트릭스(200)에 내장된 트랜지스터로부터 드레인 패드(205) 및 비어 컨택(255)을 통하여 인가된다.The membrane 230 is stacked on the first sacrificial layer 225 and on the exposed etch stop layer 215. The membrane 230 is formed of a nitride having a thickness of about 0.1 to 1.0 mu m, preferably about 0.4 mu m using low pressure chemical vapor deposition (LPCVD). At this time, the stress inside the membrane 230 is controlled by forming the membrane 230 while changing the ratio of the reactive gas by time in the reaction vessel of low pressure. A lower electrode 235, which is a signal electrode having a thickness of about 0.01 to 1.0 mu m, is formed on the membrane 230 by sputtering a metal such as platinum or platinum-tantalum. After forming the lower electrode 235 as described above, iso-cutting is performed to separate the lower electrode 235 for each pixel. An image signal is applied to the lower electrode 235 through the drain pad 205 and the via contact 255 from a transistor embedded in the active matrix 200.

상기 하부 전극(235)의 상부에는 변형층(240)이 적층된다. 변형층(240)은 PZT(Pb(Zr,Ti)O_3,) 또는 PLZT((Pb,La)(Zr,Ti)O₃) 등의 압전 물질을 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께로 형성된다. 또한, 상기 변형층(240)은 전왜 물질인 PMN(Pb(Mg,Nb)O₃)을 사용하여 형성할 수 있다. 이어서, 상기 변형층(240)을 급속 열처리(RTA) 방법을 이용하여 열처리하여 상변이 시킨다. 변형층(240)은 하부 전극(235)과 상부 전극(245) 사이에 발생하는 전계에 의하여 변형을 일으킨다.The strained layer 240 is stacked on the lower electrode 235. The strained layer 240 may be a sol-gel method, sputtering method, or chemical vapor deposition of piezoelectric materials such as PZT (Pb (Zr, Ti) O _3, ) or PLZT ((Pb, La) (Zr, Ti) O ₃ ). It is formed to a thickness of about 0.01 to 1.0 탆 using the (CVD) method. In addition, the strained layer 240 may be formed using PMN (Pb (Mg, Nb) O ₃ ), which is a precursor material. Subsequently, the strained layer 240 is subjected to heat treatment using a rapid heat treatment (RTA) method to cause phase change. The deformation layer 240 is deformed by an electric field generated between the lower electrode 235 and the upper electrode 245.

상기 변형층(240)의 상부에는 상부 전극(245)이 적층된다. 공통 전극인 상부 전극(245)은 알루미늄, 백금, 백금-탄탈륨, 또는 은 등의 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성된다. 상부 전극(245)에는 공통 전극선(도시되지 않음)을 통하여 바이어스 전압이 인가된다.An upper electrode 245 is stacked on the strained layer 240. The upper electrode 245, which is a common electrode, is formed to have a thickness of about 0.01 to 1.0 mu m by sputtering a metal such as aluminum, platinum, platinum-tantalum, or silver. The bias voltage is applied to the upper electrode 245 through a common electrode line (not shown).

도 10b를 참조하면, 상부 전극(245), 변형층(240) 및 하부 전극(235)을 소정의 화소 형상으로 순차적으로 패터닝한다. 즉, 상부 전극(245)의 상부에 포토 레지스트(photo resist)층(도시되지 않음)을 형성한 후, 상기 상부 전극(245)을 패터닝한다. 이어서, 상기 상부 전극(245)과 변형층(240)의 상부에 재차 포토 레지스트층(도시되지 않음)을 형성한 후, 상기 변형층(240)을 패터닝한다. 상기와 같은 방법으로 하부 전극(235) 역시 소정의 화소 형상으로 순차적으로 패터닝한다.Referring to FIG. 10B, the upper electrode 245, the deformation layer 240, and the lower electrode 235 are sequentially patterned into a predetermined pixel shape. That is, after forming a photo resist layer (not shown) on the upper electrode 245, the upper electrode 245 is patterned. Subsequently, a photoresist layer (not shown) is again formed on the upper electrode 245 and the strained layer 240, and then the strained layer 240 is patterned. In the same manner as above, the lower electrode 235 is also sequentially patterned into a predetermined pixel shape.

전술한 바와 같이 패터닝이 완료된 후, 상기 변형층(240)의 일측으로부터 상기 변형층(240), 하부 전극(235), 멤브레인(230), 식각 방지층(215) 및 보호층(210)을 순차적으로 식각하여 비어 홀(250)을 형성한다. 상기 비어 홀(250) 내부에 텅스텐(W), 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 비어 컨택(255)을 형성한다. 상기 비어 컨택(255)은 하부 전극(235)으로부터 드레인 패드(205)까지 형성되어 드레인 패드(205)와 하부 전극(235)을 전기적으로 연결한다. 따라서, 화상 신호는 액티브 매트릭스(200)에 내장된 트랜지스터로부터 드레인 패드(205)와 비어 컨택(255)을 통하여 하부 전극(235)에 인가된다.As described above, after the patterning is completed, the strained layer 240, the lower electrode 235, the membrane 230, the etch stop layer 215, and the protective layer 210 are sequentially formed from one side of the strained layer 240. Etching is performed to form the via hole 250. A via contact 255 is formed in the via hole 250 by sputtering a metal such as tungsten (W) or titanium (Ti). The via contact 255 is formed from the lower electrode 235 to the drain pad 205 to electrically connect the drain pad 205 and the lower electrode 235. Therefore, the image signal is applied to the lower electrode 235 through the drain pad 205 and the via contact 255 from the transistor embedded in the active matrix 200.

상기와 같이 비어 컨택(255)을 형성한 후, 멤브레인(230)을 소정의 화소 형상으로 패터닝하고, 이어서 제1 희생층(225)을 플루오르화 수소(HF) 증기를 사용하여 제거한다. 이와 같이 제1 희생층(225)이 제거되면 제1 에어 갭(230)이 형성된다. 계속하여, 상기 결과물 전면에 유동성이 우수한 폴리머 등을 스핀 코팅하여 제2 희생층(265)을 상부 전극(245)을 덮도록 소정의 높이까지 형성한다. 그리고, 상기 제2 희생층(265)을 패터닝하여 상부 전극(245)의 일측 상부를 노출시킨다.After the via contact 255 is formed as described above, the membrane 230 is patterned into a predetermined pixel shape, and then the first sacrificial layer 225 is removed using hydrogen fluoride (HF) vapor. As such, when the first sacrificial layer 225 is removed, the first air gap 230 is formed. Subsequently, the second sacrificial layer 265 is formed to a predetermined height so as to cover the upper electrode 245 by spin coating a polymer having excellent fluidity on the entire surface of the resultant. The second sacrificial layer 265 is patterned to expose an upper portion of one side of the upper electrode 245.

도 10c를 참조하면, 상기 제2 희생층(265)의 상부 및 노출된 상부 전극(245)의 상부에 백금, 알루미늄, 또는 은 등의 금속을 스퍼터링 한 후, 패터닝하여 거울(260)과 지지부를 동시에 형성한다. 따라서, 거울(260)은 일측이 지지부를 통하여 상부 전극(245) 접촉되며, 타측이 상부 전극(245)과 평행하게 형성된다. 상기 거울(260)은 0．1∼1．0㎛ 정도의 두께를 가지며, 광원으로부터 입사되는 광속을 반사한다.Referring to FIG. 10C, after sputtering a metal such as platinum, aluminum, or silver on the upper portion of the second sacrificial layer 265 and the exposed upper electrode 245, the mirror 260 and the support part are patterned. At the same time. Accordingly, one side of the mirror 260 is in contact with the upper electrode 245 through the support, and the other side is formed in parallel with the upper electrode 245. The mirror 260 has a thickness of about 0.01 to 1.0 μm and reflects the light beam incident from the light source.

도 11을 참조하면, 상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 구리(Cu), 또는 금(Au) 등의 금속을 증착(evaporation), 또는 스퍼터링 방법을 이용하여 액티브 매트릭스(200)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시되지 않음)을 형성한다. 이어서, 상부 전극(245)에 바이어스 전압을 인가하고 하부 전극(235)에 화상 신호를 인가하기 위하여 AMA 패널(285)의 패드(290)를 노출시킨 후, 상부에 화소들이 형성된 액티브 매트릭스(200)를 사각형의 형상으로 자른다.Referring to FIG. 11, after completing the M × N thin film type AMA devices as described above, a metal such as chromium (Cr), copper (Cu), or gold (Au) is evaporated or sputtered. Thereby depositing at the bottom of the active matrix 200 to form an ohmic contact (not shown). Subsequently, in order to apply a bias voltage to the upper electrode 245 and expose the pad 290 of the AMA panel 285 to apply an image signal to the lower electrode 235, the active matrix 200 having pixels formed thereon. Cut into square shapes.

도 12를 참조하면, AMA 패널(285)의 패드(290)와 동일한 간격 및 크기를 가지지만 보다 길이가 긴 금속 전극(300)이 하부에 형성된 유리 기판(295)과 액티브 매트릭스(200)를 일방향 전도성 수지(Anisotropic Conductive Film：ACF)(303a)를 사용하여 연결한다. 상기 금속 전극(300)은 전기 전도성이 우수한 텅스텐, 알루미늄, 또는 은 둥의 금속을 사용하여 형성하며, 액티브 매트릭스(200)와 유리판(295) 사이의 충분한 공간을 확보하기 위하여 20∼30㎛ 정도의 두께를 가진다. 이 경우, 상기 금속 전극(300)이 AMA 패널(285)의 패드(290) 보다 긴 길이를 가지므로 AMA 패널(285)의 패드(290)는 금속 전극(300)의 일측에 부착된다.Referring to FIG. 12, the glass substrate 295 and the active matrix 200 having the same spacing and size as the pad 290 of the AMA panel 285 but having a longer length of the metal electrode 300 are formed in one direction. The connection is made using an anisotropic conductive film (ACF) 303a. The metal electrode 300 is formed using a metal having excellent electrical conductivity of tungsten, aluminum, or silver, and has a thickness of about 20 to 30 μm in order to secure sufficient space between the active matrix 200 and the glass plate 295. Has a thickness. In this case, since the metal electrode 300 has a longer length than the pad 290 of the AMA panel 285, the pad 290 of the AMA panel 285 is attached to one side of the metal electrode 300.

이어서, 상부에 유리 기판(295)이 부착된 액티브 매트릭스(200)를 뒤집어 상기 금속 전극(300)의 타측과 TCP(280a)(280b)의 패드들을 역시 일방향 전도성 수지(303b)를 사용하여 연결한다. 따라서, AMA 패널(285)의 패드(290), 유리 기판(295)의 금속 전극(300), 그리고 TCP(280a)(280b)의 패드들은 서로 전기적으로 연결된다. 이와 같은 방법으로 6개의 부분으로 구성된 AMA 패널(285)의 패드(290) 중 나머지 4개와 6개의 TCP(280a)(280b)(280c)(280d)(280e)(280f)의 패드 중 나머지 4개의 패드들을 각기 일방향 전도성 수지를 사용하여 연결한다. 그리고, 상기 유리 기판(295)과 액티브 매트릭스(200) 사이를 열 경화성 수지(305)를 사용하여 진공 또는 질소(N2) 분위기에서 봉인(sealing)한다. 상기 열 경화성 수지(305)로는 페놀 수지, 에폭시 수지, 알키드 수지, 또는 불포화 폴리 에스테르 수지 등을 사용하며, 바람직하게는, 에폭시 수지를 사용하여 유리 기판(295)과 액티브 매트릭스(200)를 연결한다.Subsequently, the active matrix 200 having the glass substrate 295 attached thereto is inverted to connect the other side of the metal electrode 300 and the pads of the TCP 280a and 280b using the one-way conductive resin 303b. . Accordingly, the pads 290 of the AMA panel 285, the metal electrodes 300 of the glass substrate 295, and the pads of the TCPs 280a and 280b are electrically connected to each other. In this way, the remaining four of the pads 290 of the six-part AMA panel 285 and the remaining four of the six TCP 280a, 280b, 280c, 280d, 280e and 280f pads. The pads are each connected using unidirectional conductive resin. The glass substrate 295 and the active matrix 200 are sealed using a thermosetting resin 305 in a vacuum or nitrogen (N 2) atmosphere. As the thermosetting resin 305, a phenol resin, an epoxy resin, an alkyd resin, an unsaturated polyester resin, or the like is used. Preferably, the glass substrate 295 is connected to the active matrix 200 using an epoxy resin. .

도 13을 참조하면, 상기 6개의 TCP(280a)(280b)(280c)(280d)(280e)(280f)의 패드들과 유리 기판(295)의 금속 전극(300)을 연결할 시, AMA 패널(285) 상부에 형성된 소자에 대하여 열(column) 방향으로 한 쪽에 제1 TCP(280a), 제2 TCP(280b)가 다른 쪽에 제3 TCP(280c) 및 제4 TCP(280d)가 유리 기판(295)의 금속 전극(300)과 연결된다. 또한, AMA 패널(285) 상부에 형성된 소자에 대하여 행(row) 방향으로 한 쪽에 제5 TCP(280e)가 다른 쪽에 제6 TCP(280f)가 유리 기판(295)의 금속 전극(300)과 연결된다. 이 경우, AMA 패널(285) 상에 형성된 소자에 대하여 한 쪽 열(column) 방향의 제1 TCP(280a) 및 제2 TCP(280b)를 먼저 유리 기판(295)의 금속 전극(300)과 연결한 후, 액티브 매트릭스(200)를 180°회전시켜 다른 쪽 열 방향의 제3 TCP(280c) 및 제4 TCP(280d)를 유리 기판(295)의 금속 전극(300)과 연결한다.Referring to FIG. 13, when the pads of the six TCPs 280a, 280b, 280c, 280d, 280e, and 280f are connected to the metal electrode 300 of the glass substrate 295, an AMA panel ( 285 The first TCP 280a on one side and the second TCP 280b on the other side and the third TCP 280c and the fourth TCP 280d on the other side in the column direction with respect to the element formed on the upper portion of the glass substrate 295. ) Is connected to the metal electrode 300. In addition, a fifth TCP 280e on one side and a sixth TCP 280f on the other side of the device formed on the AMA panel 285 are connected to the metal electrode 300 of the glass substrate 295. do. In this case, the first TCP 280a and the second TCP 280b in one column direction of the device formed on the AMA panel 285 are first connected with the metal electrode 300 of the glass substrate 295. Thereafter, the active matrix 200 is rotated 180 ° to connect the third TCP 280c and the fourth TCP 280d in the other column direction with the metal electrode 300 of the glass substrate 295.

다음에, AMA 패널(285) 상에 형성된 소자에 대하여 한 쪽 행(row) 방향의 제5 TCP(280e)를 유리 기판(295)의 금속 전극(300)과 연결한 후, 다른 쪽 행 방향의 제6 TCP(280f)를 마저 유리 기판(295)의 금속 전극(300)과 연결한다. 그리고, 상기 6개의 TCP(280a)(280b)(280c)(280d)(280e)(280f)를 액티브 매트릭스(200)의 후단으로 접어서 연결을 완료한다. 그리고 액티브 매트릭스(200)의 후단에 PCB(도시되지 않음)를 상기 TCP(280a)(280b)(280c)(280d)(280e)(280f)와 연결하여 박막형 광로 조절 정치 모듈의 제조를 완료한다.Next, for the element formed on the AMA panel 285, the fifth TCP 280e in one row direction is connected with the metal electrode 300 of the glass substrate 295, and then in the other row direction. The sixth TCP 280f is even connected to the metal electrode 300 of the glass substrate 295. The six TCPs 280a, 280b, 280c, 280d, 280e, and 280f are folded to the rear end of the active matrix 200 to complete the connection. A PCB (not shown) is connected to the TCP 280a, 280b, 280c, 280d, 280e, and 280f at the rear end of the active matrix 200 to complete the manufacture of the thin film type optical path control module.

상기와 같이, 하부에 금속 전극(300)이 형성된 유리 기판(235)을 사용하여 박막형 광로 조절 장치 모듈을 제조할 경우, 액티브 매트릭스(200) 상의 패드(290)와 TCP(280a)(280b)(280c)(280d)(280e)(280f)의 패드를 종래에 비하여 안정성 있게 연결할 수 있으며, 액티브 매트릭스(200) 상에 형성된 소자들을 먼지, 또는 대기 중의 수분으로부터 보호할 수 있다.As described above, when the thin film type optical path control device module is manufactured using the glass substrate 235 having the metal electrode 300 formed thereon, the pads 290 and TCP 280a and 280b (on the active matrix 200) Pads of the 280c, 280d, 280e and 280f can be connected more stably than in the prior art, and the elements formed on the active matrix 200 can be protected from dust or moisture in the air.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 상부 전극(245)에는 PCB로부터 TCP(280a)(280b)(280c)(280d)(280e)(280f)의 패드, 유리 기판(295)의 금속 전극(300) 및 AMA 패널(285)의 패드(290)를 통하여 바이어스 전압이 인가된다. 동시에 PCB로부터 상기 TCP(280a)(280b)(280c)(280d)(280e)(280f)의 패드, 유리 기판(295)의 금속 전극(300) 및 AMA 패널(285)의 패드(290)를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(200)에 내장된 트랜지스터, 드레인 패드(205) 및 비어 컨택(255)을 통하여 하부 전극(235)에 인가된다. 따라서, 상부 전극(245)과 하부 전극(235) 사이에 전계가 발생하며, 이 전계에 의하여 상부 전극(245)과 하부 전극(235) 사이의 변형층(240)이 변형을 일으킨다. 변형층(240)은 전계에 대하여 수직한 방향으로 수축하며, 따라서 변형층(240)을 포함하는 액츄에이터(270)는 소정의 각도로 휘어진다.In the above-described thin film type optical path control device according to the present invention, the upper electrode 245 has a pad of TCP 280a, 280b, 280c, 280d, 280e, 280f and a metal of the glass substrate 295 from the PCB. A bias voltage is applied through the pad 300 of the electrode 300 and the AMA panel 285. At the same time from the PCB through the pads of the TCP 280a, 280b, 280c, 280d, 280e and 280f, the metal electrode 300 of the glass substrate 295 and the pad 290 of the AMA panel 285. The transferred image signal is applied to the lower electrode 235 through the transistor, the drain pad 205, and the via contact 255 embedded in the active matrix 200. Accordingly, an electric field is generated between the upper electrode 245 and the lower electrode 235, and the deformation layer 240 between the upper electrode 245 and the lower electrode 235 causes deformation. The strained layer 240 contracts in a direction perpendicular to the electric field, and thus the actuator 270 including the strained layer 240 is bent at a predetermined angle.

광원으로부터 입사되는 광속을 반사하는 거울(260)은 지지부를 통하여 액츄에이터(270)의 상부에 형성되어 있으므로 액츄에이터(270)와 함께 경사진다. 이에 따라서, 거울(260)은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The mirror 260 reflecting the light beam incident from the light source is inclined together with the actuator 270 because it is formed on the actuator 270 through the support. Accordingly, the mirror 260 reflects the incident light flux at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

그러므로, 본 발명에 따른 박막형 광로 조절 장치 모듈 및 그 제조 방법에 있어서, 하부에 금속 전극이 형성된 유리 기판을 사용하여 AMA의 패드 및 TCP의 패드를 안정성 있고 용이하게 연결하며, 상기 유리 기판과 액티브 매트릭스 사이의 공간을 질소 가스를 채우거나 진공 상태를 유지함으로써 액티브 매트릭스 상에 형성된 소자를 안전하게 보호할 수 있다.Therefore, in the thin film type optical path control device module and the manufacturing method thereof according to the present invention, a pad of AMA and a pad of TCP are stably and easily connected using a glass substrate having a metal electrode formed thereon, and the glass substrate and the active matrix By filling the space between them with nitrogen gas or maintaining a vacuum, the devices formed on the active matrix can be safely protected.

이상, 본 발명을 바람직한 실시예에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의하여 제한되는 것이 아니라 당 분야에서 통상의 지식을 가진 자가 통상적인 범위 내에서 이를 변형하는 것이나 개량하는 것이 가능하다.As mentioned above, although the present invention has been described and illustrated in detail by the preferred embodiments, the present invention is not limited thereto, and it is possible for the person skilled in the art to modify or improve the present invention within the ordinary range.

Claims

An active matrix 200 having M × N (M, N is an integer) transistors formed therein and a plurality of panel pads 290 formed at an edge thereof and a drain pad 205 formed thereon;

On the top of the active matrix 200, (i) the membrane 230 is formed in parallel with the active matrix 200, one side is in contact with the top of the active matrix 200, the other side via the first air gap 220 ), Ii) a lower electrode 235 formed on the membrane 230, iii) a strained layer 240 formed on the lower electrode 235, and iii) an upper portion formed on the strained layer 240. An actuator 270 including an electrode 245;

A plurality of TCPs 280a, 280b, 280c, 280d, 280e, and 280f corresponding to the plurality of panel pads 290 on the active matrix 200; And

A glass substrate 295 formed on the active matrix 200 to connect the plurality of panel pads 290 and the plurality of TCPs 280a, 280b, 280c, 280d, 280e, and 280f. Thin film type optical path control device module comprising a.

2. The actuator 270 of claim 1, wherein one side of the actuator 270 is in contact with an upper portion of the upper electrode 245 through a supporting part, and the other side thereof is parallel to the upper electrode 245 via a second air gap 275. Thin film type optical path control device module, characterized in that it further comprises a mirror (260).

The glass substrate 295 of claim 1, further comprising a metal electrode 300 formed under the glass substrate 295, wherein the plurality of panel pads 290 and the plurality of TCPs 280a ( 280b) 280c, 280d, 280e and 280f are respectively connected to both sides of the metal electrode 300 of the glass substrate 295.

The thin film type optical path control device module according to claim 3, wherein the metal electrode (300) has a thickness of 20 to 30 µm using any one selected from the group consisting of tungsten, aluminum and silver.

4. The thin film type optical path adjusting device module according to claim 3, wherein the glass substrate (295) is fixed to the active matrix (200) by using a thermosetting resin.

The thin film type optical path control device module according to claim 5, wherein the thermosetting resin is any one selected from the group consisting of a phenol resin, an epoxy resin, an alkyd resin, and an unsaturated polyester resin.

Providing an active matrix having M × N (M, N is an integer) transistors, a plurality of panel pads formed at an edge thereof, and a drain pad formed thereon;

On top of the active matrix, i) forming a membrane in parallel with the active matrix with one side contacting the top of the active matrix and the other side via an air gap; ii) forming a lower electrode on top of the membrane. Forming an actuator comprising the steps of: iii) forming a strained layer on top of said lower electrode and iii) forming an upper electrode on top of said strained layer;

Exposing the plurality of panel pads over the active matrix to apply voltage to the upper electrode and the lower electrode; And

And connecting a plurality of TCPs using a glass substrate having a metal electrode formed on a lower portion of the plurality of panel pads on the active matrix.

The method of claim 7, wherein the forming of the membrane comprises: i) forming a protective layer over the active matrix and the drain pad, ii) forming an etch stop layer over the protective layer, i) Forming a first sacrificial layer on the etch stop layer, and iii) patterning a portion of the first sacrificial layer under which the drain pad is formed to expose a portion of the etch stop layer. The forming of the actuator may include: a) patterning the upper electrode, the strain layer, and the lower electrode in order, b) the strain layer, the lower electrode, the etch stop layer, and the protective layer from one side of the strain layer in order. Etching to form a via hole to expose the drain pad; c) the lower electrode and the drain pad are opened inside the via hole; Forming a via contact contiguously, and d) removing the first sacrificial layer.

The method of claim 7, wherein the connecting of the plurality of TCPs by using a glass substrate having a metal electrode formed on a lower portion of the plurality of panel pads on the active matrix comprises fixing the glass substrate to the active matrix using a thermosetting resin. The manufacturing method of the thin film type optical path control device module, further comprising the step.