KR100233371B1 - Fabrication method of thin film actuated mirror array - Google Patents
Fabrication method of thin film actuated mirror array Download PDFInfo
- Publication number
- KR100233371B1 KR100233371B1 KR1019960080863A KR19960080863A KR100233371B1 KR 100233371 B1 KR100233371 B1 KR 100233371B1 KR 1019960080863 A KR1019960080863 A KR 1019960080863A KR 19960080863 A KR19960080863 A KR 19960080863A KR 100233371 B1 KR100233371 B1 KR 100233371B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- via hole
- thin film
- passivation layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 230000000903 blocking effect Effects 0.000 claims abstract description 41
- 239000011159 matrix material Substances 0.000 claims abstract description 37
- 239000012528 membrane Substances 0.000 claims abstract description 37
- 230000003287 optical effect Effects 0.000 claims abstract description 36
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000005520 cutting process Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 139
- 239000011241 protective layer Substances 0.000 claims description 24
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 241000953555 Theama Species 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Abstract
액츄에이터에 미치는 영향을 최소화할 수 있는 박막형 광로 조절 장치의 제조 방법의 개시되어 있다. 상기 방법은, M×N 개의 트랜지스터가 내장되고 일측 상부에 드레인 패드가 형성된 액티브 매트릭스의 상부에 제1 보호층(passivation layer)을 형성하는 단계, 상기 제1 보호층의 상부에 식각 방지층(etch stop layer)을 형성하는 단계, 상기 식각 방지층 및 제1 보호층의 일부를 식각하여 비어 홀(via hole)을 형성하는 단계, 상기 비어 홀 및 식각 방지층의 상부에 광전류 차단층(photo current mask)을 형성한 후 이를 패터닝하는 단계, 상기 광전류 차단층 및 비어 홀의 상부에 제2 보호층을 적층한 후, 상기 비어 홀이 노출되도록 상기 제2 보호층의 일부를 식각하여 패터닝하는 단계, 그리고 상기 액티브 매트릭스의 상부에 멤브레인, 하부 전극, 변형층 및 상부 전극을 갖는 액츄에이터를 형성하는 단계를 포함한다. 상기 방법에 따르면, 액츄에이터를 형성하기 이전에 독립적인 신호인가를 위하여 광전류 차단층을 Iso-Cutting하고 비어 홀을 먼저 형성함으로써, 식각으로 인하여 액츄에이터에 미치는 영향을 최소화하여 안정한 액츄에이터를 형성할 수 있으며, 소자의 제조 공정을 단순화시킬 수 있다.Disclosed is a method of manufacturing a thin film type optical path control device capable of minimizing an influence on an actuator. The method includes forming a first passivation layer on top of an active matrix in which M × N transistors are embedded and a drain pad is formed on one side, and an etch stop layer is formed on the first passivation layer. forming a layer, etching a portion of the etch stop layer and the first passivation layer to form a via hole, and forming a photo current mask on the via hole and the etch stop layer. And patterning it, stacking a second passivation layer on top of the photocurrent blocking layer and the via hole, and then etching and patterning a portion of the second passivation layer so that the via hole is exposed. Forming an actuator having a membrane, a lower electrode, a strained layer, and an upper electrode thereon. According to the above method, by iso-cutting the photocurrent blocking layer and forming a via hole first for application of an independent signal before forming the actuator, it is possible to form a stable actuator by minimizing the influence on the actuator due to etching. The manufacturing process of the device can be simplified.
Description
본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로서, 보다 상세하게는 액츄에이터를 형성하기 이전에 독립적인 신호인가를 위하여 광전류 차단층을 Iso-Cutting하고 비어 홀(via hole)을 먼저 형성함으로써, 식각으로 인하여 액츄에이터에 미치는 영향을 최소화하여 안정한 액츄에이터를 형성할 수 있으며, 소자의 제조 공정을 단순화시킬 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing AMA (Actuated Mirror Arrays), which is a thin film type optical path control device. More particularly, before the actuator is formed, Iso-cutting the photocurrent blocking layer and applying a via hole for application of an independent signal. By first forming a), it is possible to form a stable actuator by minimizing the effect on the actuator due to etching, and relates to a manufacturing method of a thin film type optical path control device that can simplify the manufacturing process of the device.
일반적으로, 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직사형 화상 표시 장치로는 CRT (Cathode Ray Tube) 등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), 그리고 AMA 등이 있다. 상기 CRT장치는 화질은 우수하지만 화면의 대형화가 어려운 단점이 있다. 즉, 화면의 크기가 커짐에 따라서 장치의 중량과 용적이 증가하여 제조 비용이 상승하게 된다. 따라서, 광학적 구조가 간단하여 얇게 형성할 수 있으며 중량을 가볍게 할 수 있는 액정 표시 장치(LCD)가 개발되었다. 그러나, 액정 표시 장치는 광 속의 편광으로 인하여 1~2%의 광효율을 가질 정도로 효율이 저하되며, 그 내부의 액정 물질의 응답 속도가 느리고, 장치가 과열되기 쉬운 문제점이 있었다. 이에 따라, 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 장치가 개발되었다. 현재, DMD 장치가 약 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 얻을 수 있다. 또한, AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광 속의 극성에 의해 영향을 받지 않을 뿐만 아니라 광 속의 극성에 영향을 끼치지 않는다.In general, a spatial light modulator, which is a device for projecting optical energy onto a screen, may be variously applied to optical communication, image processing, and information display devices. Such devices are classified into a direct view type image display device and a projection type image display device according to a method of projecting a light beam incident from a light source onto a screen. CRT (Cathode Ray Tube) and the like is a direct type image display device, and a liquid crystal display (LCD), a deformable mirror device (DMD), and AMA is a projection type image display device. The CRT apparatus has a high image quality but has a disadvantage in that the screen is not large in size. In other words, as the size of the screen increases, the weight and volume of the device increase, thereby increasing the manufacturing cost. Therefore, a liquid crystal display (LCD) that has a simple optical structure and can be formed thin and has a light weight has been developed. However, the liquid crystal display has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the light beam, the response speed of the liquid crystal material therein is slow, and the device tends to overheat. Accordingly, devices such as DMD or AMA have been developed to solve the above problems. Currently, AMA can achieve a light efficiency of 10% or more, while a DMD device has a light efficiency of about 5%. In addition, AMA enhances contrast to produce brighter and clearer images, and is not only affected by the polarity of the incident light, but also does not affect the polarity of the light.
이러한 광로 조절 장치인 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제 5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하고 내부에 금속 전극을 형성한 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 변형부의 응답 속도가 느린 문제점이 있다. 이에 따라, 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic and mounts a ceramic wafer having a metal electrode formed therein in an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror on it. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a problem in that the response speed of the deformable part is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.
이러한 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허 출원한 특허출원 제96-42197호 (발명의 명칭 : 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.Such a thin film type optical path control device is disclosed in Patent Application No. 96-42197 (Name of the invention: Thin film type optical path control device and method for manufacturing the same) which the applicant has applied for a patent on September 24, 1996. have.
제1도는 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 제2도는 제1도에 도시한 장치를 A-A' 선으로 자른 단면도를 도시한 것이다.FIG. 1 shows a plan view of the thin film type optical path adjusting device described in the preceding application, and FIG. 2 shows a cross-sectional view taken along the line A-A 'of the device shown in FIG.
제1도 및 제2도를 참조하면, 상기 박막형 광로 조절 장치는 일측 상부에 드레인(35)이 형성된 액티브 매트릭스(31)와 액티브 매트릭스(31)의 상부에 형성된 액츄에이터(33)를 포함한다.Referring to FIGS. 1 and 2, the thin film type optical path adjusting apparatus includes an active matrix 31 having a drain 35 formed on one side thereof, and an actuator 33 formed on the active matrix 31.
상기 액티브 매트릭스(31)는 액티브 매트리스(31) 및 드레인(35)의 상부에 적층된 보호층(37)과 보호층(37)의 상부에 적층된 식각 방지층(39)을 포함한다. 상기 액티브 매트릭스(31)의 내부에는 M×N 개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있다.The active matrix 31 includes a protective layer 37 stacked on the active mattress 31 and a drain 35 and an etch stop layer 39 stacked on the protective layer 37. M x N metal oxide semiconductor (MOS) transistors (not shown) are embedded in the active matrix 31.
상기 액츄에이터(33)는, 상기 식각 방지층(39) 중 아래에 드레인(35)이 형성된 부분에 일측이 접촉되며 타측이 에어 갭(59)을 개재하여 상기 식각 방지층(39)과 평행하도록 적층된 멤브레인(49), 멤브레인(49)의 상부에 적층된 하부 전극(51), 하부 전극(51)의 상부에 적층된 변형부(53), 변형부(53)의 일측 상부에 적층된 상부 전극(55), 변형부(53)의 타측으로부터 하부 전극(51), 멤브레인(49), 식각 방지층(39) 및 보호층(37)을 통하여 상기 드레인(35)까지 형성된 비어 홀(43), 그리고 비어 홀(43) 내에 상기 하부 전극(51)과 드레인(35)이 서로 전기적으로 연결되도록 형성된 비어 컨택(45)을 포함한다.The actuator 33 has a membrane in which one side is in contact with a portion in which the drain 35 is formed below the etch stop layer 39 and the other side is parallel to the etch stop layer 39 via the air gap 59. 49, the lower electrode 51 stacked on the membrane 49, the deformation part 53 stacked on the lower electrode 51, and the upper electrode 55 stacked on an upper side of the deformation part 53. ), The via hole 43 formed from the other side of the deformation part 53 to the drain 35 through the lower electrode 51, the membrane 49, the etch stop layer 39, and the protective layer 37, and the via hole. A lower contact 51 includes a via contact 45 formed to electrically connect the lower electrode 51 and the drain 35 to each other.
제1도를 참조하면, 멤브레인(49)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 멤브레인(49)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(49)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 1, one side of the membrane 49 has a rectangular concave portion at the center thereof, and the concave portion is formed in a stepped shape toward both edges. The other side of the membrane 49 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the recessed portion of the membrane of the actuator adjacent to the recessed portion of the membrane 49 is fitted, and the rectangular projection is fitted to the recessed portion of the adjacent membrane.
이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described with reference to the drawings.
제3(a)도 내지 제3(d)도는 제2도에 도시한 장치의 제조 공정도이다. 제3(a)도 내지 제3(d)도에 있어서, 제2도와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.3 (a) to 3 (d) are manufacturing process diagrams of the apparatus shown in FIG. In Figs. 3A to 3D, the same reference numerals are used for the same members as those in Fig. 2.
제3(a)도를 참조하면, M×N개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인(35)이 형성된 액티브 매트릭스(31)의 상부에 인 실리케이트 유리(PSG)로 구성된 보호층(37)을 적층한다. 보호층(37)은 화학 기상 증착(Chemical Vapor Deposition : CVD) 방법을 이용하여 1.0~2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(37)은 후속하는 공정으로부터 액티브 매트릭스(31)를 보호한다.Referring to FIG. 3 (a), a protective layer made of silicate glass (PSG) on top of an active matrix 31 having M × N transistors (not shown) and a drain 35 formed on one side thereof. (37) is laminated. The protective layer 37 is formed to have a thickness of about 1.0 to 2.0 μm by using a chemical vapor deposition (CVD) method. The protective layer 37 protects the active matrix 31 from subsequent processes.
상기 보호층(37)의 상부에는 질화물로 구성된 식각 방지층(39)이 적층된다. 식각 방지층(39)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(39)은 후속하는 식각 공정 동안 보호층(37) 및 액티브 매트릭스(31) 등이 식각되는 것을 방지한다. 식각 방지층(39)의 상부에는 희생층(41)이 적층된다. 희생층(41)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0~3.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(41)은 트랜지스터가 내장된 액티브 매트릭스(31)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(41)의 표면을 스핀 온 글래스(Spin On Glass : SOG)를 사용하는 방법. 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(41) 중 아래에 드레인(35)이 형성되어 있는 부분을 식각하여 식각 방지층(39)의 일부를 노출시킨다.An etch stop layer 39 made of nitride is stacked on the passivation layer 37. The etch stop layer 39 is formed to have a thickness of about 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 39 prevents the protective layer 37, the active matrix 31, and the like from being etched during the subsequent etching process. The sacrificial layer 41 is stacked on the etch stop layer 39. The sacrificial layer 41 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 1.0 to 3.0 μm using an atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 41 covers the upper portion of the active matrix 31 in which the transistor is embedded, the surface flatness is very poor. Therefore, a method of using spin on glass (SOG) on the surface of the sacrificial layer 41. Or planarized using a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 41 in which the drain 35 is formed below is etched to expose a portion of the etch stop layer 39.
제3(b)도를 참조하면, 멤브레인(49)은 상기 노출된 식각 방지층(39)의 상부 및 희생층(41)의 상부에 0.1~1.0㎛ 정도의 두께로 적층된다. 상기 멤브레인(49)은 실리콘 카바이드를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200~300℃의 온도에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C6H18&Si2로부터 발생한 실리콘(Si)과 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH4와 CH4의 혼합체로부터 발생한 Si와 C를 증착시켜 제조할 수 있다. 계속하여, 멤브레인(49) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인(49)을 열처리한다.Referring to FIG. 3 (b), the membrane 49 is stacked on the exposed etch stop layer 39 and the sacrificial layer 41 to a thickness of about 0.1 μm to about 1.0 μm. The membrane 49 is formed of silicon carbide at a temperature of 200 ~ 300 ℃ using PECVD (Plasma Enhanced CVD) method. At this time, the silicon carbide is prepared by depositing silicon (Si) and carbon (C) generated from the liquid (liquid) C 6 H 18 & Si 2 . Alternatively, the silicon carbide may be prepared by depositing Si and C generated from a mixture of SiH 4 and CH 4 . Subsequently, the membrane 49 made of silicon carbide is heat-treated at a temperature of 600 ° C. or lower to adjust the stress in the membrane 49.
상기 멤브레인(49)의 상부에는 백금, 또는 탄탈륨 등의 금속으로 구성된 하부 전극(51)이 적층된다. 하부 전극(51)은 스퍼터링 방법을 이용하여 500~2000Å정도의 두께를 가지도록 형성한다. 신호 전극인 하부 전극(51)에는 액티브 매트릭스(31)에 내장된 트랜지스터로부터 발생한 화상 신호가 상기 드레인(35) 및 비어 컨택(45)을 통하여 인가된다. 계속하여, 하부 전극(51)을 각 픽셀(pixel)별로 분리하기 위하여 식각하여 패터닝함과 동시에, 하부 전극에 인가되는 신호의 단락을 위하여 상기 하부 전극을 Iso-Cutting한다.A lower electrode 51 made of a metal such as platinum or tantalum is stacked on the membrane 49. The lower electrode 51 is formed to have a thickness of about 500 ~ 2000Å by the sputtering method. An image signal generated from a transistor embedded in the active matrix 31 is applied to the lower electrode 51, which is a signal electrode, through the drain 35 and the via contact 45. Subsequently, the lower electrode 51 is etched and patterned to separate each pixel, and at the same time, the lower electrode is isocutted for shorting of a signal applied to the lower electrode.
제3(c)도를 참조하면, 상기 하부 전극(51)의 상부에 PZT, 또는 PLZT로 구성된 변형부(53)를 형성한다. 변형부(53)는 졸-겔법을 이용하여 0.1~1.0㎛, 바람직하게는 0.4㎛정도의 두께를 가지도록 형성한 후, 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형부(53)는 상부 전극(55)과 하부 전극(51) 사이에 발생하는 전계에 의하여 변형을 일으킨다. 상부 전극(55)은 변형부(53)의 일측 상부에 적층된다. 상부 전극(55)은 알루미늄, 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500~2000Å 정도의 두께를 가지도록 형성한다. 공통 전극인 상부 전극(55)에는 바이어스 전압이 인가되어 하부 전극(51)과 상부 전극(55) 사이에 전계가 발생하게 된다. 또한, 상부 전극(55)은 광원으로부터 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다. 이어서, 상부 전극(55)을 패터닝하여 중앙부에 스트라이프(57)를 형성한다. 스트라이프(57)는 상부 전극(55)을 균일하게 작동시켜 입사되는 광속의 난반사를 방지한다.Referring to FIG. 3 (c), a deformation part 53 made of PZT or PLZT is formed on the lower electrode 51. The deformable portion 53 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 0.4 μm by using a sol-gel method, and then subjected to a phase change by heat treatment using a rapid heat treatment (RTA) method. The deformation part 53 causes deformation by an electric field generated between the upper electrode 55 and the lower electrode 51. The upper electrode 55 is stacked on one side of the deformable portion 53. The upper electrode 55 is formed of a metal having excellent electrical conductivity and reflectivity, such as aluminum or platinum, to have a thickness of about 500 to 2000 kW using a sputtering method. A bias voltage is applied to the upper electrode 55, which is a common electrode, to generate an electric field between the lower electrode 51 and the upper electrode 55. In addition, the upper electrode 55 also functions as a mirror that reflects the light beam incident from the light source. Subsequently, the upper electrode 55 is patterned to form a stripe 57 at the center portion. The stripe 57 uniformly operates the upper electrode 55 to prevent diffuse reflection of the incident light beam.
제3(d)도를 참조하면, 상부 전극(55)을 소정의 형상으로 패터닝한 후, 변형부(53)의 타측 상부로부터 드레인(35)의 상부까지 변형부(53), 하부 전극(51), 멤브레인(49), 식각 방지층(39) 및 보호층(37)을 순차적으로 식각하여 상기 변형부(53)로부터 드레인(35)까지 비어 홀(43)을 형성한다. 이어서, 텅스텐, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(35)과 하부 전극(51)이 전기적으로 연결되도록 비어 컨택(45)을 형성한다. 따라서, 비어 컨택(45)은 상기 비어 홀(43) 내에서 상기 하부 전극(51)으로부터 드레인(35)의 상부까지 수직하게 형성된다. 그러므로, 액티브 매트릭스(31)에 내장된 트랜지스터로부터 발생한 화상 신호는 드레인(35) 및 비어 컨택(45)을 통하여 하부 전극(51)에 인가된다. 계속해서, 상기 변형부(53), 하부 전극(51), 멤브레인(49)을 차례로 패터닝한 후, 희생층(41)을 플루오르화 수소 증기로 식각하고 세정 및 건조하여 AMA 소자를 완성한다.Referring to FIG. 3 (d), after the upper electrode 55 is patterned into a predetermined shape, the deformable portion 53 and the lower electrode 51 from the upper portion of the deformable portion 53 to the upper portion of the drain 35. ), The membrane 49, the etch stop layer 39, and the protective layer 37 are sequentially etched to form a via hole 43 from the deformation part 53 to the drain 35. Subsequently, a via contact 45 is formed to electrically connect the drain 35 and the lower electrode 51 by sputtering a metal such as tungsten, platinum, or titanium. Thus, the via contact 45 is vertically formed from the lower electrode 51 to the upper portion of the drain 35 in the via hole 43. Therefore, the image signal generated from the transistor embedded in the active matrix 31 is applied to the lower electrode 51 through the drain 35 and the via contact 45. Subsequently, the deformable portion 53, the lower electrode 51, and the membrane 49 are patterned in sequence, and then the sacrificial layer 41 is etched with hydrogen fluoride vapor, washed, and dried to complete the AMA device.
상술한 박막형 광로 조절 장치에 있어서, 액티브 매트릭스(31)에 내장된 MOS트랜지스터로부터 발생한 화상 신호는 드레인(35)과 비어 컨택(45)을 통하여 신호 전극인 하부 전극(51)에 인가된다. 또한, 공통 전극인 상부 전극(55)에는 바이어스 전압이 인가되어 상부 전극(55)과 하부 전극(51) 사이에 전계가 발생한다. 이 전계에 의하여 상부 전극(55)과 하부 전극(51) 사이에 적층되어 있는 변형부(53)가 변형을 일으킨다. 변형부(53)는 전계에 대하여 수직한 방향으로 수축하며, 변형부(53)를 포함하는 액츄에이터(33)는 멤브레인(49)이 형성되어 있는 방향의 반대 방향으로 휘게 된다. 그러므로 액츄에이터(33) 상부의 상부 전극(55)도 같은 방향으로 경사진다. 광원으로부터 입사되는 광속은 소정의 각도로 경사진 상부 전극(55)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the above-described thin film type optical path adjusting device, the image signal generated from the MOS transistor embedded in the active matrix 31 is applied to the lower electrode 51 which is a signal electrode through the drain 35 and the via contact 45. In addition, a bias voltage is applied to the upper electrode 55, which is a common electrode, to generate an electric field between the upper electrode 55 and the lower electrode 51. By this electric field, the deformation part 53 laminated | stacked between the upper electrode 55 and the lower electrode 51 produces a deformation | transformation. The deformable portion 53 contracts in a direction perpendicular to the electric field, and the actuator 33 including the deformable portion 53 is bent in a direction opposite to the direction in which the membrane 49 is formed. Therefore, the upper electrode 55 on the actuator 33 is also inclined in the same direction. The light beam incident from the light source is reflected by the upper electrode 55 inclined at a predetermined angle, and then is projected onto the screen to form an image.
그러나 상기 선행출원에 기재된 박막형 광로 조절 장치에 있이서, 상기 Iso-Cutting 공정은 하부 전극에 인가되는 신호의 단락을 위하여 하부 전극을 각 픽셀별로 식각하는 공정으로서, 원하는 부분만을 식각하기 위해서는 식각 조건을 정확하게 조절해야 하므로 식각 공정이 복잡하고 공정의 재현성이 낮은 단점이 있다. 또한, Iso-Cutting 공정 중에 식각이 과도하게 진행되었을 경우에는 후속 공정에서 적층되는 박막들의 스텝 커버리지(step coverage)가 불량하게 되어 상부 전극과 하부 전극 사이에 전기적인 단락이 발생하는 문제점이 있다.However, in the thin film type optical path control apparatus described in the above-mentioned prior application, the Iso-Cutting process is a process of etching the lower electrode for each pixel for the short circuit of the signal applied to the lower electrode. It is disadvantageous because the etching process is complicated and the reproducibility of the process is low because it must be adjusted precisely. In addition, when the etching is excessively performed during the iso-cutting process, step coverage of the thin films stacked in a subsequent process is poor, thereby causing an electrical short circuit between the upper electrode and the lower electrode.
또한, 상기 비어 홀을 형성하는 공정은 액츄에이터를 형성한 후 변형층, 하부 전극, 멤브레인, 식각 방지층 및 보호층을 식각하여 형성하는 하기 때문에, 각층들의 식각시 액츄에이터의 손상을 초래할 수 있으며, 식각 조건을 조절하는 것이 매우 까다롭다는 문제점이 있다. 또한, 상기 식각이 과도하게 진행되었을 경우에는 화상 신호가 트랜지스터로부터 신호 전극인 하부 전극에 정확하게 인가되지 못하게 되어 소자가 동작하지 않거나 소자의 오동작을 유발하는 문제점이 있다.In addition, since the process of forming the via hole is formed by etching the strained layer, the lower electrode, the membrane, the etch stop layer, and the protective layer after the actuator is formed, it may cause damage to the actuator during etching of the respective layers, the etching conditions There is a problem that it is very difficult to control. In addition, when the etching proceeds excessively, an image signal may not be correctly applied from a transistor to a lower electrode, which is a signal electrode, thereby causing a problem in that the device may not operate or cause a malfunction of the device.
따라서, 본 발명의 목적은 액츄에이터를 형성하기 이전에 독립적인 신호인가를 위하여 광전류 차단층을 Iso-Cutting하고 비어 홀을 먼저 형성함으로써, 식각으로 인하여 액츄에이터에 미치는 영향을 최소화하여 안정한 액츄에이터를 형성할 수 있으며, 소자의 제조 공정을 단순화시킬 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to form a stable actuator by minimizing the effect on the actuator due to etching by iso-cutting the photocurrent blocking layer and forming a via hole first for application of an independent signal before forming the actuator. In addition, the present invention provides a method for manufacturing a thin film type optical path control device that can simplify the manufacturing process of the device.
제1도는 본 출원인이 선행 출원한 박막형 광로 조절 장치의 평면도이다.1 is a plan view of a thin film-type optical path control device previously applied by the present applicant.
제2도는 제1도에 도시한 장치를 A-A' 선으로 자른 단면도이다.2 is a cross-sectional view taken along the line A-A 'of the apparatus shown in FIG.
제3(a)도 내지 제3(d)도는 제2도에 도시한 장치의 제조 공정도이다.3 (a) to 3 (d) are manufacturing process diagrams of the apparatus shown in FIG.
제4도는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.4 is a plan view of a thin film type optical path control apparatus according to the present invention.
제5도는 제4도에 도시한 장치를 B-B' 선으로 자른 단면도이다.5 is a cross-sectional view taken along the line B-B 'of the apparatus shown in FIG.
제6(a)도 내지 제6(f)도는 제4도에 도시한 장치의 제조 공정도이다.6 (a) to 6 (f) are manufacturing process diagrams of the apparatus shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
131 : 액티브 매트릭스 133 : 액츄에이터131: active matrix 133: actuator
135 : 드레인 패드 137 : 제1 보호층135: drain pad 137: first protective layer
139 : 식각 방지층 141 : 광전류 차단층139: etch stop layer 141: photocurrent blocking layer
143 : 비어 홀 145 : 제2 보호층143: beer hole 145: second protective layer
147 : 희생층 149 : 멤브레인147: sacrificial layer 149: membrane
151 : 하부 전극 153 : 변형층151 lower electrode 153 strain layer
155 : 상부 전극 157 : 스트라이프155: upper electrode 157: stripe
159 : 에어 갭159: air gap
상기 목적들을 달성하기 위하여 본 발명은, M×N(M, N은 정수)개의 트랜지스터가 내장되고, 일측 상부에 드레인 패드(drain pad)가 형성된 액티브 매트릭스의 상부에 제1 보호층을 형성하는 단계; 상기 제1 보호층의 상부에 식각 방지층을 형성하는 단계; 상기 식각 방지층 및 제1 보호층의 일부를 식각하여 비어 홀을 형성하는 단계;In order to achieve the above object, the present invention, the step of forming a first protective layer on top of the active matrix is built M × N (M, N is an integer) transistor, the drain pad (drain pad) is formed on one side ; Forming an etch stop layer on the first passivation layer; Etching a portion of the etch stop layer and the first passivation layer to form a via hole;
상기 비어 홀 및 식각 방지츠의 상부에 광전류 차단층을 형성한 후, 상기 광전류 차단층을 패터닝하는 단계; 상기 광전류 차단층 및 비어 홀의 상부에 제2 보호층을 적층한 후, 상기 비어 홀이 노출되도록 상기 제2 보호층의 일부를 식각하여 패터닝하는 단계; 그리고 i) 상기 액티브 매트릭스의 상부에 멤브레인을 형성하는 단계, ii) 상기 멤브레인의 상부에 하부 전극을 형성하는 단계, iii) 상기 하부 전극의 상부에 변형층을 형성하는 단계 및 iv) 상기 변형층의 상부에 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.Forming a photocurrent blocking layer on the via hole and the etch stopper, and then patterning the photocurrent blocking layer; Stacking a second passivation layer on the photocurrent blocking layer and the via hole, and etching and patterning a portion of the second passivation layer to expose the via hole; I) forming a membrane on top of the active matrix, ii) forming a bottom electrode on top of the membrane, iii) forming a strained layer on top of the bottom electrode, and iv) forming a strained layer on top of the bottom electrode; It provides a method of manufacturing a thin film type optical path control device comprising the step of forming an actuator comprising the step of forming an upper electrode thereon.
본 발명에 따른 박막형 광로 조절 장치에 있어서, 화상 신호는 액티브 매트릭스에 내장된 트랜지스터로부터 드레인 패드, 광전류 차단층 및 비어 홀을 통하여 신호 전극인 하부 전극에 인가된다. 또한, 공통 전극인 상부 전극에는 바이어스 전압이 인가되어 상부 전극과 하부 전극 사이에 전계가 발생한다. 이 전계에 의하여 상부 전극과 하부 전극 사이에 적층되어 있는 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 소정의 각도로 휘어진다. 따라서 액츄에이터 상부의 상부 전극도 같은 방향으로 경사진다. 광원으로부터 입사되는 광속은 소정의 각도로 경사진 상부 전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the thin film type optical path adjusting device according to the present invention, an image signal is applied to a lower electrode which is a signal electrode through a drain pad, a photocurrent blocking layer and a via hole from a transistor embedded in an active matrix. In addition, a bias voltage is applied to the upper electrode, which is a common electrode, to generate an electric field between the upper electrode and the lower electrode. By this electric field, the strained layer laminated between the upper electrode and the lower electrode causes deformation. The strained layer contracts in a direction perpendicular to the electric field, and the actuator including the strained layer is bent at a predetermined angle. Therefore, the upper electrode on the actuator is also inclined in the same direction. The light beam incident from the light source is reflected by the upper electrode inclined at a predetermined angle, and then is projected onto the screen to form an image.
그러므로, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법은, 액츄에이터를 형성하기 이전에 독립적인 신호인가를 위하여 광전류 차단층을 Iso-Cutting하고 비어 홀을 먼저 형성함으로써, 비어 홀을 형성하기 위한 식각으로 인하여 액츄에이터를 미치는 영향을 최소화하여 안정한 액츄에이터를 형성할 수 있으며, 소자의 제조 공정을 단순화시킬 수 있다.Therefore, the manufacturing method of the thin film type optical path control apparatus according to the present invention is to form an via hole by iso-cutting the photocurrent blocking layer and forming a via hole first for application of an independent signal before forming the actuator. Due to this, it is possible to form a stable actuator by minimizing the influence on the actuator and simplify the manufacturing process of the device.
이하 첨부된 도면들을 참조로 하여 본 발명의 일실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제4도는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 제5도는 제4도에 도시한 장치를 B-B' 선으로 자른 단면도를 도시한 것이다.4 is a plan view showing a thin film type optical path adjusting device according to the present invention, and FIG. 5 is a sectional view taken along line B-B 'of the device shown in FIG.
제4도 및 제5도를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(active matrix) (131)와 액티브 매트릭스(131)의 상부에 형성된 액츄에이터(actuator)(133)를 포함한다.4 and 5, the thin film type optical path adjusting apparatus according to the present invention includes an active matrix 131 and an actuator 133 formed on the active matrix 131.
상기 액티브 매트릭스(131)는 액티브 매트릭스(131)의 일측 상부에 형성된 드레인 패드(drain pad) (135), 액티브 매트릭스(131) 및 드레인 패드(135)의 상부에 적층된 제1 보호층(passivation layer) (137), 제1 보호층(137)의 상부에 적층된 식각 방지층(etch stop layer) (139), 식각 방지층(139)의 일측으로부터 식각 방지층(139) 및 제1 보호층(137)을 통하여 상기 드레인 패드(135)까지 수직하게 형성된 비어 홀(via hole)(143), 식각 방지층(139) 및 비어 홀(143)의 상부에 형성된 광전류 차단층(photo current mask) (141), 그리고 광전류 차단층(141)의 상부에 형성된 제2 보호층(145)을 포함한다.The active matrix 131 includes a drain pad 135 formed on one side of the active matrix 131, a first passivation layer stacked on the active matrix 131 and the drain pad 135. 137, an etch stop layer 139 stacked on top of the first passivation layer 137, and an etch stop layer 139 and a first passivation layer 137 from one side of the etch stop layer 139. Via holes 143, an etch stop layer 139, and a photo current mask layer 141 formed on the via holes 143, and photo currents formed vertically to the drain pad 135. The second protective layer 145 is formed on the blocking layer 141.
상기 액츄에이터는(133) 상기 광전류 차단층(141) 중 하부에 드레인 패드(135)가 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(159)을 개재하여 상기 제2 보호층(145)과 평행하도록 적층된 단면을 갖는 멤브레인(membrane) (149), 일측이 상기 비어 홀(143)을 채우면서 하부에 드레인 패드(135)가 형성된 상기 광전류 차단층(141)의 일부에 접촉되고, 타측이 상기 멤브레인(149)의 상부에 적층된 하부 전극(bottom electrode) (151), 하부 전극(151)의 상부에 적층된 변형층(active layer) (153), 그리고 변형층(153)의 일측 상부에 적층된 상부 전극(top electrode) (155)을 포함한다.The actuator 133 is in contact with a portion of the photocurrent blocking layer 141 in which the drain pad 135 is formed, and the other side thereof is parallel to the second protective layer 145 through the air gap 159. Membrane 149 having a cross section stacked so as to contact a part of the photocurrent blocking layer 141 having one side filling the via hole 143 and a drain pad 135 formed at the bottom thereof, and the other side being The lower electrode 151 stacked on the membrane 149, the active layer 153 stacked on the lower electrode 151, and the upper side of one side of the modified layer 153. Top electrode (155).
또한, 제4도를 참조하면 상기 멤브레인(149)의 평면은, 일측이 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성되고, 타측이 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(149)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다.In addition, referring to FIG. 4, the plane of the membrane 149 has a rectangular concave portion at one side thereof, and the concave portion is formed into a stepped shape toward both edges. Corresponding to the concave portion has a quadrangular protrusion that narrows stepwise toward the center portion. Therefore, the concave portion of the membrane of the actuator adjacent to the concave portion of the membrane 149 is fitted, and the rectangular projection is fitted to the concave portion of the adjacent membrane.
이하 본 발명의 일 실시에에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제6(a)도 내지 제6(f)도는 제5도에 도시한 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 제6(a)도 내지 제6(f)도에 있어서, 제5도와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6 (a) to 6 (f) show manufacturing process drawings of the thin film type optical path control device shown in FIG. 6 (a) to 6 (f), the same reference numerals are used for the same members as those in FIG.
제6(a)도를 참조하면, 내부에 M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있으며, 일측 표면에 드레인 패드(135)가 형성된 액티브 매트릭스(131)의 상부에 제1 보호층(137)을 형성한다. 상기 제1 보호층 (137)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 제1 보호층(137)은 후속하는 공정동안 액티브 매트릭스(131)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.Referring to FIG. 6A, an M × N metal oxide semiconductor (MOS) transistor (not shown) is embedded therein, and an upper portion of the active matrix 131 having a drain pad 135 formed on one surface thereof. The first protective layer 137 is formed on the substrate. The first passivation layer 137 is formed to have a thickness of about 0.1 μm to about 1.0 μm by using a chemical vapor deposition (CVD) method. The first protective layer 137 prevents the transistor embedded in the active matrix 131 from being damaged during the subsequent process.
상기 제1 보호층(137)의 상부에는 식각 방지층(139)이 적층된다. 식각 방지층(139)은 질화물을 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 1000~2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(139)은 상기 액티브 매트릭스(131) 및 제1 보호층(137)이 후속되는 식각 공정으로 인하여 식각 되는 것을 방지한다.An etch stop layer 139 is stacked on the first passivation layer 137. The etch stop layer 139 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 139 prevents the active matrix 131 and the first passivation layer 137 from being etched due to a subsequent etching process.
이어서, 하부에 드레인 패드(135)가 형성되어 있는 식각 방지층(139)의 일측 상부로부터 드레인 패드(135)의 상부까지 식각 방지층(139) 및 제1 보호층(137)을 순차적으로 식각하여 비어 홀(143)을 형성한다. 본 발명에서는 액츄에이터(133)를 형성하기 이전에 비어 홀(143)을 먼저 형성하므로, 식각으로 인하여 액츄에이터에 미치는 영향을 최소화하여 안정한 액츄에이터를 형성할 수 있다. 또한, 과도한 식각으로 인하여 비어 홀(143) 중 일부에 문제가 발생했을 경우에는 액츄에이터(133)를 형성하기 이전에 일부만 교체가 가능하므로 보수 및 유지가 용이하다. 더욱이 상기 선행 출원에 기재된 방법에서는 비어 홀을 형성하기 위해서 변형층, 하부 전극, 멤브레인, 식각 방지층 및 보호층을 식각하므로 적층되는 박막의 수가 많아서 식각 조건을 조절하기가 어려웠으며 그만큼 비어 홀이 불량하게 형성될 확률이 매우 높았다. 그러나 본 발명에서는 식각 방지층(139) 및 제1 보호층(137)을 식각하면 되기 때문에 식각이 보다 용이하며 제조 공정이 단순화될 수 있다.Subsequently, the etch stop layer 139 and the first passivation layer 137 are sequentially etched from one side top of the etch stop layer 139 having the drain pad 135 formed thereon to the top of the drain pad 135, thereby forming a via hole. 143 is formed. In the present invention, since the via hole 143 is first formed before the actuator 133 is formed, a stable actuator can be formed by minimizing the influence on the actuator due to etching. In addition, when a problem occurs in some of the via holes 143 due to excessive etching, only a part of the via holes 133 may be replaced before the actuator 133 is formed. In addition, in the method described in the preceding application, the strained layer, the lower electrode, the membrane, the etch stop layer, and the protective layer are etched to form the via hole, so that the number of thin films to be stacked makes it difficult to control the etching conditions. The probability of formation was very high. However, in the present invention, since the etch stop layer 139 and the first passivation layer 137 may be etched, etching may be easier and the manufacturing process may be simplified.
제6(b)도를 참조하면, 광전류 차단층(141)은 상기 식각 방지층(139)의 상부에 형성된다. 광전류 차단층(141)은 백금(Pt), 또는 알루미늄 등의 금속을 스퍼터링 방법, 화학 기상 증착(CVD) 방법 또는 증착(evaporaion) 방법으로 500~1000Å 정도의 두께를 가지도록 형성한다. 상기와 같은 방법으로 광전류 차단층(141)을 형성할 경우, 상기 광전류 차단층(141)은 상기 비어 홀(143)의 측벽에도 적층된다. 따라서, 상기 광전류 차단층(141)은 이후에 적층되는 하부 전극(151)과 접촉되어 하부 전극(151)에 화상 신호를 인가하는 기능을 수행한다. 이와 동시에 상기 광전류 차단층(141)은 광원으로부터 입사되는 광속이 반사층인 상부 전극(155) 뿐만 아니라, 상부 전극(155)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여 액티브 매트릭스(131)에 광전류(photo current)가 흐르게 되는 것을 방지한다.Referring to FIG. 6B, a photocurrent blocking layer 141 is formed on the etch stop layer 139. The photocurrent blocking layer 141 is formed of a metal such as platinum (Pt) or aluminum to have a thickness of about 500 to 1000 kW by a sputtering method, a chemical vapor deposition (CVD) method, or an evaporation method. When the photocurrent blocking layer 141 is formed in the same manner as described above, the photocurrent blocking layer 141 is also stacked on the sidewall of the via hole 143. Therefore, the photocurrent blocking layer 141 is in contact with the lower electrode 151 which is subsequently stacked to perform a function of applying an image signal to the lower electrode 151. At the same time, the photocurrent blocking layer 141 is incident on not only the upper electrode 155 of which the luminous flux incident from the light source is the reflective layer but also to a portion other than the portion where the upper electrode 155 is formed. current) is prevented from flowing.
따라서, 본 발명에서는 상기 광전류 차단층(141)은 상기 선행 출원에 기재된 장치에서의 비어 컨택의 기능, 즉 액티브 매트릭스(131)에 내장된 트랜지스터로부터 발생한 화상 신호를 드레인 패드(135)를 통하여 하부 전극(151)에 인가하는 기능을 동시에 수행하므로 소자의 제조 공정이 단축될 수 있다.Accordingly, in the present invention, the photocurrent blocking layer 141 functions as a via contact in the device described in the preceding application, that is, an image signal generated from a transistor embedded in the active matrix 131 through the lower pad 135. Simultaneously performing the function of applying to 151, the manufacturing process of the device can be shortened.
이어서, 액티브 매트릭스(131)에 내장된 트랜지스터로부터 발생한 화상 신호를 독립적으로 인가하기 위하여 상기 광전류 차단층(141)을 Iso-Cutting을 수행한다. 이 공정은 상기 선행 출원에 기재된 장치에서의 하부 전극의 Iso-Cutting 공정과 동일한 것으로서, 액츄에이터(133)를 형성하기 이전에 식각을 수행하므로 액츄에이터(133)에 영향을 주지 않고 식각을 용이하게 할 수 있다. 또한, 하부 전극을 Iso-Cutting하는 것이 아니라 상기 광전류 차단층(141)을 식각함으로써, 하부 전극을 Iso-Cutting할 때 과도한 식각에 의하여 상부 전극과 하부 전극간의 전기적인 단락이 발생하는 것을 방지할 수 있다.Subsequently, Iso-Cutting is performed on the photocurrent blocking layer 141 to independently apply an image signal generated from a transistor embedded in the active matrix 131. This process is the same as the Iso-Cutting process of the lower electrode in the device described in the preceding application, and can be easily etched without affecting the actuator 133 because etching is performed before the actuator 133 is formed. have. In addition, by etching the photocurrent blocking layer 141 instead of iso-cutting the lower electrode, an electrical short circuit between the upper electrode and the lower electrode may be prevented due to excessive etching when iso-cutting the lower electrode. have.
계속하여, 광전류 차단층(141)을 패터닝한 후, 상기 비어 홀(143) 및 광전류 차단층(141)의 상부에 제2 보호층(145)을 형성한다. 상기 제2 보호층(145)은 상기 제1 보호층(137)과 동일하게 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 제2 보호층(145)은 후속하는 공정 동안 액티브 매트릭스(131)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다. 상기 제2 보호층(145)은 트랜지스터가 내장된 액티브 매트릭스(131)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 제2 보호층(145)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법, 또는 CMP 방법을 이용하여 평탄화시킨다. 이어서, 제2 보호층(145) 중 아래에 비어 홀(143)이 형성되어 있는 부분을 식각하여 상기 광전류 차단층(141)의 일부 및 비어 홀(143)을 노출시킨다.Subsequently, after the photocurrent blocking layer 141 is patterned, a second protective layer 145 is formed on the via hole 143 and the photocurrent blocking layer 141. The second passivation layer 145 is formed to have a thickness of about 0.1 μm to about 1.0 μm by using a chemical vapor deposition (CVD) method, similarly to the first passivation layer 137. The second protective layer 145 prevents the transistor embedded in the active matrix 131 from being damaged during the subsequent process. Since the second protective layer 145 covers the upper portion of the active matrix 131 in which the transistor is embedded, the surface flatness is very poor. Therefore, the surface of the second protective layer 145 is planarized by using a spin on glass (SOG) or a CMP method. Subsequently, a portion of the second protective layer 145 in which the via hole 143 is formed is etched to expose a portion of the photocurrent blocking layer 141 and the via hole 143.
제6(c)도를 참조하면, 상기 제2 보호층(145), 상기 노출된 광전류 차단층(141) 및 상기 비어 홀(143)의 상부에 희생층(147)을 적층한다. 상기 희생층(147)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 0.5~2.0㎛ 정도의 두께를 가지도록 형성한다. 상기 희생층(147)은 표면을 평탄화시킨 제2 보호층(145)의 상부에 형성되므로 그 표면 역시 평탄하게 형성된다. 이어서, 상기 희생층(147)을 식각하여 상기 비어 홀(143) 및 상기 광전류 차단층(141)의 일부를 노출시킨다.Referring to FIG. 6 (c), a sacrificial layer 147 is stacked on the second passivation layer 145, the exposed photocurrent blocking layer 141, and the via hole 143. The sacrificial layer 147 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 0.5 to 2.0 μm using an atmospheric chemical vapor deposition (APCVD) method. Since the sacrificial layer 147 is formed on the second passivation layer 145 having the planarized surface, the surface thereof is also formed flat. Subsequently, the sacrificial layer 147 is etched to expose a portion of the via hole 143 and the photocurrent blocking layer 141.
제6(d)도를 참조하면, 멤브레인(149)은 상기 희생층(147), 상기 노출된 광전류 차단층(141) 및 상기 비어 홀(143)의 상부에 적층된다. 상기 멤브레인(149)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 멤브레인(149) 중 하부에 드레인 패드(135)가 형성되어 있는 부분을 식각하여 상기 비어 홀(143) 및 광전류 차단층(141)의 일부를 노출시킨다.Referring to FIG. 6 (d), the membrane 149 is stacked on the sacrificial layer 147, the exposed photocurrent blocking layer 141, and the via hole 143. The membrane 149 is formed to have a thickness of about 0.1 ~ 1.0㎛ using a low pressure chemical vapor deposition (LPCVD) method. Subsequently, a portion of the membrane 149 in which the drain pad 135 is formed is etched to expose a portion of the via hole 143 and the photocurrent blocking layer 141.
제6(e)를 참조하면, 신호 전극인 하부 전극(151)은 상기 비어 홀(143)의 내부를 채우면서 상기 멤브레인(149)의 상부에 적층된다. 상기 하부 전극(151)은 백금, 또는 탄탈륨(Ta) 등의 금속을 스퍼터링 방법, 화학 기상 증착(CVD) 방법, 또는 증착(evaporation) 방법을 이용하여 0.1~1.0㎛정도의 두께를 가지도록 형성한다. 신호 전극인 하부 전극(151)에는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 발생한 화상 신호가 상기 드레인 패드(135) 및 광전류 차단층(141)을 통하여 상기 하부 전극(151)에 인가된다.Referring to sixth (e), the lower electrode 151, which is a signal electrode, is stacked on the membrane 149 while filling the inside of the via hole 143. The lower electrode 151 is formed to have a thickness of about 0.1 μm to 1.0 μm using a metal such as platinum or tantalum (Ta) using a sputtering method, a chemical vapor deposition (CVD) method, or an evaporation method. . An image signal generated from a transistor embedded in the active matrix 131 is applied to the lower electrode 151 through the drain pad 135 and the photocurrent blocking layer 141.
상기 하부 전극(151)의 상부에는 PZT, 또는 PLZT로 구성된 변형층(153)이 형성된다. 상기 변형층(153)은 졸-겔법을 이용하여 0.1~1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(153)은 상부 전극(155)과 하부 전극(151) 사이에 발생하는 전계에 의하여 변형을 일으킨다.The strain layer 153 made of PZT or PLZT is formed on the lower electrode 151. The strained layer 153 is formed to have a thickness of about 0.1 μm to about 1.0 μm, preferably about 0.4 μm using a sol-gel method, and then subjected to a phase change by heat treatment using a rapid heat treatment (RTA) method. The strained layer 153 causes deformation by an electric field generated between the upper electrode 155 and the lower electrode 151.
상부 전극(155)은 상기 변형층(153)의 일측 상부에 적층된다. 상부 전극(155)은 알루미늄, 은, 또는 백금 등의 금속을 스퍼터링 방법을 이용하여 0.1~1.0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(155)은 공통 전극으로서 바이어스 전압이 인가된다. 따라서, 상기 하부 전극(151)에 화상 신호가 인가되고 상부 전극(155)에 바이어스 전압이 인가되면, 상부 전극(155)과 하부 전극(151) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형층(153)이 변형을 일으키게 된다. 알루미늄 또는 백금 등으로 구성된 상기 상부 전극(155)은 전기 전도성 및 반사 특성이 우수하므로 바이어스 전극의 기능뿐만 아니라 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다.The upper electrode 155 is stacked on one side of the strained layer 153. The upper electrode 155 is formed to have a thickness of about 0.1 μm to 1.0 μm using a sputtering method of a metal such as aluminum, silver, or platinum. The upper electrode 155 is applied with a bias voltage as a common electrode. Therefore, when an image signal is applied to the lower electrode 151 and a bias voltage is applied to the upper electrode 155, an electric field is generated between the upper electrode 155 and the lower electrode 151. This deformation causes the strained layer 153 to deform. Since the upper electrode 155 made of aluminum or platinum has excellent electrical conductivity and reflection characteristics, the upper electrode 155 performs not only a function of a bias electrode but also a mirror reflecting an incident light beam.
계속하여, 상기 상부 전극(155)의 상부로부터 순차적으로 상부 전극(155), 변형층(153), 하부 전극(151)을 소정의 화소 형상으로 식각하여 패터닝한다. 이때 상기 상부 전극(155)의 상부에는 상부 전극(155) 균일하게 동작시켜 광원으로부터 입사되는 광속이 난반사되는 것을 방지하는 스프라이프(157)가 형성된다.Subsequently, the upper electrode 155, the strained layer 153, and the lower electrode 151 are sequentially etched and patterned from an upper portion of the upper electrode 155. At this time, the upper electrode 155 is formed on the upper electrode 155 is uniformly operated to prevent the sputter 157 to prevent diffuse reflection of the light beam incident from the light source.
제6(f)도를 참조하면, 상기 멤브레인(147)을 소정의 화소 형상으로 패터닝한후, 상기 희생층(147)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(159)을 형성한 후, 세정 및 건조하여 액츄에이터(133)를 완성한다. 이어서, 남아있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.Referring to FIG. 6 (f), after patterning the membrane 147 to a predetermined pixel shape, the sacrificial layer 147 is etched using hydrogen fluoride (HF) vapor to form an air gap 159. After the formation, it is washed and dried to complete the actuator 133. A rinse and dry treatment is then performed to remove the remaining etch solution to complete the AMA device.
상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(131)의 하단에 증착시켜 저항 컨택(ohmic contact) (도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부 전극(155)에 바이어스 전압을 인가하고 신호 전극인 하부 전극(151)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package) (도시되지 않음) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(131)를 소정의 두께까지 자른다. 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시되지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시되지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 건식 식각 방법, 또는 습식 식각 방법을 이용하여 식각하고, 액티브 매트릭스(131)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film) (도시하지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.After completing the M × N thin film type AMA devices as described above, the active matrix 131 is formed by sputtering or evaporation of a metal such as chromium (Cr), nickel (Ni), or gold (Au). Is deposited at the bottom of the to form an ohmic contact (not shown). In addition, a tape carrier package (TCP) (not shown) for applying a bias voltage to the upper electrode 155 which is a subsequent common electrode and an image signal to the lower electrode 151 which is a signal electrode is prepared. The active matrix 131 is cut to a predetermined thickness by using a conventional photolithography method. Subsequently, a photoresist layer (not shown) is formed over the pad of the AMA panel so that the pad of the AMA panel (not shown) has a sufficient height in preparation for TCP bonding. Subsequently, a portion of the photoresist layer on which the pad is formed is patterned to expose the pad of the AMA panel. Subsequently, the photoresist layer is etched using a dry etching method or a wet etching method, and the active matrix 131 is completely cut out into a predetermined shape, and then the pads of the AMA panel and the TCP pads are ACF (Anisotropic Conductive Film). (Not shown) to complete the manufacture of the thin film AMA module (module).
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, TCP의 패드 및 AMA패널의 패드를 통하여 전달된 화상 신호는 액티브 매트릭스(131)에 내장된 트랜지스터, 드레인 페드(135) 및 광전류 차단층(141)을 통해 신호 전극인 상기 하부 전극(151)에 인가된다. 동시에, 공통 전극인 상기 상부 전극(155)에는 바이어스 전압이 인가되어 상기 상부 전극(155)과 하부 전극(151)사이에 전계가 발생하게 된다.In the above-described thin film type optical path control device according to the present invention, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is a transistor, the drain ped 135 and the photocurrent blocking layer 141 embedded in the active matrix 131. It is applied to the lower electrode 151 which is a signal electrode through. At the same time, a bias voltage is applied to the upper electrode 155, which is a common electrode, to generate an electric field between the upper electrode 155 and the lower electrode 151.
이 전계에 의하여 상부 전극(155)과 하부 전극(151) 사이의 변형층(153)이 변형을 일으킨다. 상기 변형층(153)은 전계와 수직한 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(133)는 소정의 각도로 휘게 된다. 광속을 반사하는 거울의 기능도 수행하는 상부 전극(155)은 액츄에이터(133)의 상부에 형성되어 있으므로 액츄에이터(133)와 함께 경사진다. 이에 따라서, 상부 전극(155)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The strained layer 153 between the upper electrode 155 and the lower electrode 151 causes deformation by this electric field. The strained layer 153 contracts in a direction perpendicular to the electric field, and thus the actuator 133 is bent at a predetermined angle. The upper electrode 155, which also functions as a mirror that reflects the light beam, is formed on the actuator 133 and is inclined together with the actuator 133. Accordingly, the upper electrode 155 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 액츄에이터를 형성하기 이전에 독립적인 신호인가를 위하여 광전류 차단층을 Iso-Cutting함으로써, 식각으로 인한 액츄에이터에 미치는 영향을 최소화하여 안정한 액츄에이터를 형성할 수 있다. 또한, 하부 전극을 Iso-Cutting하는 것에 대체하여 광전류 차단층을 Iso-Cutting 함으로써 과도한 식각에 의하여 상부 전극과 하부 전극간의 전기적인 단락이 발생하는 것을 방지할 수 있다. 또한, 액츄에이터를 형성하기 이전에 비어 홀을 먼저 형성하므로, 식각될 박막의 수가 감소되어 식각이 보다 용이하며 제조 공정이 단순화될 수 있다.In the manufacturing method of the thin film type optical path control apparatus according to the present invention, by iso-cutting the photocurrent blocking layer for the independent signal application before forming the actuator, to minimize the effect on the actuator due to etching to form a stable actuator Can be. In addition, by iso-cutting the photocurrent blocking layer in place of iso-cutting the lower electrode, it is possible to prevent an electrical short circuit between the upper electrode and the lower electrode due to excessive etching. In addition, since the via hole is first formed prior to forming the actuator, the number of thin films to be etched is reduced, so that etching is easier and the manufacturing process can be simplified.
또한, 상기 광전류 차단층은 액티브 매트릭스에 내장된 트랜지스터로부터 발생한 화상 신호를 드레인 패드를 통하여 하부 전극에 인가하는 기능을 동시에 수행하므로 소자의 제조 공정이 단축될 수 있다.In addition, since the photocurrent blocking layer simultaneously performs a function of applying the image signal generated from the transistor embedded in the active matrix to the lower electrode through the drain pad, the manufacturing process of the device can be shortened.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art can understand that the present invention can be variously modified and changed without departing from the spirit and scope of the present invention. There will be.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080863A KR100233371B1 (en) | 1996-12-31 | 1996-12-31 | Fabrication method of thin film actuated mirror array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080863A KR100233371B1 (en) | 1996-12-31 | 1996-12-31 | Fabrication method of thin film actuated mirror array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980061492A KR19980061492A (en) | 1998-10-07 |
| KR100233371B1 true KR100233371B1 (en) | 1999-12-01 |
Family
ID=19493734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960080863A KR100233371B1 (en) | 1996-12-31 | 1996-12-31 | Fabrication method of thin film actuated mirror array |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100233371B1 (en) |
-
1996
- 1996-12-31 KR KR1019960080863A patent/KR100233371B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980061492A (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233371B1 (en) | Fabrication method of thin film actuated mirror array | |
| KR100235607B1 (en) | Fabrication method for thin film actuated mirror array | |
| KR100248985B1 (en) | Tma and manufacturing method | |
| KR100251108B1 (en) | Thin film actuated mirror array having buried via contact and its fabrication method | |
| KR100237344B1 (en) | Manufacturing method of thin film actuated mirror array for preventing initial tilting of actuator | |
| KR100251308B1 (en) | Thin film type device for controlling light path and its fabrication method | |
| KR100244518B1 (en) | Fabrication method of thin film actuated mirror array | |
| KR100237340B1 (en) | Manufacturing method of thin film actuated mirror array for preventing initial tilting of actuator | |
| KR100248992B1 (en) | Manufacturing method of tma | |
| KR100261772B1 (en) | Tma having an improved via contact and method for manufacturing the same | |
| KR100235608B1 (en) | Fabrication method of actuated mirror array having enhanced etching resistance at low temperature | |
| KR100248993B1 (en) | Tma having enhanced actuator and method therefor | |
| KR100251114B1 (en) | Manufacturing method of ama | |
| KR100276667B1 (en) | Thin film type optical path control device and its manufacturing method_ | |
| KR19980078592A (en) | Method of forming a sacrificial layer of a thin film type optical path control device | |
| KR19980077659A (en) | Thin film type optical path control device using shape memory alloy | |
| KR20000024882A (en) | Method for manufacturing thin film type actuated mirror arrays | |
| KR20000032305A (en) | Fabrication method of thin film actuated mirror array | |
| KR19990004778A (en) | Thin-film optical path to prevent initial tilting of actuator | |
| KR20000031506A (en) | Method for producing thin film type device for adjusting optical path | |
| KR19980077658A (en) | Manufacturing method of thin film type optical path control device which can block photo current | |
| KR19980085798A (en) | Manufacturing method of thin film type optical path control device | |
| KR19980078590A (en) | Manufacturing method of thin film type optical path control device | |
| KR19980046412A (en) | Thin film type optical path adjusting device and its manufacturing method which can improve the light efficiency | |
| KR19980061488A (en) | Manufacturing method of thin film type optical path control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |