KR100237340B1

KR100237340B1 - Manufacturing method of thin film actuated mirror array for preventing initial tilting of actuator

Info

Publication number: KR100237340B1
Application number: KR1019970016165A
Authority: KR
Inventors: 유정광
Original assignee: 전주범; 대우전자주식회사
Priority date: 1997-04-29
Filing date: 1997-04-29
Publication date: 2000-01-15
Also published as: KR19980078596A

Abstract

액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은, M×N 개의 트랜지스터가 내장되고 일측에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스의 상부에 ⅰ) 보호층을 형성하는 단계, ⅱ) 상기 보호층의 상부에 식각 방지층을 형성하는 단계, ⅲ) 상기 식각 방지층을 패터닝하는 단계, ⅳ) 상기 패터닝된 식각 방지층의 상부에 희생층을 형성하는 단계 및 ⅴ) 상기 희생층을 평탄화하는 단계를 포함하는 액츄에이터의 지지부를 형성하는 단계, 그리고 상기 액티브 매트릭스 및 상기 패터닝된 희생층의 상부에 지지층을 형성하는 단계, 상기 지지층의 상부에 하부 전극을 형성하는 단계, 상기 하부 전극의 상부에 변형층을 형성하는 단계, 그리고 상기 변형층의 상부에 상부 전극을 적층하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함한다. 상기 방법에 따르면 평탄화된 보호층의 상부에 형성된 식각 방지층을 식각하여 액츄에이터의 지지부를 형성함으로써, 이후에 형성되는 박막들을 평탄하게 적층할 수 있으므로 박막들의 스트레스 분포를 균일하게 할 수 있으며, 그 결과 액츄에이터의 초기 휘어짐을 방지하여 스크린에 투영되는 화상의 화질을 향상시킬 수 있다.Disclosed is a method of manufacturing a thin film type optical path control device capable of preventing initial bending of an actuator. The method includes providing an active matrix having M × N transistors formed therein and a drain pad formed on one side thereof, forming a protective layer on top of the active matrix, ii) an etch stop layer on the protective layer. Forming a support of the actuator, the method comprising: forming a sacrificial layer on top of the patterned etch stop layer, and iii) flattening the sacrificial layer. Forming a support layer on top of the active matrix and the patterned sacrificial layer, forming a bottom electrode on top of the support layer, forming a strain layer on top of the bottom electrode, and the strain layer And forming an actuator comprising stacking an upper electrode on top of the. According to the above method, by etching the etch stop layer formed on the planarized protective layer to form the support part of the actuator, the thin films to be formed later can be stacked in a flat manner so that the stress distribution of the thin films can be uniform. By preventing the initial warp of the image quality of the image projected on the screen can be improved.

Description

Manufacturing method of thin film type optical path control device which can prevent initial bending of actuator

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로, 보다 상세하게는 액츄에이터의 지지부에서 발생하는 단차를 제거함으로써 상부에 적층되는 박막들을 평탄하게 형성하여 액츄에이터의 초기 휘어짐(initial tilting)을 방지하고, 광원으로부터 입사되는 광의 반사각을 일정하게 하여 광효율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing AMA (Actuated Mirror Arrays), which is a thin film type optical path control device, and more particularly, by removing the step generated from the support of the actuator, the thin films stacked on the top are formed to be flat to cause the initial bending of the actuator ( The present invention relates to a method of manufacturing a thin film type optical path control device capable of preventing initial tilting and improving light efficiency by making a constant reflection angle of light incident from a light source.

일반적으로 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathode Ray Tube) 등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display：LCD), DMD(Deformable Mirror Device), 그리고 AMA 등이 있다. 상기 CRT 장치는 화질은 우수하지만 화면의 대형화가 어려운 단점이 있다. 즉, 화면의 크기가 커짐에 따라서 장치의 중량과 용적이 증가하여 제조 비용이 상승하게 된다. 따라서, 광학적 구조가 간단하여 얇게 형성할 수 있으며 중량을 가볍게 할 수 있는 액정 표시 장치(LCD)가 개발되었다. 그러나, 액정 표시 장치는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 그 내부의 액정 물질의 응답 속도가 느리고, 장치가 과열되기 쉬운 문제점이 있었다. 이에 따라, 상기 문제점들을 해결하기 위하여 DMD 또는 AMA 등의 장치가 개발되었다. 현재, DMD 장치가 약 5％ 정도의 광효율을 가지는 것에 비하여 AMA는 10％ 이상의 광효율을 얻을 수 있다. 또한, AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지 않는다.In general, a spatial light modulator, which is an apparatus for projecting optical energy onto a screen, may be variously applied to optical communication, image processing, and information display apparatus. Such devices are classified into a direct view type image display device and a projection type image display device according to a method of projecting a light beam incident from a light source onto a screen. CRT (Cathode Ray Tube) or the like is a direct view type image display device, and a liquid crystal display (LCD), a deformable mirror device (DMD), and AMA is a projection type image display device. The CRT apparatus has a high image quality but has a disadvantage in that the screen is not large in size. In other words, as the size of the screen increases, the weight and volume of the device increase, thereby increasing the manufacturing cost. Therefore, a liquid crystal display (LCD) that has a simple optical structure and can be formed thin and has a light weight has been developed. However, the liquid crystal display device has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the light beam, the response speed of the liquid crystal material therein is slow, and the device tends to overheat. Accordingly, devices such as DMD or AMA have been developed to solve the above problems. Currently, AMA can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, AMA enhances contrast to produce a brighter and clearer image, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the luminous flux.

이러한 광로 조절 장치인 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하고 내부에 금속 전극을 형성한 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 변형부의 응답 속도가 느린 문제점이 있다. 이에 따라, 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic and mounts a ceramic wafer having a metal electrode formed therein in an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror on it. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a problem in that the response speed of the deformable part is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.

이러한 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일에 특허 출원한 특허출원 제96-42197호(발명의 명칭：멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.Such a thin film type optical path adjusting device is disclosed in Patent Application No. 96-42197 (name of the invention: thin film type optical path adjusting device which can control the stress of a membrane and a method of manufacturing the same) which the applicant has applied for a patent on September 24, 1996. have.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 2는 도 1에 도시한 장치를 AA′선으로 자른 단면도를 도시한 것이다.FIG. 1 shows a plan view of the thin film type optical path adjusting device described in the above prior application, and FIG. 2 shows a cross-sectional view taken along the line AA ′ of the device shown in FIG. 1.

도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는, M×N(M, N은 정수) 개의 MOS(Metal Oxide Semiconductor) 트랜지스터(transistor)(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(60)를 포함한다.1 and 2, the thin film type optical path control device includes M × N (M, N is an integer) metal oxide semiconductor (MOS) transistors (not shown) and a drain pad on one side. The active matrix 1 in which (5) is formed and the actuator 60 formed on the active matrix 1 are included.

상기 액티브 매트릭스(1)는 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.The active matrix 1 includes a protective layer 10 stacked on the active matrix 1 and the drain pad 5, and an etch stop layer 15 stacked on the protective layer 10.

상기 액츄에이터(60)는, 상기 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(20)을 개재하여 상기 식각 방지층(15)과 평행하게 형성된 단면을 갖는 멤브레인(25), 멤브레인(25)의 상부에 적층된 하부 전극(30), 하부 전극(30)의 상부에 적층된 변형층(35), 변형층(35)의 상부에 적층된 상부 전극(40), 변형층(35)의 일측으로부터 하부 전극(30), 멤브레인(25), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 형성된 비어 홀(45)의 내에 상기 하부 전극(30)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(50)을 포함한다.The actuator 60 has a cross section in which one side is in contact with a portion of the etch stop layer 15 in which the drain pad 5 is formed below, and the other side is formed in parallel with the etch stop layer 15 via the air gap 20. Membrane 25 having a structure, lower electrode 30 stacked on top of membrane 25, strained layer 35 stacked on top of lower electrode 30, upper electrode stacked on top of strained layer 35 40, the via hole 45 formed from one side of the strained layer 35 to the drain pad 5 through the lower electrode 30, the membrane 25, the etch stop layer 15, and the protective layer 10. The lower electrode 30 and the drain pad 5 includes a via contact 50 formed to be electrically connected to each other.

도 1을 참조하면, 멤브레인(25)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 멤브레인(25)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(25)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 돌출부가 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 1, one side of a plane of the membrane 25 has a rectangular concave portion at a central portion thereof, and the concave portion is formed in a stepped shape toward both edges. The other side of the plane of the membrane 25 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the protrusion of the membrane of the actuator adjacent to the concave portion of the membrane 25 is fitted, and the rectangular protrusion is fitted to the concave portion of the membrane of the adjacent actuator.

이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described with reference to the drawings.

도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다. 도 3a내지 도 3d에 있어서, 도 2와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.3A to 3D are manufacturing process diagrams of the apparatus shown in FIG. 2. 3A to 3D, the same reference numerals are used for the same members as in FIG.

도 3a를 참조하면, M×N 개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 인 실리케이트 유리(Phosphor Silicate Glass : PSG)로 구성된 보호층(10)을 적층한다. 보호층(10)은 화학 기상 증착(Chemical Vapor Deposition：CVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 보호층(10)은 후속하는 공정 동안 상기 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.Referring to FIG. 3A, a protection composed of Phosphor Silicate Glass (PSG) on top of an active matrix 1 having M × N transistors (not shown) and a drain pad 5 formed on one side thereof. Layer 10 is laminated. The protective layer 10 is formed to have a thickness of about 1.0 to about 2.0 μm using a chemical vapor deposition (CVD) method. The protective layer 10 protects the active matrix 1 in which the transistor is embedded during subsequent processing.

상기 보호층(10)의 상부에는 질화물을 사용하여 식각 방지층(15)을 적층한다. 식각 방지층(15)은 저압 화학 기상 증착(Low Pressure CVD : LPCVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 상기 보호층(10) 및 액티브 매트릭스(1)가 식각되어 손상을 입는 것을 방지한다.The etch stop layer 15 is stacked on the passivation layer 10 by using nitride. The etch stop layer 15 is formed to have a thickness of about 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the protective layer 10 and the active matrix 1 from being etched and damaged during the subsequent etching process.

식각 방지층(10)의 상부에는 희생층(17)이 적층된다. 희생층(17)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD : APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(17)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(17)의 표면을 스핀 온 글래스(Spin On Glass：SOG)를 사용하는 방법 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(17) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 식각하여 식각 방지층(15)의 일부를 노출시킨다.The sacrificial layer 17 is stacked on the etch stop layer 10. The sacrificial layer 17 is formed of phosphorous silicate glass (PSG) having a high concentration of phosphorus (PG) so as to have a thickness of about 1.0 to 3.0 μm using the Atmospheric Pressure Vapor Deposition (APCVD) method. Form. In this case, since the sacrificial layer 17 covers the upper portion of the active matrix 1 in which the transistor is embedded, the flatness of the surface thereof is very poor. Accordingly, the surface of the sacrificial layer 17 is planarized by using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Next, a portion of the sacrificial layer 17 in which the drain pad 5 is formed is etched to expose a portion of the etch stop layer 15.

도 3b를 참조하면, 멤브레인층(24)은 상기 노출된 식각 방지층(15)의 상부 및 희생층(17)의 상부에 0．1∼1．0㎛ 정도의 두께를 가지도록 적층된다. 상기 멤브레인층(24)은 실리콘 카바이드(silicon carbide)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200∼300℃의 온도 하에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C₆H₁₈Si₂로부터 발생한 실리콘(Si)과 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH₄와 CH₄의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인층(24) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인층(24)을 열처리한다.Referring to FIG. 3B, the membrane layer 24 is stacked on the exposed etch stop layer 15 and on the sacrificial layer 17 to have a thickness of about 0.1 to 1.0 μm. The membrane layer 24 is formed of silicon carbide at a temperature of 200 to 300 ° C. using a plasma enhanced CVD (PECVD) method. At this time, the silicon carbide is prepared by depositing silicon (Si) and carbon (C) generated from the liquid (liquid) C ₆ H ₁₈ Si ₂ . Alternatively, the silicon carbide may be prepared by depositing silicon and carbon generated from a mixture of SiH ₄ and CH ₄ . Subsequently, the membrane layer 24 made of silicon carbide is heat-treated at a temperature of 600 ° C. or lower to adjust the stress in the membrane layer 24.

상기 멤브레인층(24)의 상부에는 백금(Pt) 또는 탄탈륨(Ta) 등의 금속을 사용하여 하부 전극층(29)이 적층된다. 하부 전극층(29)은 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 하부 전극층(29)은 후에 하부 전극(30)으로 패터닝된다. 계속하여, 하부 전극층(29)을 각각의 화소(pixel)별로 분리하고 하부 전극(30)에 인가되는 신호의 단락을 위하여 상기 하부 전극층(29)을 IsoCutting한다.The lower electrode layer 29 is stacked on the membrane layer 24 using a metal such as platinum (Pt) or tantalum (Ta). The lower electrode layer 29 is formed to have a thickness of about 500 to 2000 mW using a sputtering method. The lower electrode layer 29 is later patterned into the lower electrode 30. Subsequently, the lower electrode layer 29 is separated for each pixel, and the lower electrode layer 29 is isocutted for a short circuit of a signal applied to the lower electrode 30.

도 3c를 참조하면, 상기 하부 전극층(29)의 상부에 PZT 또는 PLZT 등의 압전 물질을 사용하여 제1층(34)을 형성한다. 제1층(34)은 졸-겔(sol-gel) 법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(Rapid Thermal Annealing : RTA) 방법으로 열처리하여 상변이시킨다. 제1층(34)은 후에 변형층(35)으로 패터닝된다. 상부 전극층(39)은 제1층(34)의 상부에 적층된다. 상부 전극층(39)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상부 전극층(39)은 후에 상부 전극(40)으로 패터닝된다.Referring to FIG. 3C, the first layer 34 is formed on the lower electrode layer 29 using a piezoelectric material such as PZT or PLZT. The first layer 34 is formed to have a thickness of about 0.1-1 .0 μm, preferably about 0.4 μm by using a sol-gel method, and then rapid thermal Annealing: Heat transfer by RTA). The first layer 34 is later patterned into a strained layer 35. The upper electrode layer 39 is stacked on top of the first layer 34. The upper electrode layer 39 is formed of a metal having excellent electrical conductivity and reflectivity such as aluminum or platinum so as to have a thickness of about 500 to 2000 kPa using a sputtering method. The upper electrode layer 39 is later patterned into the upper electrode 40.

도 3d를 참조하면, 상부 전극층(39)의 상부에 포토 레지스트(도시되지 않음)를 도포한 후, 상부 전극층(39)을 소정의 형상으로 패터닝하여 상부 전극(40)을 형성한다. 상부 전극(40)에는 공통 전극선(도시되지 않음)으로부터 제2 신호(바이어스 신호)가 인가된다. 동시에 상부 전극(40)은 광원(도시되지 않음)으로부터 입사되는 광을 반사하는 거울의 역할도 수행한다. 상기와 같이 상부 전극층(39)을 패터닝할 때, 상부 전극(40)의 중앙부에 스트라이프(55)가 함께 형성된다. 스트라이프(55)는 액츄에이터(60)가 변형을 일으킬 때, 상부 전극(40)을 균일하게 휘게하여 광원으로부터 입사되는 광이 난반사 되는 것을 방지한다.Referring to FIG. 3D, after applying a photoresist (not shown) on the upper electrode layer 39, the upper electrode layer 39 is patterned into a predetermined shape to form the upper electrode 40. The second electrode (bias signal) is applied to the upper electrode 40 from a common electrode line (not shown). At the same time, the upper electrode 40 also serves as a mirror for reflecting light incident from a light source (not shown). When the upper electrode layer 39 is patterned as described above, stripes 55 are formed together at the center of the upper electrode 40. When the actuator 60 causes deformation, the stripe 55 uniformly bends the upper electrode 40 to prevent diffuse reflection of light incident from the light source.

이어서, 상기 제1층(34), 하부 전극층(29)을 상부 전극층(39)을 패터닝하는 방법과 동일한 방법을 사용하여 변형층(35) 및 하부 전극(30)을 형성한다. 하부 전극(30)에는 외부로부터 MOS 트랜지스터를 통하여 제1 신호(화상 신호)가 인가된다. 계속하여, 변형층(35)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(35), 하부 전극(30), 멤브레인층(24), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 상기 변형층(35)으로부터 드레인 패드(5)까지 비어 홀(43)을 형성한다. 이어서, 텅스텐(W), 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인 패드(5)와 하부 전극(30)이 전기적으로 연결되도록 비어 컨택(50)을 형성한다. 따라서, 비어 컨택(50)은 비어 홀(45) 내에서 하부 전극(30)으로부터 드레인 패드(5)까지 수직하게 형성된다. 그러므로, 액티브 매트릭스(1)에 내장된 트랜지스터로부터 전달된 제1 신호는 드레인 패드(5) 및 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 그리고, 상기 멤브레인층(24)을 패터닝하여 멤브레인(25)을 형성한 후, 희생층(17)을 플루오르화 수소(HF) 증기로 식각하고 세정 및 건조하여 AMA 소자를 완성한다.Subsequently, the strained layer 35 and the lower electrode 30 are formed using the same method as the method of patterning the first electrode 34 and the lower electrode layer 29 to the upper electrode layer 39. The first electrode (image signal) is applied to the lower electrode 30 through the MOS transistor from the outside. Subsequently, the strained layer 35, the lower electrode 30, the membrane layer 24, the etch stop layer 15, and the protective layer 10 are sequentially disposed from one side of the strained layer 35 to the top of the drain pad 5. The via hole 43 is formed from the strained layer 35 to the drain pad 5 by etching. Subsequently, a via contact 50 is formed to electrically connect the drain pad 5 and the lower electrode 30 to a metal such as tungsten (W), platinum, or titanium using a sputtering method. Thus, the via contact 50 is formed vertically from the lower electrode 30 to the drain pad 5 in the via hole 45. Therefore, the first signal transmitted from the transistor embedded in the active matrix 1 is applied to the lower electrode 30 through the drain pad 5 and the via contact 50. After the membrane layer 24 is patterned to form the membrane 25, the sacrificial layer 17 is etched with hydrogen fluoride (HF) vapor, washed and dried to complete an AMA device.

상술한 박막형 광로 조절 장치에 있어서, 액티브 매트릭스(1)에 내장된 트랜지스터로부터 전달된 제1 신호는 드레인 패드(5)와 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 또한, 상부 전극(40)에는 제2 신호가 인가되어 상부 전극(40)과 하부 전극(30) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(40)과 하부 전극(30) 사이에 형성된 변형층(35)이 변형을 일으킨다. 변형층(35)은 상기 전기장에 대하여 수직한 방향으로 변형을 일으키며, 변형층(35)을 포함하는 액츄에이터(60)는 상방으로 휘게 된다. 그러므로 액츄에이터(60) 상부의 상부 전극(40)도 같은 방향으로 휘어진다. 광원으로부터 입사되는 광속은 소정의 각도로 휘어진 상부 전극(40)에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the above-described thin film type optical path adjusting device, the first signal transmitted from the transistor embedded in the active matrix 1 is applied to the lower electrode 30 through the drain pad 5 and the via contact 50. In addition, a second signal is applied to the upper electrode 40 to generate an electric field between the upper electrode 40 and the lower electrode 30. By this electric field, the deformation layer 35 formed between the upper electrode 40 and the lower electrode 30 causes deformation. The deformation layer 35 causes deformation in a direction perpendicular to the electric field, and the actuator 60 including the deformation layer 35 is bent upward. Therefore, the upper electrode 40 on the actuator 60 is also bent in the same direction. The light beam incident from the light source is reflected by the upper electrode 40 bent at a predetermined angle, and then is projected onto the screen to form an image.

상기 선행 출원에 기재된 박막형 광로 조절 장치에 있어서, 액츄에이터의 지지부를 형성하기 위하여 희생층을 적층하여 표면을 평탄화시키고 액츄에이터의 지지부가 형성될 부분을 식각한 후, 상기 희생층의 상부에 액츄에이터를 구성하는 박막들을 적층하였다. 이 때, 액츄에이터의 지지부가 형성된 부분과 그 이외의 부분 사이에는 식각한 희생층의 두께만큼의 단차가 발생한다. 이로 인하여, 박막들 중 액츄에이터의 지지부와 나머지 부분들간의 응력 분포가 불균일하게 되어 액츄에이터의 초기 휘어짐 현상이 발생하며, 이에 따라 광원으로부터 입사되는 광의 반사각이 일정하지 않게 되어 스크린에 투영되는 화상의 화질이 저하되는 문제점이 있다.In the thin film type optical path adjusting device described in the preceding application, in order to form a support part of the actuator, a sacrificial layer is laminated to planarize the surface, and after etching the part where the support part of the actuator is to be formed, the actuator is formed on the sacrificial layer. Thin films were laminated. At this time, a step equal to the thickness of the sacrificial layer etched is generated between the portion where the support portion of the actuator is formed and the portion other than that. As a result, the stress distribution between the support portion and the remaining portions of the actuator among the thin films becomes uneven, which causes the initial bending of the actuator. As a result, the angle of reflection of the light incident from the light source is not constant. There is a problem of deterioration.

따라서, 본 발명의 목적은 액츄에이터의 지지부와 나머지 부분들간의 단차를 제거하여 상부에 적층되는 박막들을 평탄하게 형성함으로써, 박막들간의 응력 분포를 균일하게 하여 액츄에이터의 초기 휘어짐을 방지하고, 광효율을 향상시킬 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to remove the step between the support and the remaining portion of the actuator to form a thin film to be stacked on the top, to uniformly distribute the stress between the thin film to prevent the initial bending of the actuator, improving the light efficiency It is to provide a method of manufacturing a thin film type optical path control device that can be made.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.1 is a plan view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2는 도 1에 도시한 장치를 AA′선으로 자른 단면도이다.FIG. 2 is a cross-sectional view taken along line A′A ′ of the apparatus shown in FIG. 1.

도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.3A to 3D are manufacturing process diagrams of the apparatus shown in FIG. 2.

도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.4 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 5는 도 4에 도시한 장치를 BB′선으로 자른 단면도이다.FIG. 5 is a cross-sectional view taken along line B′B ′ of the apparatus shown in FIG. 4.

도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도이다.6A to 6E are manufacturing process diagrams of the apparatus shown in FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100：액티브 매트릭스 105：드레인 패드100: Active matrix 105: Drain pad

110：보호층 115：식각 방지층110: protective layer 115: etching prevention layer

120 : 희생층 125 : 지지층120: sacrificial layer 125: support layer

130 : 하부 전극 135 : 변형층130: lower electrode 135: strained layer

140 : 상부 전극 145 : 비어 홀140: upper electrode 145: via hole

150 : 비어 컨택 155 : 에어 갭150: via contact 155: air gap

160 : 스트라이프 200 : 액츄에이터160: stripe 200: actuator

상기 목적을 달성하기 위하여 본 발명은, M×N 개의 트랜지스터가 내장되고 일측에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계, 상기 액티브 매트릭스의 상부에 ⅰ) 보호층을 형성하는 단계, ⅱ) 상기 보호층의 상부에 식각 방지층을 형성하는 단계, ⅲ) 상기 식각 방지층을 패터닝하는 단계, ⅳ) 상기 패터닝된 식각 방지층의 상부에 희생층을 형성하는 단계 및 ⅴ) 상기 희생층을 평탄화하는 단계를 포함하는 액츄에이터의 지지부를 형성하는 단계, 그리고 상기 액티브 매트릭스 및 상기 패터닝된 희생층의 상부에 지지층을 형성하는 단계, 상기 지지층의 상부에 하부 전극을 형성하는 단계, 상기 하부 전극의 상부에 변형층을 형성하는 단계, 그리고 상기 변형층의 상부에 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In order to achieve the above object, the present invention provides an active matrix having M × N transistors embedded therein and a drain pad formed on one side thereof, and forming a protective layer on top of the active matrix; Forming an etch stop layer on top of the layer, iii) patterning the etch stop layer, iii) forming a sacrificial layer on top of the patterned etch stop layer, and iii) planarizing the sacrificial layer. Forming a support of the actuator, forming a support layer on top of the active matrix and the patterned sacrificial layer, forming a bottom electrode on top of the support layer, and forming a strained layer on top of the bottom electrode And forming an actuator on top of the strained layer. It provides a method of manufacturing a thin film type optical path control device comprising.

본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 인가된 제1 신호는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통하여 하부 전극에 인가된다. 이와 동시에 상부 전극에는 외부로부터 제2 신호가 인가되어 상부 전극과 하부 전극 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극과 하부 전극 사이에 형성된 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 수직한 방향으로 수축하며, 따라서 변형층을 포함하는 액츄에이터는 소정의 각도를 가지고 상방으로 휘어진다. 광원으로부터 입사되는 광은 소정의 각도로 경사진 상부 전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the thin film type optical path adjusting device according to the present invention, the first signal applied from the outside is applied to the lower electrode through the transistor, the drain pad, and the via contact embedded in the active matrix. At the same time, a second signal is applied to the upper electrode from the outside to generate an electric field between the upper electrode and the lower electrode. Due to this electric field, the strain layer formed between the upper electrode and the lower electrode causes deformation. The strained layer contracts in a direction perpendicular to the electric field, so the actuator including the strained layer is bent upwards at a predetermined angle. Light incident from the light source is reflected by the upper electrode inclined at a predetermined angle, and then is projected onto the screen to form an image.

따라서, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 평탄화한 보호층의 상부에 식각 방지층을 형성한 후 식각 방지층의 일부를 언더 컷하여 액츄에이터의 지지부를 형성함으로써, 액츄에이터의 지지부와 나머지 부분들간의 단차를 제거할 수 있다. 따라서, 이후에 형성되는 박막들을 균일하고 평탄하게 적층할 수 있으므로, 박막들간의 응력의 분포를 균일하게 할 수 있으며, 그 결과 액츄에이터의 초기 휘어짐을 방지하고 광원으로부터 입사되는 광의 반사각을 일정하게 하여 스크린에 투영되는 화상의 화질을 향상시킬 수 있다.Therefore, according to the manufacturing method of the thin film type optical path control apparatus according to the present invention, by forming an etch stop layer on the flattened protective layer and undercutting a portion of the etch stop layer to form a support part of the actuator, the support part and the remaining part of the actuator The step between them can be eliminated. Therefore, the thin films to be formed later can be stacked uniformly and evenly, thereby making it possible to uniformly distribute the stresses between the thin films, thereby preventing the initial bending of the actuator and making the reflection angle of the light incident from the light source constant. The image quality of the image projected on can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a manufacturing method of a thin film type optical path control apparatus according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 BB' 선으로 자른 단면도를 도시한 것이다.4 is a plan view of a thin film type optical path control device according to an embodiment of the present invention, Figure 5 is a cross-sectional view taken along the line B 'B' of the device shown in FIG.

도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.4 and 5, the thin film type optical path adjusting apparatus according to the present invention includes an active matrix 100 and an actuator 200 formed on the active matrix 100.

상기 액티브 매트릭스(100)는 실리콘(Si) 등의 반도체 기판(semiconductor substrate) 또는 유리나 알루미나(alumina)(Al₂O₃) 등의 절연 물질로 구성된다. 액티브 매트릭스(100)에는 외부로부터 제1 신호를 인가받아 스위칭 동작을 수행하기 위한 MOS 트랜지스터가 내장되어 있다. 상기 액티브 매트릭스(100)는, 상기 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 적층된 보호층(110)과 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.The active matrix 100 is made of a semiconductor substrate such as silicon (Si) or an insulating material such as glass or alumina (Al ₂ O ₃ ). The active matrix 100 has a built-in MOS transistor for receiving a first signal from the outside to perform a switching operation. The active matrix 100 includes a protective layer 110 stacked on the active matrix 100 and the drain pad 105 and an etch stop layer 115 stacked on the protective layer 110.

상기 액츄에이터(200)는 상기 식각 방지층(115) 중 아래에 드레인 패드(105)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(155)을 개재하여 상기 식각 방지층(115)과 평행하게 형성된 단면을 갖는 지지층(supporting layer)(125), 지지층(125)의 상부에 적층된 하부 전극(130), 하부 전극(130)의 상부에 적층된 변형층(135), 그리고 변형층(135)의 일측 상부에 적층된 상부 전극(140)을 포함한다. 상기 지지층(125) 중 아래에 드레인 패드(105)가 형성된 부분에 접촉되는 부분의 일측에는, 상기 변형층(135)의 일측으로부터 하부 전극(130), 지지층(125), 식각 방지층(115), 및 보호층(110)을 통하여 드레인 패드(105)까지 수직하게 형성된 비어 홀(150)의 내부에 상기 하부 전극(130)과 드레인 패드(105)가 서로 전기적으로 연결되도록 비어 컨택(155)이 형성된다.The actuator 200 has a cross-section formed in parallel with the etch stop layer 115 via one side of the etch stop layer 115 at one side thereof in contact with a portion where the drain pad 105 is formed and the other side through the air gap 155. A supporting layer 125 having a support layer 125, a lower electrode 130 stacked on top of the support layer 125, a strained layer 135 stacked on top of the lower electrode 130, and one side upper portion of the strained layer 135. The upper electrode 140 is stacked on. The lower electrode 130, the support layer 125, the etch stop layer 115, and the etch stop layer 115 may be formed at one side of the support layer 125, which is in contact with the portion where the drain pad 105 is formed below. And a via contact 155 is formed in the via hole 150 formed vertically through the protective layer 110 to the drain pad 105 so that the lower electrode 130 and the drain pad 105 are electrically connected to each other. do.

도 4를 참조하면, 상기 지지층(125)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 또한, 상기 지지층(125)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 지지층(125)의 오목한 부분에 인접한 액츄에이터의 지지층의 돌출된 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 액츄에이터의 지지층의 오목한 부분에 끼워지게 된다.Referring to FIG. 4, one side of the plane of the support layer 125 has a concave portion having a rectangular shape at the center thereof, and the concave portion is formed to have a stepped shape toward both edges. In addition, the other side of the plane of the support layer 125 has a rectangular protrusion that narrows stepwise toward the center portion corresponding to the concave portion. Therefore, the protruding portion of the support layer of the actuator adjacent to the concave portion of the support layer 125 is fitted, and the rectangular projection is fitted into the concave portion of the support layer of the adjacent actuator.

이하 상술한 본 발명의 바람직한 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도를 도시한 것이다. 도 6a 내지 도 6e에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6a to 6e show a manufacturing process diagram of the apparatus shown in FIG. 6A to 6E, the same reference numerals are used for the same members as in FIG.

도 6a를 참조하면, M×N 개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있고 일측에 드레인 패드(105)가 형성된 액티브 매트릭스(100)의 상부에 인 실리케이트 유리(PSG)를 사용하여 보호층(110)을 적층한다. 보호층(110)은 화학 기상 증착(CVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)를 보호한다.Referring to FIG. 6A, a protective layer may be formed by using an silicate glass PSG on an active matrix 100 having M × N MOS transistors (not shown) and a drain pad 105 formed on one side thereof. 110) are stacked. The protective layer 110 is formed to have a thickness of about 2000 GPa using a chemical vapor deposition (CVD) method. The protective layer 110 protects the active matrix 100 in which the transistor is embedded during subsequent processing.

상기 보호층(110)의 상부에는 질화물(nitride)을 사용하여 식각 방지층(115)을 형성한다. 식각 방지층(115)은 PECVD(Plasma Enhanced CVD) 방법을 이용하여 1. 2∼2. 0㎛ 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(115)은 후속하는 식각 공정 동안 상기 보호층(110) 및 액티브 매트릭스(100) 등이 식각되는 것을 방지한다. 이어서, 상기 식각 방지층(115) 중 후에 액츄에이터(200)의 지지부가 형성될 위치만을 남기고 나머지 부분을 1. 0∼1. 6㎛ 정도의 두께만큼 식각하여 제거함으로써, 액츄에이터(200)의 지지부를 형성한다. 바람직하게는, 상기 식각 방지층(115) 중 액츄에이터(200)의 지지부가 형성될 부분은 사각형의 형상으로 돌출되도록 식각 방지층(115)의 일부를 식각한다. 즉, 상기 액티브 매트릭스(100) 중 아래에 상기 드레인 패드(105)가 형성된 부분을 제외한 부분이 0. 2∼0. 4㎛ 정도의 두께를 갖도록 식각 방지층(115)의 일부를 식각하여 제거한다.An etch stop layer 115 is formed on the passivation layer 110 by using nitride. The etch stop layer 115 may be formed using a plasma enhanced CVD (PECVD) method. It is formed to have a thickness of about 0㎛. The etch stop layer 115 may prevent the protective layer 110, the active matrix 100, etc. from being etched during the subsequent etching process. Subsequently, the remaining portion of the etch stop layer 115 is left only at the position where the support portion of the actuator 200 is to be formed. By removing by etching by a thickness of about 6㎛, the support portion of the actuator 200 is formed. Preferably, a portion of the etch stop layer 115 on which the support portion of the actuator 200 is to be formed is etched a portion of the etch stop layer 115 to protrude in a rectangular shape. That is, the portion of the active matrix 100 except for the portion in which the drain pad 105 is formed is 0.2-2. A portion of the etch stop layer 115 is etched and removed to have a thickness of about 4 μm.

도 6b를 참조하면, 상기 식각 방지층(115)의 상부에는 희생층(120)이 적층된다. 희생층(120)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1．5∼2．0㎛ 정도의 두께를 가지도록 형성한다. 희생층(120)은 액츄에이터(200)를 형성하기 위한 적층을 용이하게 하는 기능을 수행한다. 이 경우, 희생층(120)은 액츄에이터(200)의 지지부 형성을 위하여 패터닝된 보호층(110)의 상부를 덮고 있으므로 그 표면이 평탄하지 않다. 따라서, 희생층(120)의 표면을 CMP 방법을 이용하여 상기 식각 방지층(115)과 같은 높이가 되도록 희생층(120)의 상부를 연마함으로써, 아래의 식각 방지층(115)을 노출시킨다. 따라서, 액츄에이터(200)의 지지부가 형성될 위치는 식각 방지층(115)이 노출된 상태이며, 나머지 부분은 희생층(120)이 채워진 상태로서 이들의 상면은 평탄하게 된다.Referring to FIG. 6B, a sacrificial layer 120 is stacked on the etch stop layer 115. The sacrificial layer 120 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 1.5 to about 2.0 μm using an atmospheric chemical vapor deposition (APCVD) method. The sacrificial layer 120 functions to facilitate lamination to form the actuator 200. In this case, since the sacrificial layer 120 covers the upper portion of the protective layer 110 patterned to form the support of the actuator 200, the surface thereof is not flat. Therefore, the upper portion of the sacrificial layer 120 is polished to have the same height as the etch stop layer 115 by using the CMP method, thereby exposing the etch stop layer 115 below. Therefore, the position at which the supporting part of the actuator 200 is to be formed is a state in which the etch stop layer 115 is exposed, and the remaining part is a state in which the sacrificial layer 120 is filled, and the upper surface thereof is flat.

종래에는 희생층을 적층한 후 액츄에이터의 지지부가 형성될 부분을 식각하여 제거함으로써, 액츄에이터의 지지부가 형성된 부분과 그 이외의 부분 사이에는 식각한 희생층의 두께만큼의 단차가 발생하였다. 이러한 단차로 인하여 액츄에이터의 지지부와 나머지 부분들간의 응력 분포가 불균일하게 되어 액츄에이터가 초기 휘어짐을 일으키는 경우가 많았다. 이에 비하여, 본 발명에서는 평탄화된 보호층의 상부에 형성한 식각 방지층 중 이후에 액츄에이터의 지지부가 형성될 위치만을 남기고 나머지 부분을 언더 컷(under cut)하여 제거함으로써, 액츄에이터의 지지부에서 단차가 발생하지 않게 되어 후속하여 적층되는 박막들은 평탄하게 형성될 수 있다.Conventionally, after stacking the sacrificial layer by etching to remove the portion to be formed the support portion of the actuator, a step by the thickness of the etched sacrificial layer occurred between the portion in which the support portion of the actuator is formed and other portions. Due to this step, the stress distribution between the support part and the rest of the actuator is uneven, which causes the initial bending of the actuator. On the other hand, in the present invention, the step is not generated at the support of the actuator by undercutting and removing the remaining part of the etch stop layer formed on the planarized protective layer, leaving only the position where the support of the actuator is to be formed later. Subsequently, the thin films subsequently stacked may be formed flat.

도 6c를 참조하면, 상기 노출된 식각 방지층(115)의 상부 및 희생층(120)의 상부에 제1층(124)을 적층한다. 제1층(124)은 질화물 또는 금속 등의 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 제1층(124)은 후에 지지층(125)으로 패터닝된다. 본 발명의 지지층(125)은 선행 출원에 기재된 멤브레인의 기능을 수행한다.Referring to FIG. 6C, the first layer 124 is stacked on the exposed etch stop layer 115 and on the sacrificial layer 120. The first layer 124 is formed to have a thickness of about 0.01 to 1.0 탆 using a low pressure chemical vapor deposition (LPCVD) method of a hard material such as nitride or metal. The first layer 124 is later patterned into a support layer 125. The support layer 125 of the present invention performs the function of the membrane described in the prior application.

상기 제1층(124)의 상부에는 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부 전극층(129)이 적층된다. 하부 전극층(129)은 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이와 동시에 하부 전극층(129)을 각각의 화소별로 독립적인 제1 신호를 인가하기 위하여 액츄에이터(200)가 형성되는 방향과 나란한 방향으로 Iso-cutting을 한다. 상기 하부 전극층(129)은 후에 제1 신호가 인가되는 하부 전극(130)으로 패터닝된다. 상기 하부 전극층(129)의 상부에는 PZT 또는 PLZT 등의 압전 물질로 구성된 제2층(134)이 적층된다. 제2층(134)은 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 그리고 상기 제2층(134)을 구성하는 압전 물질을 급속 열처리(RTA) 방법을 이용하여 열처리하여 상변이시킨다. 이어서, 제2층(134)을 구성하는 압전 물질을 분극(poling)시킨다. 제2층(134)은 후에 변형층(135)으로 패터닝된다.A lower electrode layer 129 made of a metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta) is stacked on the first layer 124. The lower electrode layer 129 is formed to have a thickness of about 0.01 to 1.0 탆 using a sputtering method or a chemical vapor deposition method. At the same time, the lower electrode layer 129 is iso-cutted in a direction parallel to the direction in which the actuator 200 is formed in order to apply an independent first signal for each pixel. The lower electrode layer 129 is later patterned with a lower electrode 130 to which a first signal is applied. A second layer 134 made of a piezoelectric material such as PZT or PLZT is stacked on the lower electrode layer 129. The second layer 134 has a thickness of about 0.1 to 1.0 µm, preferably about 0.4 µm using a sol-gel method, a sputtering method, or a chemical vapor deposition (CVD) method. Form to have. In addition, the piezoelectric material constituting the second layer 134 is subjected to heat treatment using a rapid heat treatment (RTA) method to phase change. Subsequently, the piezoelectric material constituting the second layer 134 is polarized. The second layer 134 is later patterned into the strained layer 135.

상부 전극층(139)은 상기 제2층(134)의 상부에 적층된다. 상부 전극층(139)은 알루미늄, 은 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극층(139)은 이후에 상부 전극(140)으로 패터닝된다.The upper electrode layer 139 is stacked on top of the second layer 134. The upper electrode layer 139 is formed of a metal having electrical conductivity and reflectivity, such as aluminum, silver, or platinum, to have a thickness of about 0.01 to 1.0 탆 using a sputtering method. The upper electrode layer 139 is then patterned into the upper electrode 140.

도 6d를 참조하면, 상기 상부 전극층(139)을 패터닝하여 소정의 화소의 형상을 갖는 상부 전극(140)을 형성한다. 이 때, 상부 전극(140)의 일측에는 스트라이프(160)가 함께 형성된다. 상부 전극(140)에는 공통 전극선(도시되지 않음)으로부터 제2 신호가 인가된다. 계속하여, 상기 제2층(134) 및 하부 전극층(129)을 차례로 패터닝하여 상부 전극(140)보다 넓은 면적의 화소 형상을 갖는 변형층(135) 및 변형층(135)보다 넓은 면적의 화소 형상을 갖는 하부 전극(130)을 형성한다. 상부 전극(140)에 제2 신호가 인가되고 하부 전극(130)에 제1 신호가 인가되면 상부 전극(140)과 하부 전극(130) 사이에 전기장이 발생한다. 이 전기장에 의하여 상기 변형층(135)이 변형을 일으킨다.Referring to FIG. 6D, the upper electrode layer 139 is patterned to form an upper electrode 140 having a predetermined pixel shape. At this time, the stripe 160 is formed together on one side of the upper electrode 140. The second signal is applied to the upper electrode 140 from a common electrode line (not shown). Subsequently, the second layer 134 and the lower electrode layer 129 are sequentially patterned to form a pixel layer having a larger area than the upper electrode 140 and a pixel layer having a larger area than the strain layer 135. A lower electrode 130 having a shape is formed. When the second signal is applied to the upper electrode 140 and the first signal is applied to the lower electrode 130, an electric field is generated between the upper electrode 140 and the lower electrode 130. The strained layer 135 causes deformation by this electric field.

계속하여, 상기 변형층(135)의 일측 상부로부터 드레인 패드(105)의 상부까지 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115), 그리고 보호층(110)을 차례로 식각하여 비어 홀(145)을 형성한다. 이어서, 비어 홀(145) 내에 텅스텐(W), 백금, 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 비어 컨택(150)을 형성한다. 비어 컨택(150)은 상기 드레인 패드(105)로부터 하부 전극(130)까지 형성되어 드레인 패드(105)와 하부 전극(130)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다. 그리고, 상기 제1층(124)을 패터닝하여 하부 전극(130) 보다 넓은 면적의 화소 형상을 갖는 지지층(125)을 형성한다.Subsequently, the strained layer 135, the lower electrode 130, the support layer 125, the etch stop layer 115, and the protective layer 110 from one side upper portion of the strained layer 135 to an upper portion of the drain pad 105. The via holes are sequentially etched to form via holes 145. Subsequently, a via contact 150 is formed in the via hole 145 by sputtering or chemical vapor deposition using a metal having excellent electrical conductivity such as tungsten (W), platinum, or titanium (Ti). The via contact 150 is formed from the drain pad 105 to the lower electrode 130 to electrically connect the drain pad 105 and the lower electrode 130. Therefore, the first signal applied from the outside is applied to the lower electrode 130 through the transistor, the drain pad 105, and the via contact 150 embedded in the active matrix 100. The first layer 124 is patterned to form a support layer 125 having a pixel shape having a larger area than the lower electrode 130.

도 6e를 참조하면, 상기 희생층(120)을 플루오르화 수소(HF) 증기를 사용하여 식각함으로써, 희생층(120)의 위치에 에어 갭(155)을 형성한 후, 남아 있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.Referring to FIG. 6E, the sacrificial layer 120 is etched using hydrogen fluoride (HF) vapor to form an air gap 155 at the position of the sacrificial layer 120, and then the remaining etching solution is removed. Rinse and dry treatment is performed to complete the AMA device.

상술한 바와 같이 M×N 개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시되지 않음)을 형성한다. 그리고, 후속하는 상부 전극(140)에 제2 신호를 인가하고 하부 전극(130)에 제1 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 액티브 매트릭스(100)를 소정의 두께까지 자른다(dicing). 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시되지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시되지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 식각하여 제거하고, 액티브 매트릭스(100)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시되지 않음)를 사용하여 연결함으로써 박막형 AMA 모듈(module)의 제조를 완성한다.After completing the M × N thin film type AMA devices as described above, the active matrix 100 may be sputtered or evaporated on a metal such as chromium (Cr), nickel (Ni), or gold (Au). Is deposited at the bottom of the to form an ohmic contact (not shown). In addition, an active matrix may be prepared in preparation for bonding a tape carrier package (TCP) (not shown) for applying a second signal to a subsequent upper electrode 140 and a first signal to the lower electrode 130. 100 is cut to a predetermined thickness. Subsequently, a photoresist layer (not shown) is formed over the pad of the AMA panel so that the pad of the AMA panel (not shown) has a sufficient height in preparation for TCP bonding. Subsequently, a portion of the photoresist layer on which the pad is formed is patterned to expose the pad of the AMA panel. Subsequently, the photoresist layer is etched and removed, the active matrix 100 is completely cut into a predetermined shape, and then the pad of the AMA panel and the pad of TCP are connected using an anisotropic conductive film (ACF) (not shown). This completes the manufacture of the thin film AMA module.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통해 하부 전극(130)에 인가된다. 동시에, 상부 전극(140)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이에 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이의 변형층(135)이 변형을 일으킨다. 변형층(135)은 발생한 전기장에 대하여 수직한 방향으로 수축하게 되며, 이에 따라 변형층(135)을 포함하는 상기 액츄에이터(200)는 소정의 각도를 가지고 상방으로 휘게 된다. 광을 반사하는 거울의 기능도 수행하는 상부 전극(140)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라서, 상부 전극(140)은 광원으로부터 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted from the outside through the pad of the TCP and the pad of the AMA panel is a transistor, a drain pad 105 and a via contact (embedded in the active matrix 100). It is applied to the lower electrode 130 through 150. At the same time, the second signal is applied to the upper electrode 140 from the outside through the common electrode line, thereby generating an electric field between the upper electrode 140 and the lower electrode 130. Due to this electric field, the strain layer 135 between the upper electrode 140 and the lower electrode 130 causes deformation. The strained layer 135 contracts in a direction perpendicular to the generated electric field, and the actuator 200 including the strained layer 135 is bent upward at a predetermined angle. Since the upper electrode 140, which also functions as a mirror that reflects light, is formed on the actuator 200, the upper electrode 140 is inclined together with the actuator 200. Accordingly, the upper electrode 140 reflects the light incident from the light source at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 평탄화된 보호층의 상부에 형성된 식각 방지층 중 액츄에이터의 지지부가 형성될 부분을 제외한 나머지 부분을 언더 컷(under cut)하여 제거함으로써, 액츄에이터의 지지부와 나머지 부분들간의 단차를 제거할 수 있다. 따라서, 이후에 형성되는 박막들을 균일하고 평탄하게 적층할 수 있으므로, 액츄에이터를 구성하는 박막들간의 응력의 분포를 균일하게 할 수 있다. 그 결과 액츄에이터의 초기 휘어짐을 방지할 수 있으며, 이에 따라 광원으로부터 입사되는 광의 반사각을 일정하게 하여 스크린에 투영되는 화상의 화질을 향상시킬 수 있다.According to the manufacturing method of the thin film type optical path control apparatus according to the present invention, the support portion of the actuator by removing the remaining portion except the portion of the etching prevention layer formed on the planarized protective layer to be formed under the cut (under cut) And the step between the rest can be eliminated. Therefore, since the thin films to be formed later can be stacked uniformly and evenly, the distribution of stress between the thin films constituting the actuator can be made uniform. As a result, it is possible to prevent the initial bending of the actuator, thereby improving the image quality of the image projected on the screen by making the angle of reflection of the light incident from the light source constant.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims

Providing an active matrix having M × N transistors embedded therein and having drain pads formed on one side thereof; Iii) forming a protective layer on top of the active matrix, ii) forming an etch stop layer on top of the protective layer, iii) patterning the etch stop layer, iii) on top of the patterned etch stop layer Forming a support of the actuator, comprising: forming a sacrificial layer, and iii) planarizing the sacrificial layer; And forming a support layer on top of the active matrix and the patterned sacrificial layer, forming a lower electrode on the support layer, forming a strain layer on the lower electrode, and an upper portion of the strain layer. Forming an actuator comprising the step of forming an upper electrode in the thin film type optical path control device manufacturing method comprising the step of forming.

The thin film type optical path control method of claim 1, wherein the forming of the etch stop layer comprises forming a nitride to have a thickness of 1.2 μm to 2.0 μm using a PECVD method. Method of manufacturing the device.

The thin film type optical path of claim 1, wherein the patterning of the etch stop layer comprises patterning the etch stop layer to protrude in a rectangular shape only on an upper portion of a portion of the active matrix in which the drain pad is formed. Method of manufacturing the regulating device.

The thin film type optical path of claim 3, wherein the patterning of the etch stop layer comprises patterning a portion of the anti-cut layer except for the protruding portion to have a thickness of 0.2 μm to 0.4 μm. Method of manufacturing the regulating device.

2. The method of claim 1, wherein the planarizing of the sacrificial layer is performed by exposing the protruding portion of the etch stop layer by using a chemical mechanical polishing (CMP) method. Way.