KR100235608B1 - Fabrication method of actuated mirror array having enhanced etching resistance at low temperature - Google Patents

Fabrication method of actuated mirror array having enhanced etching resistance at low temperature Download PDF

Info

Publication number
KR100235608B1
KR100235608B1 KR1019970006126A KR19970006126A KR100235608B1 KR 100235608 B1 KR100235608 B1 KR 100235608B1 KR 1019970006126 A KR1019970006126 A KR 1019970006126A KR 19970006126 A KR19970006126 A KR 19970006126A KR 100235608 B1 KR100235608 B1 KR 100235608B1
Authority
KR
South Korea
Prior art keywords
membrane
active matrix
forming
lower electrode
layer
Prior art date
Application number
KR1019970006126A
Other languages
Korean (ko)
Other versions
KR19980069194A (en
Inventor
박명현
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970006126A priority Critical patent/KR100235608B1/en
Publication of KR19980069194A publication Critical patent/KR19980069194A/en
Application granted granted Critical
Publication of KR100235608B1 publication Critical patent/KR100235608B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

내식성이 향상된 멤브레인을 갖는 박막형 광로 조절 장치의 제조 방법이 개시되어 있다. 상기 방법은 M×N개의 트랜지스터가 내장되고 일측 표면에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계, 그리고 ⅰ) 상기 액티브 매트릭스의 상부에 일산화이질소(N2O) 가스 및 실란(silane : SiH4) 가스를 반응시켜 형성한 질화실리콘을 증착하여 멤브레인을 형성하는 단계, ⅱ) 상기 멤브레인의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계 및 ⅳ) 상기 변형층의 일측 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함한다. 상기 방법에 따르면, 식각(etching)에 대한 저항성이 우수한 멤브레인을 형성할 수 있으며, 저온에서 멤브레인을 형성하므로 액티브 매트릭스의 손상을 방지할 수 있다. 또한 PECVD 방법을 이용하여 멤브레인을 적층함으로써, 멤브레인 내의 스트레스를 쉽게 조절할 수 있다.A method of manufacturing a thin film type optical path control device having a membrane having improved corrosion resistance is disclosed. The method includes providing an active matrix in which M × N transistors are embedded and a drain pad is formed on one surface thereof, and iii) dinitrogen monoxide (N 2 O) gas and silane (SiH 4 ) on top of the active matrix. Depositing silicon nitride formed by reacting gas to form a membrane; ii) forming a lower electrode on the membrane; iii) forming a strained layer on the lower electrode; Forming an actuator having forming an upper electrode on one side of the layer. According to the above method, a membrane having excellent resistance to etching can be formed, and since the membrane is formed at a low temperature, damage to the active matrix can be prevented. It is also possible to easily control the stress in the membrane by laminating the membrane using the PECVD method.

Description

저온에서 내식성이 향상된 멤브레인을 갖는 박막형 광로 조절 장치의 제조 방법Manufacturing method of thin film type optical path control device having membrane with improved corrosion resistance at low temperature

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)의 제조 방법에 관한 것으로서, 보다 상세하게는 저온에서 암모니아(NH3)를 포함하지 않은 반응 가스를 반응시켜 형성한 질화실리콘(silicon nitride)을 사용하여 멤브레인을 형성함으로써 식각(etching)에 대한 저항성을 향상시킬 수 있으며, PECVD(Plasma enhanced CVD) 방법을 이용하여 멤브레인을 형성함으로써 멤브레인 내의 스트레스를 쉽게 조절할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing AMA (Actuated Mirror Arrays), which is a thin film type optical path control device, and more particularly, to a silicon nitride formed by reacting a reaction gas containing no ammonia (NH 3 ) at a low temperature. It is possible to improve the resistance to etching by forming a membrane, and to manufacture a membrane using a plasma enhanced CVD (PECVD) method. will be.

일반적으로, 광학 에너지(optical energy)를 스크린 상에 투영하기 위한 장치인 공간적인 광 모듈레이터(spatial light modulator)는 광통신, 화상 처리 및 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 이러한 장치들은 광원으로부터 입사되는 광속을 스크린에 투영하는 방법에 따라서 직시형 화상 표시 장치와 투사형 화상 표시 장치로 구분된다. 직시형 화상 표시 장치로는 CRT(Cathode Ray Tube) 등이 있으며, 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display：LCD), DMD(Deformable Mirror Device), 그리고 AMA 등이 있다. 상기 CRT 장치는 화질은 우수하지만 화면의 대형화가 어려운 단점이 있다. 즉, 화면의 크기가 커짐에 따라서 장치의 중량과 용적이 증가하여 제조 비용이 상승하게 된다. 따라서, 광학적 구조가 간단하여 얇게 형성할 수 있으며 중량을 가볍게 할 수 있는 액정 표시 장치(LCD)가 개발되었다. 그러나, 액정 표시 장치는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 그 내부의 액정 물질의 응답 속도가 느리고, 장치가 과열되기 쉬운 문제점이 있었다. 이에 따라, 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 장치가 개발되었다. 현재, DMD 장치가 약 5％ 정도의 광효율을 가지는 것에 비하여 AMA는 10％ 이상의 광효율을 얻을 수 있다. 또한, AMA는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 의해 영향을 받지 않을 뿐만 아니라 광속의 극성에 영향을 끼치지 않는다.In general, a spatial light modulator, which is a device for projecting optical energy onto a screen, may be variously applied to optical communication, image processing, and information display devices. Such devices are classified into a direct view type image display device and a projection type image display device according to a method of projecting a light beam incident from a light source onto a screen. CRT (Cathode Ray Tube) or the like is a direct view type image display device, and a liquid crystal display (LCD), a deformable mirror device (DMD), and AMA is a projection type image display device. The CRT apparatus has a high image quality but has a disadvantage in that the screen is not large in size. In other words, as the size of the screen increases, the weight and volume of the device increase, thereby increasing the manufacturing cost. Therefore, a liquid crystal display (LCD) that has a simple optical structure and can be formed thin and has a light weight has been developed. However, the liquid crystal display device has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the light beam, the response speed of the liquid crystal material therein is slow, and the device tends to overheat. Accordingly, devices such as DMD or AMA have been developed to solve the above problems. Currently, AMA can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, AMA enhances contrast to produce a brighter and clearer image, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the luminous flux.

이러한 광로 조절 장치인 AMA는 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하고 내부에 금속 전극을 형성한 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되고, 변형부의 응답 속도가 느린 문제점이 있다. 이에 따라, 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic and mounts a ceramic wafer having a metal electrode formed therein in an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror on it. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a problem in that the response speed of the deformable part is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.

이러한 박막형 광로 조절 장치는 본 출원인이 1996년 6월 28일에 특허 출원한 특허출원 제96-25325호(발명의 명칭：균일한 스트레스 분포를 갖는 광로 조절 장치 및 이의 제조 방법)에 개시되어 있다.Such a thin film type optical path control device is disclosed in patent application No. 96-25325 (name of the invention: optical path control device having a uniform stress distribution and its manufacturing method), filed by the applicant on June 28, 1996.

도 1은 상기 선행출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이며, 도 2a 내지 도 2c는 도 1에 도시한 장치의 제조 공정도이다.1 is a cross-sectional view of the thin film type optical path adjusting device described in the above-mentioned prior application, and FIGS. 2A to 2C are manufacturing process diagrams of the device shown in FIG. 1.

도 1을 참조하면, 상기 박막형 광로 조절 장치는, 내부에 M×N(M, N은 정수)개의 트랜지스터(도시되지 않음)가 내장되고 일측 표면에 드레인(drain)(18)이 형성된 액티브 매트릭스((active matrix)10)와 상기 액티브 매트릭스(10)의 상부에 형성된 액츄에이터(actuator)(19)를 포함한다. 액티브 매트릭스(10)의 상부에는 보호층(12)이 형성되며, 보호층(12)의 상부에는 식각 방지층(14)이 형성된다.Referring to FIG. 1, the thin film type optical path control apparatus includes an active matrix having M × N (M, N is an integer) transistors (not shown) embedded therein and a drain 18 formed on one surface thereof. (active matrix) 10 and an actuator 19 formed on the active matrix 10. The protective layer 12 is formed on the active matrix 10, and the etch stop layer 14 is formed on the protective layer 12.

상기 액츄에이터(19)는, 상기 식각 방지층(14) 중 아래에 드레인(18)이 형성된 부분에 일측이 접촉되며 타측이 에어 갭(air gap)(16)을 개재하여 식각 방지층(14)과 평행하도록 적층된 멤브레인(20), 상기 멤브레인(20)의 상부에 적층된 하부 전극(22), 하부 전극(22)의 상부에 적층된 변형부(24), 변형부(24)의 일측 상부에 적층된 상부 전극(26), 그리고 변형부(24)의 타측 상부로부터 상기 드레인(18)까지 수직하게 형성된 비어 컨택(via contact)(28)을 포함한다. 상기 상부 전극(26)의 중앙부에는 스트라이프(stripe)(30)가 형성되어 있다.The actuator 19 has one side in contact with a portion of the etch stop layer 14 in which a drain 18 is formed below and the other side is parallel to the etch stop layer 14 via an air gap 16. The stacked membrane 20, the lower electrode 22 stacked on the membrane 20, the deformable portion 24 stacked on the lower electrode 22, and the upper side of the deformed portion 24. An upper electrode 26 and a via contact 28 formed vertically from the other upper portion of the deformable portion 24 to the drain 18 are included. A stripe 30 is formed at the center of the upper electrode 26.

이하 상기 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다. 도 2a 내지 도 2c에 있어서, 도 1과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.Hereinafter, a manufacturing method of the thin film type optical path control device will be described with reference to the drawings. In Figs. 2A to 2C, the same reference numerals are used for the same members as in Fig. 1.

도 2a를 참조하면, 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 일측 표면에 드레인(18)이 형성된 액티브 매트릭스(10)의 상부에 보호층(12)을 적층한다. 보호층(12)은 인 실리케이트 유리(Phospho-Silicate Glass：PSG)를 스핀 코팅(spin coating), 또는 화학 기상 증착(Chemical vapor Deposition：CVD) 방법을 이용하여 1㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(12)의 상부에는 식각 방지층(14)이 적층된다. 식각 방지층(14)은 질화물을 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 방법을 이용하여 2000Å 정도의 두께를 가지도록 형성한다.Referring to FIG. 2A, a protective layer 12 is disposed on an active matrix 10 having M × N (M and N are integers) MOS transistors (not shown) embedded therein and a drain 18 formed on one surface thereof. )). The protective layer 12 is formed to have a thickness of about 1 μm using Phospho-Silicate Glass (PSG) by spin coating or chemical vapor deposition (CVD). . An etch stop layer 14 is stacked on the passivation layer 12. The etch stop layer 14 is formed to have a thickness of about 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method.

식각 방지층(14)을 형성한 후, 식각 방지층(14)의 상부에 높은 인(P) 농도를 갖는 인 실리케이트 유리(PSG)로 구성된 희생층(15)을 적층시킨다. 희생층(15)은 대기압 화학 기상 증착(Atmospheric Pressure CVD：APCVD)을 이용하여 1㎛ 정도의 두께를 가지도록 형성한다. 이 때, 희생층(15)은 트랜지스터가 내장된 액티브 매트릭스(10)의 표면을 덮고 있으므로 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(Spin on Glass：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 희생층(15) 표면을 평탄화한다. 바람직하게는, CMP 공정을 이용하여 희생층(15)의 표면을 평탄화시킨다. 이어서, 상기 희생층(15) 중 하부에 드레인(18)이 형성되어 있는 부분을 식각하여 액츄에이터(19)의 지지부가 형성될 곳을 만든다. 따라서, 상기 식각 방지층(14) 중 아래에 드레인(18)이 형성된 부분이 노출된다.After the etch stop layer 14 is formed, a sacrificial layer 15 made of phosphorus silicate glass (PSG) having a high phosphorus (P) concentration is deposited on the etch stop layer 14. The sacrificial layer 15 is formed to have a thickness of about 1 μm by using Atmospheric Pressure Vapor Deposition (APCVD). At this time, since the sacrificial layer 15 covers the surface of the active matrix 10 in which the transistor is embedded, the surface flatness is very poor. Therefore, the surface of the sacrificial layer 15 is planarized using a method using spin on glass (SOG) or a chemical mechanical polishing (CMP) process. Preferably, the surface of the sacrificial layer 15 is planarized using a CMP process. Subsequently, a portion of the sacrificial layer 15 in which the drain 18 is formed is etched to form a place where the supporting portion of the actuator 19 is formed. Therefore, a portion in which the drain 18 is formed below the etch stop layer 14 is exposed.

도 2b를 참조하면, 상기 노출된 식각 방지층(14) 및 희생층(15)의 상부에는 멤브레인(20)이 적층된다. 상기 멤브레인은 이염화실란(SiH2Cl2: DCS), 암모니아(ammonia : NH3) 등의 반응 가스를 이용하여 형성된 질화실리콘(silicon nitride)(SixNy)으로 구성된다. 멤브레인(20)은 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 방법을 이용하여 700∼800℃ 정도의 온도에서 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이 때, 멤브레인(20)은 그 내부의 스트레스(stress)를 조절하기 위하여 실리콘(Si)과 질소(N)의 조성이 다른 다층막을 증착시킨다.Referring to FIG. 2B, a membrane 20 is stacked on the exposed etch stop layer 14 and the sacrificial layer 15. The membrane is composed of silicon nitride (Si x N y ) formed using a reaction gas such as silane dichloride (SiH 2 Cl 2 : DCS), ammonia (NH 3 ), or the like. The membrane 20 is formed to have a thickness of about 0.01 to 1.0 탆 at a temperature of about 700 to 800 ° C. using a low pressure chemical vapor deposition (LPCVD) method. At this time, the membrane 20 deposits a multilayer film having a different composition of silicon (Si) and nitrogen (N) in order to control stress therein.

도 2b를 참조하면, 상기 멤브레인(20)의 상부에 백금(Pt), 또는 백금-탄탈륨(Pt-Ta)으로 구성된 하부 전극(22)을 형성한다. 하부 전극(22)은 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å의 두께를 가지도록 형성한다. 변형부(24)는 하부 전극(22)의 상부에 PZT(Pb(Zr,Ti)O3), 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질을 사용하여 0．1 ∼1．0㎛ 정도의 두께를 가지도록 적층한다. 변형부(24)는 졸-겔(Sol-Gel) 방법을 이용하여 형성한 후, 급속 열처리(Rapid Thermal Annealing：RTA) 방법을 이용하여 변형부(24)를 상변이시킨다.Referring to FIG. 2B, a lower electrode 22 formed of platinum (Pt) or platinum-tantalum (Pt-Ta) is formed on the membrane 20. The lower electrode 22 is formed to have a thickness of 500 to 2000 mW using a sputtering method. The deformable portion 24 uses piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) on the lower electrode 22 to form 0. 1. Laminate to have a thickness of about 1 to 1.0 μm. The deformable portion 24 is formed using a sol-gel method, and then the deformed portion 24 is phase-transformed using a rapid thermal annealing (RTA) method.

도 2c를 참조하면, 상기 변형부(24)의 상부에는 상부 전극(26)이 적층된다. 상부 전극(26)은 알루미늄(Al), 또는 백금을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 이어서, 상부 전극(26), 변형부(24), 하부 전극(22), 그리고 멤브레인(20)을 픽셀(pixel) 형상으로 순차적으로 패터닝(patterning)한다. 이 때, 상부 전극(26)의 중앙부에는 스트라이프(30)가 형성되도록 상부 전극(26)을 패터닝한다. 또한, 상기 드레인(18)과 하부 전극(22)을 전기적으로 연결시키기 위하여 비어 컨택(28)을 형성한다. 비어 컨택(28)은 변형부(24), 하부 전극(22), 멤브레인(20), 식각 방지층(14), 그리고 보호층(12)을 차례로 식각한 후, 텅스텐(W), 또는 티타늄(Ti)을 리프트-오프(lift-off) 방법을 이용하여 형성한다. 그리고, 희생층(15)을 플루오르화 수소(HF) 증기를 사용하여 식각한 후, 소자를 세정 및 건조하여 완성한다.Referring to FIG. 2C, an upper electrode 26 is stacked on the deformable portion 24. The upper electrode 26 is formed of aluminum (Al) or platinum so as to have a thickness of about 500 to 2000 mW using a sputtering method. Subsequently, the upper electrode 26, the deformable portion 24, the lower electrode 22, and the membrane 20 are sequentially patterned in a pixel shape. At this time, the upper electrode 26 is patterned such that a stripe 30 is formed at the center of the upper electrode 26. In addition, a via contact 28 is formed to electrically connect the drain 18 and the lower electrode 22. The via contact 28 sequentially etches the deformable portion 24, the lower electrode 22, the membrane 20, the etch stop layer 14, and the protective layer 12, and then tungsten (W) or titanium (Ti). ) Is formed using a lift-off method. After the sacrificial layer 15 is etched using hydrogen fluoride (HF) vapor, the device is cleaned and dried to complete.

그러나 상기 선행출원에 기재된 박막형 광로 조절 장치에 있어서, 멤브레인은 LPCVD 방법에 의하여, 이염화실란(SiH2Cl2:DCS), 암모니아(NH3) 등의 가스를 반응시켜 형성한 질화실리콘을 적층하여 형성하였다. 이 경우, 질화실리콘으로 구성된 멤브레인이 700∼800℃의 고온에서 형성되므로 MOS 트랜지스터가 내장된 액티브 매트릭스가 스파이킹(spiking) 등의 열적 손상(thermal attack)을 입는 문제점이 있었다. 그리고, 멤브레인 내의 스트레스를 조절하기 위하여 실리콘과 질소의 조성이 다른 다층막으로 멤브레인을 형성하므로 공정이 복잡해지고 공정의 재현성이 낮아지는 단점이 있다.However, in the thin film type optical path control apparatus described in the above-mentioned prior application, the membrane is formed by stacking silicon nitride formed by reacting gases such as silane dichloride (SiH 2 Cl 2 : DCS), ammonia (NH 3 ), etc. by LPCVD method. It was. In this case, since the membrane formed of silicon nitride is formed at a high temperature of 700 to 800 ° C., there is a problem in that the active matrix in which the MOS transistor is embedded suffers a thermal attack such as spiking. In addition, since the membrane is formed of a multilayer film having different compositions of silicon and nitrogen in order to control stress in the membrane, the process is complicated and the reproducibility of the process is low.

또한, PECVD 방법에 의하여 형성된 질화실리콘을 적층하여 멤브레인을 형성한 경우, LPCVD 방법에 의한 것보다는 저온에서 멤브레인을 형성할 수 있으나, 플루오르화 수소(HF)에 대한 저항성이 약하다. 이것은 그 반응 가스로서 암모니아 가스를 사용하기 때문이며, 이로 인하여 질화실리콘층 내에 수소(H) 트랩이 발생하게 되고, 이렇게 형성된 수소 트랩으로 인하여 멤브레인이 후속되는 식각 공정의 영향을 받아 쉽게 식각되는 문제점이 있었다.In addition, when the silicon nitride formed by the PECVD method is laminated to form a membrane, the membrane can be formed at a lower temperature than by the LPCVD method, but the resistance to hydrogen fluoride (HF) is weak. This is because ammonia gas is used as the reaction gas, which causes hydrogen (H) traps to occur in the silicon nitride layer, and thus the hydrogen traps are easily etched under the influence of the subsequent etching process. .

따라서, 본 발명의 목적은 저온에서 식각에 대한 저항성이 우수한 멤브레인을 형성할 수 있으며, 멤브레인의 스트레스를 쉽게 조절할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a thin film type optical path control device that can form a membrane excellent in etching resistance at low temperatures, and can easily control the stress of the membrane.

도 1은 본 출원인이 선행 출원한 박막형 광로 조절 장치의 단면도이다.1 is a cross-sectional view of a thin film type optical path control device previously applied by the present applicant.

도 2a 내지 도 2c는 도 1에 도시한 장치의 제조 공정도이다.2A to 2C are manufacturing process diagrams of the apparatus shown in FIG. 1.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film type optical path control apparatus according to the present invention.

도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도이다.4 is a cross-sectional view of the apparatus shown in FIG. 3 taken along line A′A ′.

도 5a 내지 도 5e는 도 4에 도시한 장치의 제조 공정도이다.5A to 5E are manufacturing process diagrams of the apparatus shown in FIG. 4.

＜도면의 주요 부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

131 : 액티브 매트릭스 133 : 액츄에이터131: active matrix 133: actuator

135 : 드레인 패드 137 : 보호층135: drain pad 137: protective layer

139 : 식각 방지층 141 : 희생층139: etch stop layer 141: sacrificial layer

143 : 멤브레인 145 : 하부 전극143 membrane 145 lower electrode

147 : 변형층 149 : 상부 전극147: strained layer 149: upper electrode

151 : 스트라이프 153 : 비어 홀151 stripe 153 empty hole

155：비어 컨택 157 : 에어 갭155 ： Beer contact 157: Air gap

상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,

M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 표면에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고Providing an active matrix having M × N (M, N is an integer) transistors and a drain pad formed on one surface thereof; And

ⅰ) 상기 액티브 매트릭스의 상부에 일산화이질소(N2O) 가스 및 실란(SiH4)가스를 반응시켜 형성한 질화실리콘을 사용하여 멤브레인을 형성하는 단계, ⅱ) 상기 멤브레인의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계 및 ⅳ) 상기 변형층의 일측 상부에 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.Iii) forming a membrane using silicon nitride formed by reacting dinitrogen monoxide (N 2 O) gas and silane (SiH 4 ) gas on top of the active matrix, ii) forming a lower electrode on top of the membrane And (iii) forming an actuator on the upper side of the lower electrode and iii) forming an upper electrode on one side of the strained layer. Provide a method.

본 발명에 따른 박막형 광로 조절 장치에 있어서, 화상 신호는 액티브 매트릭스에 내장된 트랜지스터로부터 드레인 패드와 비어 컨택을 통하여 신호 전극인 하부 전극에 인가된다. 또한, 공통 전극인 상부 전극에는 바이어스 전압이 인가되어 상부 전극과 하부 전극 사이에 전계가 발생한다. 이 전계에 의하여 상부 전극과 하부 전극 사이에 적층되어 있는 변형층이 변형을 일으킨다. 변형층은 전계에 대하여 수직한 방향으로 수축하며, 변형층을 포함하는 액츄에이터는 소정의 각도로 휘게된다. 따라서 액츄에이터 상부의 상부 전극도 같은 방향으로 경사진다. 광원으로부터 입사되는 광속은 소정의 각도로 경사진 상부 전극에 의해 반사된 후, 스크린에 투영되어 화상을 맺는다.In the thin film type optical path adjusting device according to the present invention, an image signal is applied to a lower electrode which is a signal electrode through a drain pad and a via contact from a transistor embedded in an active matrix. In addition, a bias voltage is applied to the upper electrode, which is a common electrode, to generate an electric field between the upper electrode and the lower electrode. By this electric field, the strained layer laminated between the upper electrode and the lower electrode causes deformation. The strained layer contracts in a direction perpendicular to the electric field, and the actuator including the strained layer is bent at a predetermined angle. Therefore, the upper electrode on the actuator is also inclined in the same direction. The light beam incident from the light source is reflected by the upper electrode inclined at a predetermined angle, and then is projected onto the screen to form an image.

그러므로, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 저온에서 암모니아(NH3)를 포함하지 않는 반응 가스를 반응시켜 형성한 질화실리콘(silicon nitride)을 적층하여 멤브레인을 형성함으로써 식각(etching)에 대한 저항성을 향상시킬 수 있으며, PECVD(Plasma enhanced CVD) 방법을 이용하여 멤브레인을 적층함으로써 멤브레인 내의 스트레스를 쉽게 조절할 수 있다.Therefore, in the method of manufacturing the thin film type optical path control device according to the present invention, etching is performed by forming a membrane by stacking silicon nitride formed by reacting a reaction gas containing no ammonia (NH 3 ) at low temperature. ), And the stress in the membrane can be easily controlled by stacking the membrane using a plasma enhanced CVD (PECVD) method.

이하 첨부된 도면들을 참조로 하여 본 발명의 일실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다. 도 3 및 도 4를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 일측 표면에 드레인 패드(drain pad)(135)가 형성된 액티브 매트릭스(131)와 액티브 매트릭스(131)의 상부에 형성된 액츄에이터(133)를 포함한다.3 is a plan view showing a thin film type optical path adjusting device according to the present invention, and FIG. 4 is a cross-sectional view taken along line AA ′ of the device shown in FIG. 3. 3 and 4, the thin film type optical path adjusting device according to the present invention includes an active matrix 131 having an drain pad 135 formed on one surface thereof, and an actuator 133 formed on the active matrix 131. ).

상기 액티브 매트릭스(131)는 액티브 매트릭스(131) 및 드레인 패드(135)의 상부에 적층된 보호층(passivation layer)(137)과 보호층(137)의 상부에 적층된 식각 방지층(etch stop layer)(139)을 포함한다. 상기 액티브 매트릭스(131)의 내부에는 M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있다.The active matrix 131 includes a passivation layer 137 stacked on the active matrix 131 and the drain pad 135 and an etch stop layer stacked on the passivation layer 137. (139). M × N MOS transistors (not shown) are embedded in the active matrix 131.

상기 액츄에이터(133)는, 상기 식각 방지층(139) 중 아래에 드레인 패드(135)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(157)을 개재하여 상기 식각 방지층(139)과 평행하도록 적층된 단면을 갖는 멤브레인(membrane)(143), 멤브레인(143)의 상부에 적층된 하부 전극(bottom electrode)(145), 하부 전극(145)의 상부에 적층된 변형층(active layer)(147), 변형층(147)의 일측 상부에 적층된 상부 전극(top electrode)(149), 변형층(147)의 타측으로부터 하부 전극(145), 멤브레인(143), 식각 방지층(139) 및 보호층(137)을 통하여 상기 드레인 패드(135)까지 형성된 비어 홀(via hole)(153), 그리고 비어 홀(153) 내에 상기 하부 전극(145)과 드레인 패드(135)가 서로 전기적으로 연결되도록 형성된 비어 컨택(via contact)(155)을 포함한다. 그리고, 상기 상부 전극(149)의 중앙부에는 스트라이프(stripe)(151)가 형성된다.The actuator 133 may have one side in contact with a portion of the etch stop layer 139 in which the drain pad 135 is formed, and the other side thereof may be stacked in parallel with the etch stop layer 139 through the air gap 157. A membrane 143 having a cross section, a bottom electrode 145 stacked on top of the membrane 143, an active layer 147 stacked on top of the bottom electrode 145, The top electrode 149 stacked on one side of the strained layer 147, the lower electrode 145, the membrane 143, the etch stop layer 139, and the protective layer 137 from the other side of the strained layer 147. Via holes 153 formed to the drain pad 135 through the drain pad 135, and a via contact formed to electrically connect the lower electrode 145 and the drain pad 135 to each other in the via hole 153. via contact) 155. In addition, a stripe 151 is formed at the center of the upper electrode 149.

도 3을 참조하면, 멤브레인(143)의 평면은, 일측이 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성되고, 타측이 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(143)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 3, the plane of the membrane 143 has one side having a rectangular concave portion at the center thereof, and the concave portion is formed in a step-wide shape toward both edges, and the other side has the concave portion. Corresponding to the central portion has a rectangular projection that narrows toward the step. Therefore, the concave portion of the membrane of the actuator adjacent to the concave portion of the membrane 143 is fitted, and the rectangular projection is fitted to the concave portion of the adjacent membrane.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control apparatus will be described in detail with reference to the accompanying drawings.

도 5a 내지 도 5e는 도 4에 도시한 장치의 제조 공정도이다. 도 5a내지 도 5e에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.5A to 5E are manufacturing process diagrams of the apparatus shown in FIG. 4. 5A to 5E, the same reference numerals are used for the same members as in FIG.

도 5a를 참조하면, M×N개의 트랜지스터(도시되지 않음)가 내장되고 일측 표면에 드레인 패드(135)가 형성된 액티브 매트릭스(131)의 상부에 인 실리케이트 유리(PSG)를 사용하여 보호층(137)을 적층한다. 보호층(137)은 화학 기상 증착(CVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(137)은 후속하는 공정으로부터 액티브 매트릭스(131)를 보호한다.Referring to FIG. 5A, a protective layer 137 is formed by using silicate glass PSG on top of an active matrix 131 having M × N transistors (not shown) and a drain pad 135 formed on one surface thereof. )). The protective layer 137 is formed to have a thickness of about 1.0 to 2.0 µm using the chemical vapor deposition (CVD) method. The protective layer 137 protects the active matrix 131 from subsequent processes.

상기 보호층(137)의 상부에는 질화물(nitride)을 사용하여 식각 방지층(139)이 적층된다. 식각 방지층(139)은 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(139)은 후속하는 식각 공정 동안 보호층(137) 및 액티브 매트릭스(131) 등이 식각되는 것을 방지한다.An etch stop layer 139 is stacked on the passivation layer 137 by using nitride. The etch stop layer 139 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 139 may prevent the protective layer 137, the active matrix 131, and the like from being etched during the subsequent etching process.

식각 방지층(139)의 상부에는 희생층(sacrificial layer)(141)이 적층된다. 희생층(141)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(141)은 트랜지스터가 내장된 액티브 매트릭스(131)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(141)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법, 또는 CMP 방법을 이용하여 평탄화시킨다. 이어서, 희생층(141) 중 아래에 드레인 패드(135)가 형성되어 있는 부분을 패터닝하여 식각 방지층(139)의 일부를 노출시킨다.A sacrificial layer 141 is stacked on the etch stop layer 139. The sacrificial layer 141 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus (PG) to have a thickness of about 1.0 to about 2.0 μm using an atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 141 covers the upper portion of the active matrix 131 in which the transistor is embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 141 is planarized by using a spin on glass (SOG) method or a CMP method. Subsequently, a portion of the sacrificial layer 141 in which the drain pad 135 is formed is patterned to expose a portion of the etch stop layer 139.

도 5b를 참조하면, 상기 노출된 식각 방지층(139)의 상부 및 희생층(141)의 상부에는 멤브레인(143)이 적층된다. 상기 멤브레인(143)은 일산화이질소(nitrous oxide : N2O) 및 실란(SiH4)만으로 이루어진 반응 가스를 반응시켜 형성한 질화실리콘을 0．1∼1．0㎛ 정도의 두께로 적층하여 형성한다. 상기 멤브레인(143)은 질화실리콘을 PECVD(Plasma Enhanced CVD) 방법을 이용하여 형성한다. 종래에는 상기 질화실리콘을 형성하기 위하여 질소(N)의 공급원으로서 암모니아(NH3) 가스를 포함하였다. 그러나 암모니아 가스를 반응 가스 내에 첨가했을 경우, 암모니아 내의 다량의 수소 원자들로 인하여 멤브레인 내에 수소(H) 트랩(trap)이 많이 발생하게 되어, 후속되는 식각 공정에서 플루오르화 수소(HF) 증기에 대한 식각 저항성이 저하된다. 따라서, 본 발명에서는 암모니아 가스를 포함하지 않는 반응 가스를 반응시켜 질화실리콘을 형성한 후, 이를 증착시켜 멤브레인(143)을 형성함으로써 멤브레인 내에 수소 트랩의 발생을 최소화할 수 있다. 본 발명에 따라 제조된 멤브레인(143)은 플루오르화 수소 증기에 대한 식각율이 200∼500Å/hr 정도이므로 식각에 대한 저항성을 크게 향상시킬 수 있다. 또한, 종래의 멤브레인의 제조 공정에서 암모니아 가스는 박막의 균일성을 향상시키는 기능도 수행하였지만, 본 발명에서는 암모니아 가스를 반응 가스에 포함시키지 않더라도 ±1. 5% 이하의 충분한 막균일성을 얻을 수 있다.Referring to FIG. 5B, a membrane 143 is stacked on the exposed etch stop layer 139 and on the sacrificial layer 141. The membrane 143 is formed by stacking silicon nitride formed by reacting a reaction gas consisting of only nitrogen oxide (N 2 O) and silane (SiH 4 ) to a thickness of about 0.01 to 1.0 μm. . The membrane 143 is formed of silicon nitride using a plasma enhanced CVD (PECVD) method. Conventionally, ammonia (NH 3 ) gas was included as a source of nitrogen (N) to form the silicon nitride. However, when ammonia gas is added into the reaction gas, a large amount of hydrogen atoms in the ammonia generate a large number of hydrogen (H) traps in the membrane, which may cause the subsequent etching process to Etch resistance is reduced. Therefore, in the present invention, after forming a silicon nitride by reacting a reaction gas containing no ammonia gas, it is possible to minimize the generation of hydrogen traps in the membrane by depositing it to form the membrane 143. Membrane 143 manufactured according to the present invention can greatly improve the resistance to etching because the etching rate for the hydrogen fluoride vapor is about 200 ~ 500 Pa / hr. In addition, although the ammonia gas also performed the function of improving the uniformity of the thin film in the conventional membrane manufacturing process, in the present invention, even if ammonia gas is not included in the reaction gas, ± 1. Sufficient film uniformity of 5% or less can be obtained.

더욱이, 질화실리콘으로 구성된 상기 멤브레인(143)은 PECVD 방법을 이용하면, 400℃ 이하의 온도에서 형성된다. 상기 선행 출원에 기재된 박막형 광로 조절 장치에 있어서는 저압 화학 기상 증착(LPCVD) 방법을 이용하여 700∼800℃의 고온에서 멤브레인을 형성하며, 멤브레인 내의 스트레스를 조절하기 위하여 실리콘과 질소의 조성을 변화시킨 다층막을 적층하는 공정이 필요하였다. 그러나, 멤브레인의 형성 온도가 700℃ 이상이 되면 액티브 매트릭스가 고온으로 인한 손상을 받을 수 있으며, 실리콘과 질소의 조성을 변화시킨 다층막을 적층하는 공정은 그 난이도가 매우 높으며 공정의 재현성이 낮다. 본 발명에 있어서는, 질화실리콘을 PECVD 방법으로 400℃ 이하의 온도에서 증착시킴으로써 액티브 매트릭스(131)가 손상을 입게 되는 것을 방지할 수 있다. 또한 멤브레인(143) 내의 스트레스 조절은 박막의 증착시 플라즈마 주파수(plasma frequency)를 변화시킴으로써 용이하게 할 수 있다.Further, the membrane 143 made of silicon nitride is formed at a temperature of 400 ° C. or lower by using the PECVD method. In the thin film type optical path control apparatus described in the above-mentioned prior application, a membrane is formed at a high temperature of 700 to 800 ° C. by using a low pressure chemical vapor deposition (LPCVD) method, and a multilayer film in which the composition of silicon and nitrogen is changed to control stress in the membrane The lamination process was needed. However, when the formation temperature of the membrane is 700 ° C or higher, the active matrix may be damaged due to high temperature, and the process of laminating the multilayer film having the silicon and nitrogen composition changed is very difficult and the reproducibility of the process is low. In the present invention, it is possible to prevent the active matrix 131 from being damaged by depositing silicon nitride at a temperature of 400 ° C. or lower by PECVD. Stress control within the membrane 143 can also be facilitated by changing the plasma frequency upon deposition of the thin film.

도 5c를 참조하면, 신호 전극인 하부 전극(145)은 상기 멤브레인(143)의 상부에 형성된다. 상기 하부 전극(145)은 백금, 또는 탄탈륨 등의 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 신호 전극인 하부 전극(145)에는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 발생한 화상 신호가 상기 드레인 패드(135) 및 비어 컨택(155)을 통하여 인가된다. 그리고, 하부 전극(145)을 각 픽셀(pixel) 별로 분리하기 위하여 Iso-Cutting을 한다.Referring to FIG. 5C, a lower electrode 145, which is a signal electrode, is formed on the membrane 143. The lower electrode 145 is formed of a metal such as platinum or tantalum so as to have a thickness of about 500 to 2000 microns using a sputtering method. An image signal generated from a transistor embedded in the active matrix 131 is applied to the lower electrode 145, which is a signal electrode, through the drain pad 135 and the via contact 155. Then, Iso-Cutting is performed to separate the lower electrode 145 for each pixel.

상기 하부 전극(145)의 상부에는 PZT, 또는 PLZT로 구성된 변형층(147)이 적층된다. 변형층(147)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(147)은 상부 전극(149)과 하부 전극(145) 사이에 발생하는 전계에 의하여 변형을 일으킨다.A deformed layer 147 formed of PZT or PLZT is stacked on the lower electrode 145. The strained layer 147 is formed to have a thickness of about 0.1-1 .0 μm, preferably about 0.4 μm by using a sol-gel method, a sputtering method, or a chemical vapor deposition method. Heat-transfer by RTA) to change phase. The strained layer 147 is deformed by an electric field generated between the upper electrode 149 and the lower electrode 145.

상부 전극(149)은 상기 변형층(147)의 일측 상부에 적층된다. 상부 전극(149)은 알루미늄, 은, 또는 백금 등의 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상기 상부 전극(149)은 공통 전극으로서 바이어스 전압이 인가된다. 따라서, 상기 하부 전극(145)에 화상 신호가 인가되고 상부 전극(149)에 바이어스 전압이 인가되면, 상부 전극(149)과 하부 전극(145) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형층(147)이 변형을 일으키게 된다. 알루미늄, 은 또는 백금 등으로 구성된 상기 상부 전극(149)은 전기 전도성 및 반사 특성이 우수하므로 바이어스 전극의 기능뿐만 아니라 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다.The upper electrode 149 is stacked on one side of the strained layer 147. The upper electrode 149 is formed of a metal such as aluminum, silver, or platinum so as to have a thickness of about 500 to 2000 mW using a sputtering method. The upper electrode 149 is applied with a bias voltage as a common electrode. Therefore, when an image signal is applied to the lower electrode 145 and a bias voltage is applied to the upper electrode 149, an electric field is generated between the upper electrode 149 and the lower electrode 145. This deformation causes the strained layer 147 to deform. Since the upper electrode 149 made of aluminum, silver, platinum, or the like has excellent electrical conductivity and reflection characteristics, the upper electrode 149 performs not only a function of a bias electrode but also a mirror reflecting an incident light beam.

계속하여, 상기 상부 전극(149)의 상부로부터 순차적으로 상부 전극(149), 변형층(147), 그리고 하부 전극(145)을 소정의 화소 형상으로 식각하여 패터닝한다. 이 때, 상부 전극(149)의 중앙부에는 상부 전극(149)의 작동을 균일하게 하여 광원으로부터 입사되는 광속의 난반사를 방지하는 스트라이프(151)가 형성된다.Subsequently, the upper electrode 149, the strained layer 147, and the lower electrode 145 are sequentially etched and patterned from an upper portion of the upper electrode 149. At this time, a stripe 151 is formed at the center of the upper electrode 149 to uniformly operate the upper electrode 149 to prevent diffuse reflection of the light beam incident from the light source.

도 5d를 참조하면, 상기 변형층(147)의 타측으로부터 통상의 포토리쏘그래피(photolithography) 방법을 이용하여 변형층(147), 하부 전극(145), 멤브레인(143), 식각 방지층(139), 그리고 보호층(137) 차례로 식각하여 비어 홀(via hole)(153)을 형성한다. 따라서, 상기 비어 홀(153)은 상기 변형층(147)의 타측으로부터 상기 드레인 패드(135)까지 수직하게 형성된다. 이어서, 텅스텐(W), 알루미늄, 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 비어 컨택(155)을 형성한다. 비어 컨택(155)은 상기 드레인 패드(135) 및 하부 전극(145)을 전기적으로 연결한다. 그러므로, 화상 신호는 액티브 매트릭스(131)에 내장된 트랜지스터로부터 드레인 패드(135) 및 비어 컨택(155)을 통하여 하부 전극(145)에 인가된다. 이어서, 상기 멤브레인(143)을 소정의 화소 형상으로 식각하여 패터닝한다.Referring to FIG. 5D, the strained layer 147, the lower electrode 145, the membrane 143, the etch stop layer 139, and the other side of the strained layer 147 using a conventional photolithography method. The protective layer 137 is sequentially etched to form a via hole 153. Accordingly, the via hole 153 is vertically formed from the other side of the strained layer 147 to the drain pad 135. Next, the via contact 155 is formed of a metal having excellent electrical conductivity such as tungsten (W), aluminum, or titanium (Ti) using a sputtering method. The via contact 155 electrically connects the drain pad 135 and the lower electrode 145. Therefore, the image signal is applied to the lower electrode 145 through the drain pad 135 and the via contact 155 from the transistor embedded in the active matrix 131. Subsequently, the membrane 143 is etched and patterned into a predetermined pixel shape.

도 5e를 참조하면, 상기 희생층(141)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(157)을 형성한 후, 세정 및 건조하여 액츄에이터(131)를 완성한다. 이어서, 남아 있는 식각 용액을 제거하기 위하여 헹굼 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.Referring to FIG. 5E, the sacrificial layer 141 is etched using hydrogen fluoride (HF) vapor to form an air gap 157, and then cleaned and dried to complete the actuator 131. Then, a rinse and dry treatment is performed to remove the remaining etching solution to complete the AMA device.

상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(131)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부 전극(149)에 바이어스 전압을 인가하고 신호 전극인 하부 전극(145)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시하지 않음) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(131)를 소정의 두께까지 자른다. 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시하지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시하지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 건식 식각 방법, 또는 습식 식각 방법을 이용하여 식각하고, 액티브 매트릭스(131)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시하지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.After completing the M × N thin film type AMA devices as described above, the active matrix 131 is formed by sputtering or evaporation of a metal such as chromium (Cr), nickel (Ni), or gold (Au). Is deposited at the bottom of the to form an ohmic contact (not shown). In addition, contrast is provided to a tape carrier package (TCP) (not shown) bonding for applying a bias voltage to a subsequent upper electrode 149 which is a common electrode and an image signal to a lower electrode 145 which is a signal electrode. The active matrix 131 is cut to a predetermined thickness by using a conventional photolithography method. Subsequently, a photoresist layer (not shown) is formed on the pad of the AMA panel so that the pad of the AMA panel (not shown) has a sufficient height in preparation for TCP bonding. Subsequently, a portion of the photoresist layer on which the pad is formed is patterned to expose the pad of the AMA panel. Subsequently, the photoresist layer is etched using a dry etching method or a wet etching method, and the active matrix 131 is completely cut out into a predetermined shape, and then the pads of the AMA panel and the TCP pads are ACF (Anisotropic Conductive Film). (Not shown) to complete the manufacture of the thin film AMA module (module).

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 액티브 매트릭스(131)에 내장된 트랜지스터, 드레인 패드(135) 및 비어 컨택(155)을 통해 신호 전극인 상기 하부 전극(145)에 인가된다. 동시에, 공통 전극인 상기 상부 전극(149)에는 바이어스 전압이 인가되어 상기 상부 전극(149)과 하부 전극(145) 사이에 전계가 발생하게 된다. 이 전계에 의하여 상부 전극과 하부 전극 사이의 변형층(147)이 변형을 일으킨다. 상기 변형층(147)은 전계와 수직한 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(131)는 소정의 각도로 휘게 된다. 광속을 반사하는 거울의 기능도 수행하는 상부 전극(149)은 액츄에이터(131)의 상부에 형성되어 있으므로 액츄에이터(131)와 함께 경사진다. 이에 따라서, 상부 전극(149)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺는다.In the above-described thin film type optical path control apparatus according to the present invention, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is connected to the transistor, the drain pad 135 and the via contact 155 embedded in the active matrix 131. The lower electrode 145 is applied to the lower electrode 145 through the signal electrode. At the same time, a bias voltage is applied to the upper electrode 149, which is a common electrode, to generate an electric field between the upper electrode 149 and the lower electrode 145. By this electric field, the deformation layer 147 between the upper electrode and the lower electrode causes deformation. The strained layer 147 contracts in a direction perpendicular to the electric field, and thus the actuator 131 is bent at a predetermined angle. The upper electrode 149, which also functions as a mirror that reflects the light beam, is formed on the actuator 131 and is inclined together with the actuator 131. Accordingly, the upper electrode 149 reflects the light beam incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 있어서, 암모니아(NH3)를 포함하지 않은 반응 가스를 반응시켜 형성한 질화실리콘을 증착시켜 멤브레인을 형성함으로써 식각에 대한 저항성을 향상시킬 수 있으며, 저온에서 멤브레인을 형성하여 액티브 매트릭스의 손상을 방지할 수 있다. 또한, PECVD 방법을 이용하여 멤브레인을 적층하므로 플라즈마 주파수(plasma frequency) 조절에 의해 멤브레인 내의 스트레스를 쉽게 조절할 수 있다.In the method for manufacturing a thin film type optical path control device according to the present invention, by forming a membrane by depositing a silicon nitride formed by reacting a reaction gas containing no ammonia (NH 3 ) it can improve the resistance to etching, low temperature It is possible to prevent the damage of the active matrix by forming a membrane at. In addition, since the membrane is laminated using the PECVD method, the stress in the membrane can be easily controlled by controlling the plasma frequency.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art can understand that the present invention can be variously modified and changed without departing from the spirit and scope of the present invention. There will be.

Claims (3)

M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 표면에 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 그리고Providing an active matrix having M × N (M, N is an integer) transistors and a drain pad formed on one surface thereof; And ⅰ) 상기 액티브 매트릭스의 상부에 일산화이질소(N2O) 가스 및 실란(SiH4) 가스를 반응시켜 형성한 질화실리콘을 증착하여 멤브레인을 형성하는 단계, ⅱ) 상기 멤브레인의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계 및 ⅳ) 상기 변형층의 일측 상부에 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.Iv) depositing silicon nitride formed by reacting dinitrogen monoxide (N 2 O) gas and silane (SiH 4 ) gas on the active matrix to form a membrane, ii) forming a lower electrode on top of the membrane And (iii) forming an actuator on the upper side of the lower electrode and iii) forming an upper electrode on one side of the strained layer. Way. 제1항에 있어서, 상기 멤브레인을 형성하는 단계는 PECVD (Plasma Enhanced Chemical Vapor Deposition) 방법을 이용하여 400℃ 이하의 온도에서 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 1, wherein the forming of the membrane is performed at a temperature of 400 ° C. or less using a Plasma Enhanced Chemical Vapor Deposition (PECVD) method. 제1항에 있어서, 상기 질화실리콘을 적층하여 형성된 멤브레인은, 플루오르화 수소 증기에 대하여 200∼500Å/hr의 식각율을 가지는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of manufacturing a thin film type optical path control apparatus according to claim 1, wherein the membrane formed by laminating silicon nitride has an etching rate of 200 to 500 Pa / hr with respect to hydrogen fluoride vapor.
KR1019970006126A 1997-02-27 1997-02-27 Fabrication method of actuated mirror array having enhanced etching resistance at low temperature KR100235608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006126A KR100235608B1 (en) 1997-02-27 1997-02-27 Fabrication method of actuated mirror array having enhanced etching resistance at low temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006126A KR100235608B1 (en) 1997-02-27 1997-02-27 Fabrication method of actuated mirror array having enhanced etching resistance at low temperature

Publications (2)

Publication Number Publication Date
KR19980069194A KR19980069194A (en) 1998-10-26
KR100235608B1 true KR100235608B1 (en) 1999-12-15

Family

ID=19498109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006126A KR100235608B1 (en) 1997-02-27 1997-02-27 Fabrication method of actuated mirror array having enhanced etching resistance at low temperature

Country Status (1)

Country Link
KR (1) KR100235608B1 (en)

Also Published As

Publication number Publication date
KR19980069194A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
KR100235608B1 (en) Fabrication method of actuated mirror array having enhanced etching resistance at low temperature
KR100235607B1 (en) Fabrication method for thin film actuated mirror array
KR100251108B1 (en) Thin film actuated mirror array having buried via contact and its fabrication method
KR100237343B1 (en) Fabrication method for thin film actuated mirror array
KR100248993B1 (en) Tma having enhanced actuator and method therefor
KR100237340B1 (en) Manufacturing method of thin film actuated mirror array for preventing initial tilting of actuator
KR100209962B1 (en) Thin film lightpath modulation device and its fabrication method
KR100237344B1 (en) Manufacturing method of thin film actuated mirror array for preventing initial tilting of actuator
KR100244513B1 (en) Thin film actuated mirror array and its fabrication method
KR100251308B1 (en) Thin film type device for controlling light path and its fabrication method
KR100233371B1 (en) Fabrication method of thin film actuated mirror array
KR100244518B1 (en) Fabrication method of thin film actuated mirror array
KR100248985B1 (en) Tma and manufacturing method
KR100247592B1 (en) Tma manufacturing method
KR100248986B1 (en) Method of manufacturing tma
KR100257605B1 (en) Method for manufacturing thin film actuated mirror array
KR100209960B1 (en) Thin film lightpath modulation device and its fabrication thod for increasing the light efficiency
KR19980061488A (en) Manufacturing method of thin film type optical path control device
KR19980069195A (en) Manufacturing method of thin film type optical path control device having stable actuator
KR19980022901A (en) Thin film type optical path control device that can control stress of membrane and its manufacturing method
KR19980078590A (en) Manufacturing method of thin film type optical path control device
KR19980054847A (en) Manufacturing method of thin film type optical path control device
KR19980078592A (en) Method of forming a sacrificial layer of a thin film type optical path control device
KR19980054846A (en) Manufacturing method of thin film type optical path control device
KR19980040067A (en) Thin film type optical path control device to improve light efficiency

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee