KR100251107B1 - Thin film type light-path controlling device and its fabrication method - Google Patents

Thin film type light-path controlling device and its fabrication method Download PDF

Info

Publication number
KR100251107B1
KR100251107B1 KR1019970016162A KR19970016162A KR100251107B1 KR 100251107 B1 KR100251107 B1 KR 100251107B1 KR 1019970016162 A KR1019970016162 A KR 1019970016162A KR 19970016162 A KR19970016162 A KR 19970016162A KR 100251107 B1 KR100251107 B1 KR 100251107B1
Authority
KR
South Korea
Prior art keywords
layer
upper electrode
thin film
forming
film type
Prior art date
Application number
KR1019970016162A
Other languages
Korean (ko)
Other versions
KR19980078593A (en
Inventor
김홍성
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970016162A priority Critical patent/KR100251107B1/en
Publication of KR19980078593A publication Critical patent/KR19980078593A/en
Application granted granted Critical
Publication of KR100251107B1 publication Critical patent/KR100251107B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/904Micromirror

Abstract

PURPOSE: A thin film type light road controller and a method for manufacturing are provided to improve an optical efficiency of a light incident from a light source by forming an actuator having an upper electrode consisting of multiple layers. CONSTITUTION: An active matrix(100) comprises the first metal layer(125) formed on a transistor(103) and having a drain pad, the first protective layer(130) formed on the first metal layer(125) and the transistor(103), the second metal layer(135) formed on the first protective layer(130), the second protective layer(140) formed on the second metal layer(135), and an etching preventing layer(145) formed on the second protective layer(140). An actuator(200) comprises a supporting layer(155) contacted with a drain pad of the first metal layer(125) and formed in parallel with the etching preventing layer(145) with an air gap(190), a lower electrode(160) formed on the supporting layer(155), a strain layer(165) formed on the lower electrode(160), and a via contact(180) formed inside of a via hole(175). The upper electrode(170) involves the first upper electrode layer(170a), the second upper electrode layer(170b) formed on the first upper electrode layer, and the third upper electrode layer(170c) formed on the second upper electrode layer. A stripe(185) is formed in a side of the upper electrode(170) to operate the upper electrode(170) uniformly and prevent an incident light from reflecting diffusely.

Description

박막형 광로 조절 장치 및 그 제조 방법Thin film type optical path control device and its manufacturing method

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Array) 및 그 제조 방법에 관한 것으로, 보다 상세하게는 반사도가 우수한 알루미늄과 식각 저항성 우수한 백금 및 전기 전도성이 우수한 탄탈륨 등의 복수 개의 층으로 이루어진 상부 전극을 갖는 액츄에이터를 형성함으로써 광원으로부터 입사되는 광의 광효율을 향상시킬 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공함에 있다The present invention relates to an AMA (Actuated Mirror Array), which is a thin film type optical path control device, and a method for manufacturing the same. More specifically, an upper electrode including a plurality of layers, such as aluminum having excellent reflectivity, platinum having excellent etching resistance, and tantalum having excellent electrical conductivity. It is to provide a thin film type optical path control apparatus and a method of manufacturing the same that can improve the light efficiency of the light incident from the light source by forming an actuator having a.

광속을 조정할 수 있는 광로 조절 장치 또는 광 변조기는 광통신, 화상 처리, 그리고 정보 디스플레이 장치 등에 다양하게 응용될 수 있다. 일반적으로 그러한 장치는 광학적 특성에 따라 크게 두 종류로 분류된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 이에 해당하며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), 또는 AMA 등이 이에 해당한다. 상기 CRT 장치는 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여, 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성하여 중량을 가볍게 할 수 있으며, 용적을 줄이는 것이 가능하다. 그러나 상기 액정 표시 장치는 광의 편광으로 인하여 1∼2%의 광효율을 가질 정도로 효율이 떨어지고, 액정 물질의 응답 속도가 느리며 그 내부가 과열되기 쉬운 단점이 있다.An optical path adjusting device or an optical modulator capable of adjusting the light flux may be variously applied to optical communication, image processing, and information display apparatus. In general, such devices are classified into two types according to their optical properties. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a liquid crystal display (LCD), a deformable mirror device (DMD), or This includes AMA. Although the CRT apparatus has excellent image quality, the weight and volume of the CRT apparatus increases, leading to an increase in manufacturing cost. On the other hand, the liquid crystal display (LCD) has a simple optical structure and can be formed thin so that the weight can be reduced and the volume can be reduced. However, the liquid crystal display device is inferior in efficiency to have a light efficiency of 1 to 2% due to polarization of light, has a disadvantage in that the response speed of the liquid crystal material is slow and the inside thereof is easily overheated.

따라서, 상기의 문제점을 해결하기 위하여 AMA 또는 DMD 등의 화상 표시 장치가 개발되었다. 현재, DMD가 5% 정도의 광효율을 가지는 것에 비하여 AMA는 10% 이상의 광효율을 얻을 수 있다. 상기의 AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 유입되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿(slit)을 통과하여 스크린에 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서 그 구조와 동작 원리가 간단하며, 액정 표시 장치나 DMD 등에 비해 높은 광효율을 얻을 수 있다. 또한, 콘트라스트(contrast)를 향상시켜 밝고 선명한 화상을 얻을 수 있으며, 입사되는 광의 극성에 영향을 받지 않을 뿐만 아니라 반사되는 광의 극성에도 영향을 미치지 않는다. 상기 AMA에 내장된 거울들은 각기 슬릿에 대응하도록 배열되며, 액츄에이터(actuator) 내부에 발생하는 전계에 의해 그 상부의 거울이 경사지게 된다. 따라서 광원으로부터 입사되는 광을 소정의 각도로 조절하여, 스크린에 화상을 맺을 수 있도록 한다. 일반적으로 각각의 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때, 액츄에이터의 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시킬 수 있게 된다. 상기 각각의 거울들을 구동하는 변형층의 구성 물질로서 PZT(Pb(Zr, Ti)O3) 나 PLZT((Pb, La)(Zr, Ti)O3)등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질을 상기 변형층의 구성 물질로서 사용할 수 있다.Thus, in order to solve the above problems, an image display device such as AMA or DMD has been developed. Currently, AMA can achieve a light efficiency of 10% or more, compared to a DMD having a light efficiency of about 5%. The AMA is a device that can adjust the speed of light so that each of the mirrors installed therein reflects the light flowing from the light source at a predetermined angle, and the reflected light passes through a slit to form an image on the screen. Therefore, the structure and operation principle thereof are simple, and high light efficiency can be obtained compared to a liquid crystal display device or a DMD. In addition, it is possible to obtain a bright and clear image by improving contrast, and not only is not affected by the polarity of the incident light, but also does not affect the polarity of the reflected light. The mirrors embedded in the AMA are arranged to correspond to the slits, respectively, and the upper mirror is inclined by an electric field generated inside the actuator. Therefore, the light incident from the light source is adjusted at a predetermined angle to form an image on the screen. In general, each actuator generates a deformation in accordance with the electric field generated by the applied electric image signal and the bias signal. When the actuator causes deformation, each of the mirrors mounted on top of the actuator is tilted. Accordingly, the inclined mirrors can reflect light incident from the light source at a predetermined angle. Piezoelectric materials such as PZT (Pb (Zr, Ti) O 3 ) or PLZT ((Pb, La) (Zr, Ti) O 3 ) are used as constituent materials of the strained layer for driving the respective mirrors. In addition, an electrostrictive material such as PMN (Pb (Mg, Nb) O 3 ) can be used as a constituent material of the strained layer.

이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형 장치와 박막(thin film)형 장치로 구분된다. 상기 벌크형 광로 조절 장치는, 예를 들면, 미합중국 특허 제5,085,497호(issued to Gregory Um,8 et al.), 제5,159,225호(issued to Gregory Um), 제5,175,465호(issued to Gregory Um, et al.) 등에 개시되어 있다. 상기 벌크형 광로 조절 장치는, 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(ceramic wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후 쏘잉(sawing) 방법으로 가공하고 상부에 거울을 설치하여 구성된다. 그러나 벌크형 광로 조절 장치는 액츄에이터들을 쏘잉 방법에 의하여 분리하여야 하므로 설계 및 제조에 있어서 높은 정밀도가 요구되며, 변형부의 응답 속도가 느린 단점이 있다. 따라서 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 이러한 박막형 광로 조절 장치는 본 출원인이 대한민국 특허청에 특허 출원한 특허출원 제96-52681호(발명의 명칭 : 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.AMA, which is an optical path control device, is classified into a bulk device and a thin film device. The bulk optical path control device is described, for example, in US Patent Nos. 5,085,497 (issued to Gregory Um, 8 et al.), 5,159,225 (issued to Gregory Um), 5,175,465 (issued to Gregory Um, et al. And the like. The bulk optical path adjusting device is to cut a thin layer of multilayer ceramic, mount a ceramic wafer having a metal electrode formed therein in an active matrix in which a transistor is built, and then process it by sawing and then It is constructed by installing a mirror. However, since the bulk light path control device must separate the actuators by a sawing method, high precision is required in design and manufacturing, and the response speed of the deformation part is slow. Therefore, a thin film type optical path control apparatus that can be manufactured using a semiconductor manufacturing process has been developed. Such a thin film type optical path control device is disclosed in Patent Application No. 96-52681 (name of the invention: a method of manufacturing a thin film type optical path control device) filed by the applicant to the Korean Patent Office.

도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치 중 멤브레인의 평면도를 도시한 것이며, 도 2는 도 1에 도시한 장치를 A­A′선으로 자른 단면도를 도시한 것이다.FIG. 1 illustrates a plan view of a membrane of the thin film type optical path adjusting device described in the above prior application, and FIG. 2 illustrates a cross-sectional view taken along line A′A ′ of the apparatus shown in FIG. 1.

도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(60)를 포함한다. 상기 액티브 매트릭스(1)는 액티브 매트릭스(1)의 일측 상부에 형성된 드레인 패드(5), 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10), 그리고 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.1 and 2, the thin film type optical path adjusting device includes an active matrix 1 and an actuator 60 formed on the active matrix 1. The active matrix 1 includes a drain pad 5 formed on one side of the active matrix 1, a protective layer 10 stacked on the active matrix 1 and the drain pad 5, and a protective layer ( 10) includes an etch stop layer 15 stacked on top.

상기 액츄에이터(40)는 일측이 상기 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성되어 있는 부분에 접촉되며 타측이 에어 갭(20)을 개재하여 식각 방지층(15)과 평행하게 형성된 단면을 갖는 멤브레인(25), 멤브레인(25)의 상부에 적층된 하부 전극(30), 하부 전극(30)의 상부에 적층된 변형층(35), 일측에 스트라이프(55)를 갖고 상기 변형층(35)의 상부에 적층된 상부 전극(40), 그리고 상기 변형층(35)의 일측으로부터 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(45)의 내부에 형성된 비어 컨택(50)을 포함한다.One end of the actuator 40 is in contact with a portion where the drain pad 5 is formed at the bottom of the etch stop layer 15 and the other side is formed in parallel with the etch stop layer 15 through the air gap 20. The membrane 25 having a, a lower electrode 30 stacked on top of the membrane 25, a strained layer 35 stacked on top of the lower electrode 30, has a stripe 55 on one side of the strained layer ( An upper electrode 40 stacked on an upper portion of the 35, and a via contact 50 formed in the via hole 45 formed vertically from one side of the strained layer 35 to the drain pad 5. .

도 1에 도시한 바와 같이, 상기 멤브레인(25)의 평면은 일측이 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 사각형 형상의 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상을 갖는다. 또한, 상기 멤브레인(25)의 타측에는 인접한 액츄에이터의 멤브레인의 계단형으로 넓어지는 오목한 부분에 대응하도록 양쪽 가장 자리로부터 중심부를 향하여 계단형으로 좁아지는 돌출부가 형성된다. 따라서, 상기 멤브레인(25)의 돌출부는 인접한 액츄에이터의 멤브레인의 오목한 부분에 끼워지고, 상기 멤브레인(25)의 오목한 부분에는 인접한 액츄에이터의 멤브레인의 돌출부가 끼워져 형성된다.As shown in FIG. 1, the plane of the membrane 25 has a rectangular concave portion at one side thereof, and the rectangular concave portion is stepped wider toward both edges. In addition, the other side of the membrane 25 is formed with projections narrowing stepwise from both edges toward the center so as to correspond to the stepped concave portion of the membrane of the adjacent actuator. Thus, the protrusion of the membrane 25 is fitted into the concave portion of the membrane of the adjacent actuator, and the protrusion of the membrane of the adjacent actuator is formed into the concave portion of the membrane 25.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control apparatus will be described with reference to the drawings.

도 3a 내지 도 3d는 상기 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 도 3a를 참조하면, 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고, 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 보호층(10)을 형성한다. 보호층(10)은 인 실리케이트 유리(Phosphor-Silicate Glass:PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 보호층(10)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(1)가 손상을 입게 되는 것을 방지한다. 이어서, 상기 보호층(10)의 상부에 식각 방지층(15)을 적층한다. 식각 방지층(15)은 질화물을 저압 화학 기상 증착(Low Pressure CVD:LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 상기 액티브 매트릭스(1) 및 보호층(10)이 식각되는 것을 방지한다.3A to 3D show a manufacturing process diagram of the thin film type optical path control device. Referring to FIG. 3A, an M × N (M, N is an integer) MOS transistor (not shown) is built therein and a protective layer is formed on an active matrix 1 having a drain pad 5 formed on one side thereof. To form (10). The protective layer 10 is formed of Phosphor-Silicate Glass (PSG) to have a thickness of about 1.0 to about 2.0 μm using a chemical vapor deposition (CVD) method. The protective layer 10 prevents damage to the active matrix 1 in which the transistor is embedded during subsequent processing. Subsequently, an etch stop layer 15 is stacked on the protective layer 10. The etch stop layer 15 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 15 prevents the active matrix 1 and the protective layer 10 from being etched during the subsequent etching process.

상기 식각 방지층(15)의 상부에는 희생층(18)이 적층된다. 희생층(18)은 아몰퍼스(amorphous) 실리콘을 스퍼터링 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 계속하여, 상기 희생층(18) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 패터닝하여 상기 식각 방지층(15)의 일부를 노출시킨다.The sacrificial layer 18 is stacked on the etch stop layer 15. The sacrificial layer 18 is formed of amorphous silicon so as to have a thickness of about 1.0 to about 2.0 μm using a sputtering method. Subsequently, a portion of the sacrificial layer 18 in which the drain pad 5 is formed is patterned to expose a portion of the etch stop layer 15.

도 3b를 참조하면, 상기 노출된 식각 방지층(15)의 상부 및 희생층(18)의 상부에 멤브레인(25)을 적층한다. 멤브레인(25)은 질화물을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 멤브레인(25)의 상부에 탄탈륨(Ta) 또는 백금(Pt) 등을 사용하여 하부 전극(30)을 형성한다. 하부 전극(30)은 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 적층한다. 상기 하부 전극(30)에는 외부로부터 제1 신호(화상 신호)가 액티브 매트릭스(1)에 내장된 트랜지스터와 드레인 패드(5)를 통하여 인가된다.Referring to FIG. 3B, the membrane 25 is stacked on the exposed etch stop layer 15 and the sacrificial layer 18. The membrane 25 is formed to have a thickness of about 0.1 to 1.0 탆 using a sputtering method. Subsequently, the lower electrode 30 is formed on the membrane 25 using tantalum (Ta), platinum (Pt), or the like. The lower electrode 30 is laminated to have a thickness of about 500 to 2000 micrometers by using a sputtering method. A first signal (image signal) is externally applied to the lower electrode 30 through the transistor and the drain pad 5 embedded in the active matrix 1.

도 3c를 참조하면, 상기 하부 전극(30)의 상부에는 변형층(35)이 적층된다. 변형층(35)은 PZT, PLZT, 또는 ZnO 등의 압전 물질을 스퍼터링 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 상기 변형층(35)의 상부에 상부 전극(40)을 적층한다. 상기 상부 전극(40)은 백금을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상기 상부 전극(40)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가되며, 동시에 상부 전극(40)은 광원(도시되지 않음)으로부터 입사되는 광을 반사하는 거울의 기능도 함께 수행한다. 이어서, 상부 전극(40)을 소정의 화소(pixel) 형상으로 패터닝하여, 상부 전극(40)의 일측에 상부 전극(40)을 균일하게 동작시켜 입사되는 광의 난반사를 방지하는 스트라이프(55)를 형성한다.Referring to FIG. 3C, a strained layer 35 is stacked on the lower electrode 30. The strained layer 35 is formed so that a piezoelectric material such as PZT, PLZT, or ZnO has a thickness of about 0.1 to 1.0 mu m, preferably about 0.4 mu m, using a sputtering method. Subsequently, the upper electrode 40 is stacked on the deformation layer 35. The upper electrode 40 is formed to have a thickness of about 500 ~ 2000Å by using a sputtering method of platinum. A second signal (bias signal) is applied to the upper electrode 40 through a common electrode line (not shown) from the outside, and at the same time, the upper electrode 40 reflects light incident from a light source (not shown). Also performs a function. Subsequently, the upper electrode 40 is patterned into a predetermined pixel shape to form a stripe 55 that uniformly operates the upper electrode 40 on one side of the upper electrode 40 to prevent diffuse reflection of incident light. do.

도 3d를 참조하면, 상기 변형층(35)의 일측 상부로부터 변형층(35), 하부 전극(30), 멤브레인(25), 식각 방지층(15) 및 보호층(10)을 차례로 식각하여 드레인 패드(5)의 일부가 노출되도록 비어 홀(45)을 형성한다. 이어서, 비어 홀(45)의 내부에 텅스텐(W) 또는 티타늄(Ti) 등을 스퍼터링 방법을 이용하여 상기 하부 전극(30)과 드레인 패드(5)가 연결되도록 비어 컨택(50)을 형성한다. 따라서, 제1 신호가 외부로부터 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(50)을 통하여 하부 전극(30)에 인가될 수 있다.Referring to FIG. 3D, the strain layer 35, the lower electrode 30, the membrane 25, the etch stop layer 15, and the protective layer 10 are sequentially etched from one upper side of the strain layer 35 to drain pads. The via hole 45 is formed so that a part of (5) is exposed. Subsequently, a via contact 50 is formed in the via hole 45 so that the lower electrode 30 and the drain pad 5 are connected by sputtering a tungsten (W) or titanium (Ti). Accordingly, the first signal may be applied to the lower electrode 30 through the transistor, the drain pad 5, and the via contact 50 embedded in the active matrix 1 from the outside.

계속하여, 상기 멤브레인(25)을 소정의 화소 형상으로 패터닝한 후, 플루오르화 수소(HF) 증기를 이용하여 상기 희생층(18)을 식각함으로써 희생층(18)의 위치에 에어 갭(20)이 형성된다. 그리고 상기와 같이 형성된 소자를 세정 및 건조하여 도 2에 도시한 바와 같은 박막형 광로 조절 장치를 완성한다.Subsequently, the membrane 25 is patterned into a predetermined pixel shape, and then the sacrificial layer 18 is etched using hydrogen fluoride (HF) vapor to align the air gap 20 at the position of the sacrificial layer 18. Is formed. Then, the device formed as described above is cleaned and dried to complete the thin film type optical path control device as shown in FIG.

상술한 박막형 광로 조절 장치에 있어서, 하부 전극(30)에 제1 신호가 인가됨과 동시에 상부 전극(40)에 제2 신호가 인가되면, 상부 전극(40)과 하부 전극(30) 사이에 전기장이 발생한다. 이 전기장에 의하여 변형층(35)이 변형을 일으킨다. 변형층(35)은 전기장에 대하여 직교하는 방향으로 수축하며, 따라서 액츄에이터(60)는 멤브레인(25)이 형성되어 있는 방향의 반대 방향으로 휘게 된다. 액츄에이터(60)의 상부에 형성된 상부 전극(40)은 거울의 기능도 수행하므로 상기 변형층(35)의 변형에 따라 소정의 각도를 가지고 경사진다. 그러므로, 광원으로부터 입사된 광은 소정의 각도로 경사진 상부 전극(40)에 의해 반사된 후, 스크린에 투영되어 화상을 맺게 된다.In the above-described thin film type optical path adjusting device, when a first signal is applied to the lower electrode 30 and a second signal is applied to the upper electrode 40, an electric field is formed between the upper electrode 40 and the lower electrode 30. Occurs. The strained layer 35 causes deformation by this electric field. The strained layer 35 contracts in a direction perpendicular to the electric field, and thus the actuator 60 is bent in the direction opposite to the direction in which the membrane 25 is formed. Since the upper electrode 40 formed on the actuator 60 also functions as a mirror, the upper electrode 40 is inclined at a predetermined angle according to the deformation of the deformation layer 35. Therefore, the light incident from the light source is reflected by the upper electrode 40 inclined at a predetermined angle, and then is projected onto the screen to form an image.

그러나 상술한 박막형 광로 조절 장치에 있어서, 상부 전극을 식각 저항성은 우수하나 반사율이 떨어지는 백금을 사용하여 형성함으로써, 반사되는 광의 광효율이 저하되는 문제점이 있었다. 즉, 희생층을 식각하여 제거할 때, 거울의 기능을 수행하는 상부 전극의 상부가 플루오르화 수소 증기에 의하여 일부 식각되는 것을 방지하기 위하여 플루오르화 수소에 대하여 식각률이 높은 알루미늄 보다 플루오르화 수소에 대하여 식각률이 낮은 백금을 사용하지만, 백금은 알루미늄 보다 반사도가 떨어짐으로 인하여 결국 광효율이 저하되는 문제가 있었다.However, in the above-described thin film type optical path control apparatus, the upper electrode is formed by using platinum having excellent etching resistance but low reflectance, so that the light efficiency of the reflected light is lowered. That is, when the sacrificial layer is etched and removed, the upper portion of the upper electrode serving as the mirror is prevented from being partially etched by the hydrogen fluoride vapor, so that the hydrogen fluoride is higher than that of aluminum having a higher etching rate with respect to hydrogen fluoride. Although platinum having a low etching rate is used, platinum has a problem in that light efficiency is lowered because of lower reflectivity than aluminum.

따라서, 본 발명은 반사도가 우수한 알루미늄과 식각 저항성 우수한 백금 및 전기 전도성이 우수한 탄탈륨 등의 복수 개의 층으로 이루어진 상부 전극을 갖는 액츄에이터를 형성함으로써 광원으로부터 입사되는 광의 광효율을 향상시킬 수 있는 박막형 광로 조절 장치 및 그 제조 방법을 제공함에 있다.Accordingly, the present invention provides a thin film type optical path control apparatus capable of improving the light efficiency of light incident from a light source by forming an actuator having a top electrode composed of a plurality of layers of aluminum having excellent reflectivity, platinum having excellent etching resistance, and tantalum having excellent electrical conductivity. And to provide a method for producing the same.

도 1은 본 출원인이 선행출원한 박막형 광로 조절 장치 중 멤브레인의 평면도이다.1 is a plan view of a membrane of the thin film type optical path control device previously applied by the applicant.

도 2는 도 1에 도시한 장치를 A-A′선으로 자른 단면도이다.2 is a cross-sectional view taken along line A-A 'of the apparatus shown in FIG.

도 3a 내지 도 3d는 도 2에 도시한 장치의 제조 공정도이다.3A to 3D are manufacturing process diagrams of the apparatus shown in FIG. 2.

도 4는 본 발명에 따른 박막형 광로 조절 장치 중 지지층의 평면도이다.Figure 4 is a plan view of the support layer of the thin film type optical path control apparatus according to the present invention.

도 5는 도 4에 도시한 장치를 B­B' 선으로 자른 단면도이다.FIG. 5 is a cross-sectional view of the apparatus shown in FIG. 4 taken along line B′B ′.

도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도이다.6A to 6E are manufacturing process diagrams of the apparatus shown in FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 액티브 매트릭스 103 : 트랜지스터100: active matrix 103: transistor

125 : 제1 금속층 130 : 제1 보호층125: first metal layer 130: first protective layer

135 : 제2 금속층 140 : 제2 보호층135: second metal layer 140: second protective layer

145 : 식각 방지층 150 : 희생층145: etch stop layer 150: sacrificial layer

155 : 지지층 160 : 하부 전극155: support layer 160: lower electrode

165 : 변형층 170 : 상부 전극165 strain layer 170 upper electrode

170a : 제1 상부 전극층 170b : 제2 상부 전극층170a: first upper electrode layer 170b: second upper electrode layer

170c : 제3 상부 전극층 175 : 비어 홀170c: third upper electrode layer 175: via hole

180 : 비어 컨택 185 : 스트라이프180: via contact 185: stripe

200 : 액츄에이터200: actuator

상술한 본 발명의 목적을 달성하기 위하여 본 발명은, M×N 개의 트랜지스터가 내장된 액티브 매트릭스와 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다. 상기 액티브 매트릭스는 상기 트랜지스터로부터 연장되며 드레인 패드를 갖는 제1 금속층을 더 포함한다. 상기 액츄에이터는 상기 제1 금속층 및 상기 액티브 매트릭스의 상부에 형성된 지지층, 상기 지지층의 상부에 형성된 하부 전극, 상기 하부 전극의 상부에 형성된 변형층, 그리고 상기 변형층의 상부에 형성되며 제1 상부 전극층, 제2 상부 전극층 및 제3 상부 전극층을 갖는 상부 전극을 포함한다.In order to achieve the above object of the present invention, the present invention provides a thin film type optical path control apparatus including an active matrix in which M x N transistors are embedded and an actuator formed on the active matrix. The active matrix further includes a first metal layer extending from the transistor and having a drain pad. The actuator may include a support layer formed on the first metal layer and the active matrix, a lower electrode formed on the support layer, a strain layer formed on the lower electrode, and a first upper electrode layer formed on the strain layer. And an upper electrode having a second upper electrode layer and a third upper electrode layer.

또한, 상술한 본 발명의 목적을 달성하기 위하여 본 발명은, M×N 개의 트랜지스터가 내장된 액티브 매트릭스를 제공하는 단계, 상기 트랜지스터로부터 연장되며 드레인 패드를 포함하는 제1 금속층을 형성하는 단계, 그리고 ⅰ) 상기 제1 금속층 및 상기 액티브 매트릭스의 상부에 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계 및 ⅳ) 상기 변형층의 상부에 제1 상부 전극층, 제2 상부 전극층 및 제3 상부 전극층을 갖는 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.In addition, in order to achieve the above object of the present invention, the present invention provides an active matrix containing M × N transistors, forming a first metal layer extending from the transistor and including a drain pad, and Iii) forming a support layer on top of the first metal layer and the active matrix, ii) forming a bottom electrode on top of the support layer, iii) forming a strained layer on top of the bottom electrode, and iii) It provides a method of manufacturing a thin film type optical path control device comprising the step of forming an actuator comprising the step of forming an upper electrode having a first upper electrode layer, a second upper electrode layer and a third upper electrode layer on the deformation layer.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호(화상 신호)는 액티브 매트릭스에 내장된 트랜지스터, 제1 금속층의 드레인 패드 및 비어 컨택을 통하여 하부 전극에 인가된다. 동시에, TCP의 패드 및 AMA 패널의 패드를 통하여 공통 전극선으로부터 상부 전극에 제2 신호(바이어스 신호)가 인가되어 상기 상부 전극과 하부 전극 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극과 하부 전극 사이의 변형층이 변형을 일으킨다. 변형층은 상기 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 변형층을 포함하는 상기 액츄에이터는 소정의 각도를 가지고 상방으로 휘게 된다. 입사되는 광을 반사하는 거울의 기능도 함께 수행하는 상부 전극은 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 따라서, 상부 전극은 광원으로부터 입사되는 광을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, the first signal (image signal) transmitted through the pad of the TCP and the pad of the AMA panel is connected to the transistor embedded in the active matrix, the drain pad of the first metal layer, and the via contact. It is applied to the lower electrode through. At the same time, a second signal (bias signal) is applied from the common electrode line to the upper electrode through the pad of the TCP and the pad of the AMA panel to generate an electric field between the upper electrode and the lower electrode. By this electric field, the strained layer between the upper electrode and the lower electrode causes deformation. The strained layer contracts in a direction orthogonal to the electric field, whereby the actuator including the strained layer is bent upward at a predetermined angle. The upper electrode, which also performs the function of a mirror that reflects the incident light, is inclined together with the actuator because it is formed on the top of the actuator. Accordingly, the upper electrode reflects light incident from the light source at a predetermined angle, and the reflected light flux passes through the slit to form an image on the screen.

본 발명에 따른 광로 조절 장치 및 그 제조 방법에 따르면, 제1 상부 전극층, 제2 상부 전극층, 그리고 제3 상부 전극층과 같이 3 개의 층을 갖는 상부 전극을 형성함으로써, 제3 상부 전극층이 희생층을 제거하는 동안 손상을 입더라도 제2 상부 전극층이 제3 상부 전극층의 손상을 보상하여 상부 전극이 입사되는 광을 반사함에 문제가 없도록 하여 광효율을 향상시킬 수 있다. 더욱이, 제1 상부 전극층을 제2 상부 전극층의 하부에 형성하여 비록 제3 상부 전극층이 손상을 입더라도 상부 전극과 하부 전극 사이에 충분한 전기장을 발생시켜 소자의 성능을 향상시킬 수 있다.According to the optical path control apparatus and the manufacturing method thereof according to the present invention, by forming the upper electrode having three layers, such as the first upper electrode layer, the second upper electrode layer, and the third upper electrode layer, the third upper electrode layer is a sacrificial layer Even if damaged during removal, the second upper electrode layer compensates for the damage of the third upper electrode layer so that there is no problem in reflecting the incident light of the upper electrode, thereby improving light efficiency. Further, the first upper electrode layer may be formed under the second upper electrode layer to generate a sufficient electric field between the upper electrode and the lower electrode even if the third upper electrode layer is damaged, thereby improving the performance of the device.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치를 상세하게 설명한다.Hereinafter, a thin film type optical path adjusting apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 박막형 광로 조절 장치 중 지지층의 평면도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 B­B′선으로 자른 단면도를 도시한 것이다.4 is a plan view showing a support layer of the thin film type optical path control device according to the present invention, and FIG. 5 is a cross-sectional view taken along line B′B ′ of the device shown in FIG. 4.

도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(103)가 내장된 액티브 매트릭스(100)와 액티브 매트릭스의 상부에 형성된 액츄에이터(200)를 포함한다.4 and 5, the thin film type optical path adjusting device according to the present invention includes an active matrix 100 having M × N (M, N is an integer) MOS transistors 103 and an upper portion of the active matrix 100. It includes an actuator 200 formed.

상기 액티브 매트릭스(100)는 상기 트랜지스터(103)의 상부에 형성되고 상기 트랜지스터(103)로부터 연장되어 드레인 패드를 포함하는 제1 금속층(125), 제1 금속층(125) 및 상기 트랜지스터(103)의 상부에 형성된 제1 보호층(130), 제1 보호층(130)의 상부에 형성된 제2 금속층(135), 제2 금속층(135)의 상부에 형성된 제2 보호층(140), 그리고 제2 보호층(140)의 상부에 형성된 식각 방지층(145)을 포함한다.The active matrix 100 is formed on the transistor 103 and extends from the transistor 103 to include a drain pad, the first metal layer 125, and the transistor 103. The first passivation layer 130 formed on the upper portion, the second metal layer 135 formed on the first passivation layer 130, the second passivation layer 140 formed on the second metal layer 135, and the second The etch stop layer 145 is formed on the passivation layer 140.

상기 액츄에이터(200)는 식각 방지층(145) 중 아래에 제1 금속층(125)의 드레인 패드가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(190)을 개재하여 식각 방지층(145)과 평행하게 형성된 단면을 가지는 지지층(155), 지지층(155)의 상부에 형성된 하부 전극(160), 하부 전극(160)의 상부에 형성된 변형층(165), 변형층(165)의 상부에 형성된 상부 전극(170), 변형층(165)의 일측으로부터 변형층(165), 하부 전극(160), 지지층(155), 식각 방지층(145), 제2 보호층(140) 및 제1 보호층(130)을 통하여 제1 금속층(125)의 드레인 패드까지 수직하게 형성된 비어 홀(175)의 내부에 형성된 비어 컨택(180)을 포함한다. 상기 상부 전극(170)은 제1 상부 전극층(170a), 제1 상부 전극층(170a)의 상부에 형성된 제2 상부 전극층(170b), 그리고 제2 상부 전극층(170b)의 상부에 형성된 제3 상부 전극층(170c)을 포함하며, 상부 전극(170)의 일측에는 상부 전극(170)을 균일하게 동작하게 하여 입사되는 광의 난반사를 방지하는 스트라이프(185)가 형성된다.The actuator 200 is in contact with a portion of the etch stop layer 145 where the drain pad of the first metal layer 125 is formed, and the other side is formed in parallel with the etch stop layer 145 through the air gap 190. A support layer 155 having a cross section, a lower electrode 160 formed on the support layer 155, a strain layer 165 formed on the lower electrode 160, and an upper electrode 170 formed on the strain layer 165. ), Through the strained layer 165, the lower electrode 160, the support layer 155, the etch stop layer 145, the second protective layer 140, and the first protective layer 130 from one side of the strained layer 165. The via contact 180 may be formed in the via hole 175 vertically formed to the drain pad of the first metal layer 125. The upper electrode 170 may include a first upper electrode layer 170a, a second upper electrode layer 170b formed on the first upper electrode layer 170a, and a third upper electrode layer formed on the second upper electrode layer 170b. And a stripe 185 formed at one side of the upper electrode 170 to uniformly operate the upper electrode 170 to prevent diffuse reflection of incident light.

또한, 도 4를 참조하면 상기 지지층(155)의 평면의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 지지층(155)의 평면의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 지지층(155)의 오목한 부분에 인접한 액츄에이터의 지지층의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 지지층의 오목한 부분에 끼워지게 된다.In addition, referring to FIG. 4, one side of the plane of the support layer 155 has a concave portion having a rectangular shape at the center thereof, and the concave portion is formed to have a stepped shape toward both edges. The other side of the plane of the support layer 155 has a rectangular protrusion that narrows stepwise toward the center portion corresponding to the concave portion. Therefore, the concave portion of the support layer of the actuator adjacent to the concave portion of the support layer 155 is fitted, and the rectangular projection is fitted into the concave portion of the adjacent support layer.

이하 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 6a 내지 도 6e는 도 5에 도시한 장치의 제조 공정도이다. 도 6a 내지 도 6d에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.6A to 6E are manufacturing process diagrams of the apparatus shown in FIG. In Figs. 6A to 6D, the same reference numerals are used for the same members as in Fig. 5.

도 6a를 참조하면, M×N개의 MOS 트랜지스터(103)가 내장된 액티브 매트릭스(100)의 상부에 제1 금속층(105)을 형성한다. 상기 액티브 매트릭스(100)는 실리콘 등의 반도체로 이루어지거나 유리 또는 알루미나(Al2O3) 등의 절연 물질로 구성된다. 상기 트랜지스터(103)는 외부로부터 제1 신호를 인가 받아 스위칭 동작을 수행한다. 제1 금속층(105)은 티타늄(Ti), 질화 티타늄(TiN), 텅스텐, 그리고 질화물을 스퍼터링 방법을 이용하여 차례로 적층하여 1000∼1200Å 정도의 두께를 가지도록 형성된다. 제1 금속층(105)은 상기 액티브 매트릭스(100) 내의 실리콘이 상방 확산되는 것을 방지하고, 상기 트랜지스터(103)의 드레인으로부터 연장된 드레인 패드를 포함하여 외부로부터 인가된 제1 신호를 트랜지스터(103)로부터 비어 컨택(180)에 전달한다.Referring to FIG. 6A, a first metal layer 105 is formed on an active matrix 100 in which M × N MOS transistors 103 are embedded. The active matrix 100 is made of a semiconductor such as silicon or an insulating material such as glass or alumina (Al 2 O 3 ). The transistor 103 receives a first signal from the outside to perform a switching operation. The first metal layer 105 is formed such that titanium (Ti), titanium nitride (TiN), tungsten, and nitride are sequentially stacked using a sputtering method to have a thickness of about 1000 to 1200 Å. The first metal layer 105 prevents silicon from diffusing upward in the active matrix 100, and includes a drain pad extending from the drain of the transistor 103 to transmit a first signal applied from the outside to the transistor 103. From to the via contact 180.

도 6b를 참조하면, 상기 제1 금속층(125) 및 트랜지스터(103)의 상부에 제1 보호층(130)을 형성한다. 제1 보호층(130)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 4000∼6000Å 정도의 두께를 가지도록 형성한다. 제1 보호층(130)은 액티브 매트릭스(100)에 내장된 트랜지스터(103) 및 제1 금속층(125)을 보호한다. 상기 제1 보호층(130)의 상부에는 제2 금속층(135)이 형성된다. 제2 금속층(135)은 티타늄 및 질화 티타늄을 물리 기상 증착 방법(Physical Vapor Deposition : PVD)을 사용하여 순차적으로 적층하여 1500∼2000Å 정도의 두께를 가지도록 형성한다. 제2 금속층(135)은 광원으로부터 입사되는 광이 반사층인 상부 전극(170) 뿐만 아니라, 상부 전극(170)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광전류(photo current)가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 상기 제2 금속층(135) 중 후속 공정에서 비어 컨택(180)이 형성될 부분을 패터닝하여 제2 금속층(135)에 홀(hole)을 형성함으로써, 제1 보호층(130)의 일부를 노출시킨다.Referring to FIG. 6B, a first passivation layer 130 is formed on the first metal layer 125 and the transistor 103. The first protective layer 130 is formed to have a thickness of about 4000 to 6000 GPa by using the silicate glass (PSG) chemical vapor deposition (CVD) method. The first protection layer 130 protects the transistor 103 and the first metal layer 125 embedded in the active matrix 100. The second metal layer 135 is formed on the first passivation layer 130. The second metal layer 135 is formed by sequentially depositing titanium and titanium nitride by using a physical vapor deposition method (PVD) to have a thickness of about 1500 to 2000 microseconds. Since the light incident from the light source is incident on not only the upper electrode 170 that is a reflective layer but also a portion other than the portion where the upper electrode 170 is formed, the second metal layer 135 has a photo current in the active matrix 100. Flows to prevent the device from malfunctioning. Subsequently, a part of the first passivation layer 130 is formed by patterning a portion of the second metal layer 135 where the via contact 180 is to be formed in a subsequent process to form a hole in the second metal layer 135. Expose

상기 노출된 제1 보호층(130) 및 제2 금속층(135)의 상부에는 제2 보호층(140)이 적층된다. 제2 보호층(140)은 인 실리케이트 유리(PSG)를 화학 기상 증착 방법을 사용하여 2000Å 정도의 두께를 가지도록 형성한다. 제2 보호층(140)은 후속하는 공정 동안 트랜지스터(103), 제1 금속층(125) 및 제2 금속층(135)을 포함하는 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다. 상기 제2 보호층(140)의 상부에는 식각 방지층(145)이 적층된다. 식각 방지층(145)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(145)은 상기 액티브 매트릭스(100) 상부에 형성된 구조가 후속하는 식각 공정 동안 식각되어 손상을 입는 것을 방지한다.The second passivation layer 140 is stacked on the exposed first passivation layer 130 and the second metal layer 135. The second protective layer 140 is formed of a silicate glass (PSG) to have a thickness of about 2000 kPa using a chemical vapor deposition method. The second protective layer 140 prevents damage to the active matrix 100 including the transistor 103, the first metal layer 125, and the second metal layer 135 during subsequent processing. An etch stop layer 145 is stacked on the second passivation layer 140. The etch stop layer 145 is formed to have a thickness of about 1000 to 2000 microns using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 145 prevents a structure formed on the active matrix 100 from being etched and damaged during a subsequent etch process.

상기 식각 방지층(145)의 상부에는 희생층(150)이 적층된다. 희생층(150)은 인의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 0.5∼2.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(150)은 트랜지스터(103)가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(150)의 표면을 스핀 온 글래스(Spin On Glass : SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 상기 희생층(150)의 상부를 연마함으로써 평탄화시킨다. 이어서, 액츄에이터(200)의 지지부가 형성될 위치를 고려하여 상기 희생층(150) 중 아래에 상기 제2 금속층(135)의 홀이 형성된 부분을 패터닝하여 상기 식각 방지층(145)의 일부를 노출시킨다.The sacrificial layer 150 is stacked on the etch stop layer 145. The sacrificial layer 150 is formed of phosphorus silicate glass (PSG) having a high concentration of phosphorus to have a thickness of about 0.5 to about 2.0 μm by using an atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 150 covers the upper portion of the active matrix 100 in which the transistor 103 is embedded, the surface flatness is very poor. Therefore, the surface of the sacrificial layer 150 is planarized by polishing the top of the sacrificial layer 150 using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 150 in which the hole of the second metal layer 135 is formed is patterned in consideration of the position where the support portion of the actuator 200 is to be formed to expose a portion of the etch stop layer 145. .

도 6c를 참조하면, 제3층(154)은 상기 노출된 식각 방지층(145)의 상부 및 희생층(150)의 상부에 적층된다. 제3층(154)은 질화물 또는 금속 등의 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 제3층(154)은 후에 상기 액츄에이터(200)를 지지하는 지지층(155)으로 패터닝된다. 이어서, 하부 전극층(159)을 상기 제3층(154)의 상부에 적층한다. 상기 하부 전극층(159)은 백금, 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 그리고, 상기 하부 전극층(159)을 각각의 화소별로 분리하기 위하여 액츄에이터(200)가 형성되는 방향과 나란하게 하부 전극층(159)을 Iso-Cutting한다. 하부 전극층(159)은 후에 제1 신호가 인가되는 하부 전극(160)으로 패터닝된다.Referring to FIG. 6C, the third layer 154 may be stacked on top of the exposed etch stop layer 145 and on top of the sacrificial layer 150. The third layer 154 is formed to have a thickness of about 0.01 to 1.0 탆 using a low pressure chemical vapor deposition (LPCVD) method of a hard material such as nitride or metal. The third layer 154 is later patterned with a support layer 155 that supports the actuator 200. Subsequently, a lower electrode layer 159 is stacked on the third layer 154. The lower electrode layer 159 is about 1.0-1 .0 μm using a sputtering method or a chemical vapor deposition method for a metal having electrical conductivity such as platinum, tantalum (Ta), or platinum-tantalum (Pt-Ta). It is formed to have a thickness of. In addition, in order to separate the lower electrode layer 159 for each pixel, the lower electrode layer 159 is iso-cutted in parallel with the direction in which the actuator 200 is formed. The lower electrode layer 159 is later patterned into the lower electrode 160 to which the first signal is applied.

상기 하부 전극층(159)의 상부에는 ZnO, PZT, 또는 PLZT 등의 압전 물질로 구성된 제4층(164)이 적층된다. 제4층(164)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 그리고, 상기 제4층(164)을 급속 열처리(Rapid Thermal Annealing : RTA) 방법을 이용하여 열처리함으로써 상변이시킨 후, 제4층(164)을 구성하는 압전 물질을 분극시킨다. 제4층(164)은 후에 변형층(165)으로 패터닝되어 상부 전극(170)과 하부 전극(160) 사이에 발생하는 전기장에 의하여 변형을 일으킨다.A fourth layer 164 made of a piezoelectric material such as ZnO, PZT, or PLZT is stacked on the lower electrode layer 159. The fourth layer 164 is formed to have a thickness of about 0.1 to 1.0 mu m, preferably about 0.4 mu m using a sol-gel method, a sputtering method, or a chemical vapor deposition method. The fourth layer 164 is subjected to a phase change by heat treatment using a rapid thermal annealing (RTA) method, and then the piezoelectric material constituting the fourth layer 164 is polarized. The fourth layer 164 is later patterned with the strained layer 165 to cause deformation by an electric field generated between the upper electrode 170 and the lower electrode 160.

제1 상부 전극층(170a)은 상기 제4층(164)의 상부에 적층된다. 제1 상부 전극층(170a)은 전기 전도성이 우수한 탄탈륨을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 이어서, 상기 제1 상부 전극층(170a)의 상부에 제2 상부 전극층(170b)을 적층한다. 제2 상부 전극층(170b)은 플루오르화 수소에 대한 식각 저항성이 우수한 백금을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 그리고, 제2 상부 전극층(170b)의 상부에 제3 상부 전극층(170c)을 적층한다. 제3 상부 전극층(170c)은 반사도가 우수한 알루미늄을 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 그리고, 상기 제1 상부 전극층(170a), 제2 상부 전극층(170b), 그리고 제3 상부 전극층(170c)을 동시에 패터닝하여 소정의 화소 형상을 갖는 상부 전극(170)을 형성한다. 이 때, 상부 전극(170)의 일측, 즉 제1 상부 전극층(170a), 제2 상부 전극층(170b), 그리고 제3 상부 전극층(170c)의 일측에는 상부 전극(170)을 균일하게 동작시켜 광원(도시되지 않음)으로부터 입사되는 광속이 난반사되는 것을 방지하는 스트라이프(185)가 형성된다. 상기 상부 전극(170)에는 공통 전극선(도시되지 않음)으로부터 제2 신호가 인가된다. 따라서, 하부 전극(160)에 제1 신호가 인가되고 상부 전극(170)에 제2 신호가 인가되면, 상부 전극(170)과 하부 전극(160) 사이에 전기장이 발생한다. 이 전기장에 의하여 상기 변형층(165)이 변형을 일으키게 된다. 상부 전극(170)은 바이어스 전극의 기능뿐만 아니라 입사되는 광을 반사하는 거울의 기능도 함께 수행한다. 종래에는 플루오르화 수소에 대한 식각률이 낮은 백금만을 사용하여 상부 전극을 형성하였기 때문에 광의 반사율이 떨어지며, 이로 인하여 광효율이 저하되어 스크린에 투영되는 화상의 화질이 떨어지는 난점이 있었다. 이에 비하여 본 발명에서는 상기와 같이 복수 개의 층을 갖는 상부 전극(170)을 형성함으로써, 제3 상부 전극층(170c)이 식각 공정 동안 손상을 입더라도 제2 상부 전극층(170b)이 제3 상부 전극층(170c)의 손상을 보상하여 상부 전극(170)이 광을 반사하는 기능을 수행하는 데 어려움이 없도록 할 수 있다. 또한, 제1 상부 전극층(170a)을 제2 상부 전극층(170b)의 하부에 형성하여 비록 제3 상부 전극층(170c)이 손상을 입더라도 상부 전극(170)이 변형층(165)의 변형을 일으킴에 있어서 충분한 전기장을 발생할 수 있게 된다.The first upper electrode layer 170a is stacked on the fourth layer 164. The first upper electrode layer 170a is formed to have a thickness of about 500 to 2000 kV using tantalum having excellent electrical conductivity using a sputtering method or a chemical vapor deposition method. Subsequently, a second upper electrode layer 170b is stacked on the first upper electrode layer 170a. The second upper electrode layer 170b is formed to have a thickness of about 500 to 2000 Pa by using a sputtering method or a chemical vapor deposition method of platinum having excellent etching resistance to hydrogen fluoride. The third upper electrode layer 170c is stacked on the second upper electrode layer 170b. The third upper electrode layer 170c is formed to have a thickness of about 500 to 2000 kPa using aluminum having excellent reflectivity using a sputtering method or a chemical vapor deposition method. The first upper electrode layer 170a, the second upper electrode layer 170b, and the third upper electrode layer 170c are simultaneously patterned to form an upper electrode 170 having a predetermined pixel shape. In this case, one side of the upper electrode 170, that is, the first upper electrode layer 170a, the second upper electrode layer 170b, and one side of the third upper electrode layer 170c may be operated to uniformly operate the upper electrode 170. A stripe 185 is formed to prevent diffuse reflection of the light beam incident from (not shown). The second signal is applied to the upper electrode 170 from a common electrode line (not shown). Therefore, when the first signal is applied to the lower electrode 160 and the second signal is applied to the upper electrode 170, an electric field is generated between the upper electrode 170 and the lower electrode 160. This deformation causes the deformation layer 165 to deform. The upper electrode 170 not only functions as a bias electrode but also functions as a mirror that reflects incident light. Conventionally, since the upper electrode is formed using only platinum having a low etching rate with respect to hydrogen fluoride, the reflectance of light is lowered, and thus, the light efficiency is lowered, and thus the image quality of the image projected on the screen is poor. In contrast, in the present invention, by forming the upper electrode 170 having the plurality of layers as described above, even if the third upper electrode layer 170c is damaged during the etching process, the second upper electrode layer 170b is formed of the third upper electrode layer ( The damage of the 170c may be compensated for so that the upper electrode 170 may have no difficulty in performing the function of reflecting light. In addition, the first upper electrode layer 170a is formed under the second upper electrode layer 170b so that the upper electrode 170 causes deformation of the strained layer 165 even if the third upper electrode layer 170c is damaged. It is possible to generate a sufficient electric field.

도 6d를 참조하면, 상기 제4층(164) 및 하부 전극층(159)을 차례로 패터닝하여 각각 소정의 화소 형상을 갖는 변형층(165) 및 하부 전극(160)을 형성한다. 이 때, 변형층(165)은 상부 전극(170)보다 약간 넓은 면적을 가지며, 하부 전극(160)은 변형층(165)보다 약간 넓은 면적을 가진다. 계속하여, 상기 변형층(165) 중 아래에 상기 제2 금속층(135)의 홀이 형성된 부분의 상부로부터 변형층(165), 하부 전극(160), 제3층(154), 식각 방지층(145), 제2 보호층(140), 그리고 제1 보호층(130)을 차례로 식각하여 상기 제1 금속층(125)의 드레인 패드까지 비어 홀(180)을 형성한 후, 상기 비어 홀(180)의 내부에 텅스텐, 알루미늄, 또는 티타늄 등의 전기 전도성을 갖는 금속을 스퍼터링 방법을 이용하여 비어 컨택(180)을 형성한다. 비어 컨택(180)은 상기 제1 금속층(125)과 하부 전극(160)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 화상 신호 전류는 액티브 매트릭스(100)에 내장된 트랜지스터(103), 드레인 패드(115) 및 비어 컨택(180)을 통하여 하부 전극(160)에 인가될 수 있다. 이어서, 상기 제3층(154)을 패터닝하여 상기 하부 전극(160)보다 약간 넓은 면적의 화소 형상을 갖는 지지층(155)을 형성한다. 지지층(155)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 역할을 수행한다.Referring to FIG. 6D, the fourth layer 164 and the lower electrode layer 159 are sequentially patterned to form a strained layer 165 and a lower electrode 160 having a predetermined pixel shape, respectively. In this case, the strained layer 165 has a slightly larger area than the upper electrode 170, and the lower electrode 160 has a slightly larger area than the strained layer 165. Subsequently, the strained layer 165, the lower electrode 160, the third layer 154, and the etch stop layer 145 from the top of the portion of the strained layer 165 where the hole of the second metal layer 135 is formed below. ), The second protective layer 140, and the first protective layer 130 are sequentially etched to form the via hole 180 to the drain pad of the first metal layer 125, and then The via contact 180 is formed by sputtering a metal having electrical conductivity such as tungsten, aluminum, or titanium therein. The via contact 180 electrically connects the first metal layer 125 and the lower electrode 160. Therefore, the image signal current applied from the outside may be applied to the lower electrode 160 through the transistor 103, the drain pad 115, and the via contact 180 embedded in the active matrix 100. Subsequently, the third layer 154 is patterned to form a support layer 155 having a pixel shape of a slightly larger area than the lower electrode 160. The support layer 155 serves as a membrane supporting the actuator of the thin film type optical path adjusting device described in the previous application.

도 6e를 참조하면, 상기 희생층(150)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 희생층(150)의 위치에 에어 갭(190)을 형성한 후, 세정 및 건조 처리를 수행하여 AMA 소자를 완성한다.Referring to FIG. 6E, the sacrificial layer 150 is etched using hydrogen fluoride (HF) vapor to form an air gap 190 at a position of the sacrificial layer 150, and then a cleaning and drying process is performed. Complete the AMA device.

상술한 바와 같이 M×N 개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 오믹 컨택(ohmic contact)(도시되지 않음)을 형성한다. 그리고, 후속하는 상부 전극(170)에 제2 신호를 인가하고 하부 전극(160)에 제1 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(100)를 소정의 두께까지 자른다. 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시되지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시하지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 그리고, 상기 포토 레지스트층을 식각하고, 액티브 매트릭스(100)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시되지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.After completing the M × N thin film type AMA devices as described above, the active matrix 100 may be sputtered or evaporated on a metal such as chromium (Cr), nickel (Ni), or gold (Au). At the bottom of the to form an ohmic contact (not shown). Then, photolithography is provided in preparation for bonding a Tape Carrier Package (TCP) (not shown) for applying a second signal to a subsequent upper electrode 170 and a first signal to the lower electrode 160. Using the method, the active matrix 100 is cut to a predetermined thickness. Subsequently, a photoresist layer (not shown) is formed over the pad of the AMA panel so that the pad of the AMA panel (not shown) has a sufficient height in preparation for TCP bonding. Subsequently, a portion of the photoresist layer on which the pad is formed is patterned to expose the pad of the AMA panel. After etching the photoresist layer and completely cutting the active matrix 100 into a predetermined shape, the pad of the AMA panel and the pad of TCP are connected with an anisotropic conductive film (ACF) (not shown) to form a thin film type AMA module. Complete the manufacture of the module.

상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터(100), 제1 금속층(125)의 드레인 패드 및 비어 컨택(180)을 통하여 하부 전극(160)에 인가된다. 동시에, TCP의 패드 및 AMA 패널의 패드를 통하여 공통 전극선으로부터 상부 전극(170)에 제2 신호가 인가되어 상기 상부 전극(170)과 하부 전극(160) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(170)과 하부 전극(160) 사이의 변형층(165)이 변형을 일으킨다. 상기 변형층(165)은 발생한 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 변형층(165)을 포함하는 상기 액츄에이터(200)는 소정의 각도를 가지고 상방으로 휘게 된다. 입사되는 광을 반사하는 거울의 기능도 함께 수행하는 상부 전극(170)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 따라서, 상부 전극(170)은 광원으로부터 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.In the above-described thin film type optical path control device according to the present invention, the first signal transmitted through the pad of the TCP and the pad of the AMA panel is the drain of the transistor 100 and the first metal layer 125 embedded in the active matrix 100. The pad and via contact 180 is applied to the lower electrode 160. At the same time, a second signal is applied from the common electrode line to the upper electrode 170 through the pad of the TCP and the pad of the AMA panel to generate an electric field between the upper electrode 170 and the lower electrode 160. Due to this electric field, the strain layer 165 between the upper electrode 170 and the lower electrode 160 causes deformation. The strained layer 165 contracts in a direction orthogonal to the generated electric field, and the actuator 200 including the strained layer 165 is bent upward at a predetermined angle. The upper electrode 170, which also functions as a mirror that reflects incident light, is inclined together with the actuator 200 because the upper electrode 170 is formed on the actuator 200. Accordingly, the upper electrode 170 reflects the light beam incident from the light source at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

본 발명에 따른 광로 조절 장치 및 그 제조 방법에 있어서, 전기 전도성이 우수한 제1 상부 전극층, 식각 저항성이 우수한 제2 상부 전극층, 그리고 반사도가 우수한 제3 상부 전극층과 같이 3 개의 층을 갖는 상부 전극을 형성함으로써, 제3 상부 전극층이 희생층을 제거하는 동안 손상을 입더라도 제2 상부 전극층이 제3 상부 전극층의 손상을 보상하여 상부 전극이 입사되는 광을 반사함에 문제가 없도록 하여 광효율을 향상시킬 수 있다. 더욱이, 제1 상부 전극층을 제2 상부 전극층의 하부에 형성하여 비록 제3 상부 전극층이 손상을 입더라도 상부 전극과 하부 전극 사이에 충분한 전기장을 발생시킬 수 있다.In the optical path adjusting device and the method of manufacturing the same, an upper electrode having three layers, such as a first upper electrode layer having excellent electrical conductivity, a second upper electrode layer having excellent etching resistance, and a third upper electrode layer having excellent reflectivity, As a result, even if the third upper electrode layer is damaged while removing the sacrificial layer, the second upper electrode layer compensates for the damage of the third upper electrode layer so that there is no problem in reflecting the incident light of the upper electrode, thereby improving light efficiency. have. Furthermore, the first upper electrode layer may be formed under the second upper electrode layer to generate a sufficient electric field between the upper electrode and the lower electrode even if the third upper electrode layer is damaged.

이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위 내에서 당업자에 의해 개량이나 변형이 가능하다.Although the preferred embodiments of the present invention have been described in detail with reference to the accompanying drawings, the present invention is not limited thereto and may be improved or modified by those skilled in the art within the scope of the technical idea of the present invention.

Claims (11)

M×N(M, N은 정수) 개의 트랜지스터(103)가 내장된 액티브 매트릭스(100);An active matrix 100 in which M × N (M, N is an integer) transistors 103 are built-in; 상기 트랜지스터(103)로부터 연장되며 드레인 패드를 포함하는 제1 금속층(125); 그리고A first metal layer 125 extending from the transistor 103 and including a drain pad; And ⅰ) 상기 제1 금속층(125) 및 상기 액티브 매트릭스(100)의 상부에 형성된 지지층(155), ⅱ) 상기 지지층(155)의 상부에 형성된 하부 전극(160), ⅲ) 상기 하부 전극(160)의 상부에 형성된 변형층(165), 그리고 ⅳ) 상기 변형층(165)의 상부에 형성되며 복수 개의 층을 갖는 상부 전극(170)을 포함하는 액츄에이터(200)를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.Iii) a support layer 155 formed on the first metal layer 125 and the active matrix 100, ii) a lower electrode 160 formed on the support layer 155, iii) a lower electrode 160 A thin film type optical path comprising an actuator 200 formed on a strained layer 165 formed on an upper portion of the strained layer 165 and an upper electrode 170 formed on the strained layer 165 and having a plurality of layers. Regulator. 제1항에 있어서, 상기 상부 전극(170)은 제1 상부 전극층(170a), 제2 상부 전극층(170b), 그리고 제3 상부 전극층(170c)을 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The apparatus of claim 1, wherein the upper electrode (170) comprises a first upper electrode layer (170a), a second upper electrode layer (170b), and a third upper electrode layer (170c). 제2항에 있어서, 상기 제1 상부 전극층(170a)은 탄탈륨으로 구성되어 500∼2000Å의 두께를 갖는 것을 특징으로 하는 박막형 광로 조절 장치.3. The thin film type optical path adjusting device according to claim 2, wherein the first upper electrode layer (170a) is made of tantalum and has a thickness of 500 to 2000 mW. 제2항에 있어서, 상기 제2 상부 전극층(170b)은 백금으로 구성되어 500∼2000Å의 두께를 갖는 것을 특징으로 하는 박막형 광로 조절 장치.3. The thin film type optical path adjusting device according to claim 2, wherein the second upper electrode layer (170b) is made of platinum and has a thickness of 500 to 2000 mW. 제2항에 있어서, 상기 제3 상부 전극층(170c)은 알루미늄으로 구성되어 500∼2000Å의 두께를 갖는 것을 특징으로 하는 박막형 광로 조절 장치.3. The thin film type optical path adjusting device according to claim 2, wherein the third upper electrode layer (170c) is made of aluminum and has a thickness of 500 to 2000 mW. 제1항에 있어서, 상기 액츄에이터(200)는 상기 변형층(165)의 일측으로부터 상기 변형층(165), 상기 하부 전극(160), 상기 지지층(155)을 통하여 상기 제1 금속층(125)의 드레인 패드까지 형성된 비어 홀(175) 내에 상기 제1 금속층(125)의 드레인 패드와 상기 하부 전극(160)을 연결하게 형성된 비어 컨택(180)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.The method of claim 1, wherein the actuator 200 is formed from one side of the strained layer 165 through the strained layer 165, the lower electrode 160, and the support layer 155. And a via contact (180) formed to connect the drain pad of the first metal layer (125) and the lower electrode (160) in the via hole (175) formed up to the drain pad. M×N(M, N은 정수) 개의 트랜지스터가 내장된 액티브 매트릭스를 제공하는 단계;Providing an active matrix containing M × N (M, N is an integer) transistors; 상기 트랜지스터로부터 연장되며 드레인 패드를 포함하는 제1 금속층을 형성하는 단계; 그리고Forming a first metal layer extending from the transistor and including a drain pad; And ⅰ) 상기 제1 금속층 및 상기 액티브 매트릭스의 상부에 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 그리고 ⅳ) 상기 변형층의 상부에 복수 개의 층을 갖는 상부 전극을 형성하는 단계를 포함하는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.Iii) forming a support layer on top of the first metal layer and the active matrix, ii) forming a bottom electrode on top of the support layer, iii) forming a strained layer on top of the bottom electrode, and iii) A method of manufacturing a thin film type optical path control device comprising the step of forming an actuator comprising the step of forming an upper electrode having a plurality of layers on top of the strained layer. 제7항에 있어서, 상기 상부 전극을 형성하는 단계는, 상기 하부 전극의 상부에 제1 상부 전극층을 형성하는 단계, 상기 제1 상부 전극층의 상부에 제2 상부 전극층을 형성하는 단계, 그리고 상기 제2 상부 전극층의 상부에 제3 상부 전극층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 7, wherein the forming of the upper electrode comprises: forming a first upper electrode layer on the lower electrode, forming a second upper electrode layer on the first upper electrode layer, and 2. The method of manufacturing a thin film type optical path control device, further comprising forming a third upper electrode layer on the upper electrode layer. 제8항에 있어서, 상기 제1 상부 전극층을 형성하는 단계는 탄탈륨을 사용하여 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 8, wherein the forming of the first upper electrode layer is performed using a sputtering method or a chemical vapor deposition method using tantalum. 제8항에 있어서, 상기 제2 상부 전극층을 형성하는 단계는 백금을 사용하여 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 8, wherein the forming of the second upper electrode layer is performed using a sputtering method or a chemical vapor deposition method using platinum. 제8항에 있어서, 상기 제3 상부 전극층을 형성하는 단계는 알루미늄을 사용하여 스퍼터링 방법 또는 화학 기상 증착 방법을 이용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.The method of claim 8, wherein the forming of the third upper electrode layer is performed using a sputtering method or a chemical vapor deposition method using aluminum.
KR1019970016162A 1997-04-29 1997-04-29 Thin film type light-path controlling device and its fabrication method KR100251107B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970016162A KR100251107B1 (en) 1997-04-29 1997-04-29 Thin film type light-path controlling device and its fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970016162A KR100251107B1 (en) 1997-04-29 1997-04-29 Thin film type light-path controlling device and its fabrication method

Publications (2)

Publication Number Publication Date
KR19980078593A KR19980078593A (en) 1998-11-16
KR100251107B1 true KR100251107B1 (en) 2000-05-01

Family

ID=19504281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016162A KR100251107B1 (en) 1997-04-29 1997-04-29 Thin film type light-path controlling device and its fabrication method

Country Status (1)

Country Link
KR (1) KR100251107B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034538A (en) * 1989-06-01 1991-01-10 Toshiba Corp Bipolar transistor
KR960001845A (en) * 1994-06-30 1996-01-25 배순훈 Manufacturing method of optical path control device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034538A (en) * 1989-06-01 1991-01-10 Toshiba Corp Bipolar transistor
KR960001845A (en) * 1994-06-30 1996-01-25 배순훈 Manufacturing method of optical path control device

Also Published As

Publication number Publication date
KR19980078593A (en) 1998-11-16

Similar Documents

Publication Publication Date Title
KR100251107B1 (en) Thin film type light-path controlling device and its fabrication method
KR100201826B1 (en) Thin film type optical path controller whit large operating angle and the production method thereof
KR100244513B1 (en) Thin film actuated mirror array and its fabrication method
KR100251101B1 (en) Thin film actuated mirror array and manufacturing method of the same
KR100248989B1 (en) Tma and manufacturing method
KR100248992B1 (en) Manufacturing method of tma
KR100209945B1 (en) An actuated mirror arrays having large deformable actuators therein
KR100261769B1 (en) Tma having an improved via contact and method for manufacturing the same
KR100237341B1 (en) Thin film actuated mirror array and its manufacturing method
KR100233994B1 (en) Thin film light path apparatus with advanced light efficiency and its fabrication method
KR100261772B1 (en) Tma having an improved via contact and method for manufacturing the same
KR100248990B1 (en) Thin film actuated mirror array and method therefor
KR100208673B1 (en) Thin film lightpath modulation device and its fabrication method with large tilt angle
KR100209941B1 (en) Actuated mirror arrays having large deformation
KR100248986B1 (en) Method of manufacturing tma
KR100261771B1 (en) Tma and method for manufacturing the same
KR19980078612A (en) Thin-film optical path control device with stable shaped mirror
KR19980075009A (en) Manufacturing method of thin film type optical path control device
KR19990004778A (en) Thin-film optical path to prevent initial tilting of actuator
KR19990004772A (en) Manufacturing method of thin film type optical path control device
KR19980054845A (en) Manufacturing method of thin film type optical path control device
KR19990004769A (en) Thin-film optical path that can prevent the initial tilt of the actuator
KR19980061491A (en) Thin film type optical path control device and its manufacturing method
KR19980046146A (en) Manufacturing method of thin film type optical path control device which can improve light efficiency
KR19990034636A (en) Manufacturing method of thin film type optical path control device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090106

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee